JPH0799275A - パワートランジスタモジュール - Google Patents
パワートランジスタモジュールInfo
- Publication number
- JPH0799275A JPH0799275A JP5269353A JP26935393A JPH0799275A JP H0799275 A JPH0799275 A JP H0799275A JP 5269353 A JP5269353 A JP 5269353A JP 26935393 A JP26935393 A JP 26935393A JP H0799275 A JPH0799275 A JP H0799275A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- power transistor
- emitter
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
- H10W72/5473—Dispositions of multiple bond wires multiple bond wires connected to a common bond pad
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
- H10W72/5475—Dispositions of multiple bond wires multiple bond wires connected to common bond pads at both ends of the wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/926—Multiple bond pads having different sizes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】スイッチング動作時に発生するスイッチングサ
ージを抑制し、併せて上下アームのスイッチング特性の
バランスが図れるようにしたパワートランジスタモジュ
ール、特にその内部配線構造を提供する。 【構成】２組のパワートランジスタTr1,Tr2 を直列に内
部接続してハーフブリッジを構成したパワートランジス
タモジュールを対象に、基板上の回路パターン３を上ア
ームと下アームに分離した上で、トランジスタTr2 のマ
ウントパターン部から引出した外部導出端子７（C2E1）
にトランジスタTr1 のエミッタ信号端子９（e1）のリー
ド線１１を接続するとともに、該信号端子の接続地点か
ら分岐した内部接続端子１３をトランジスタTr1 のエミ
ッタパターン部に接続し、この内部接続端子１３の上で
適正な内部配線インダクタンスl1 (l1＝l2) を付与する
ように調整して、スイッチング動作時に生じる跳ね上が
り電圧を抑制する。
ージを抑制し、併せて上下アームのスイッチング特性の
バランスが図れるようにしたパワートランジスタモジュ
ール、特にその内部配線構造を提供する。 【構成】２組のパワートランジスタTr1,Tr2 を直列に内
部接続してハーフブリッジを構成したパワートランジス
タモジュールを対象に、基板上の回路パターン３を上ア
ームと下アームに分離した上で、トランジスタTr2 のマ
ウントパターン部から引出した外部導出端子７（C2E1）
にトランジスタTr1 のエミッタ信号端子９（e1）のリー
ド線１１を接続するとともに、該信号端子の接続地点か
ら分岐した内部接続端子１３をトランジスタTr1 のエミ
ッタパターン部に接続し、この内部接続端子１３の上で
適正な内部配線インダクタンスl1 (l1＝l2) を付与する
ように調整して、スイッチング動作時に生じる跳ね上が
り電圧を抑制する。
Description
【０００１】
【産業上の利用分野】本発明は、パワースイッチングデ
バイスに適用するパワートランジスタモジュール、特に
その内部配線構造に関する。
バイスに適用するパワートランジスタモジュール、特に
その内部配線構造に関する。
【０００２】
【従来の技術】頭記のパワートランジスタモジュールと
して、例えばＩＧＢＴ（絶縁ゲート型バイポーラトラン
ジスタ）をパワースイッチング素子として、同一パッケ
ージ内に複数個のトランジスタチップを組み込み、かつ
トランジスタチップの相互間を接続したブリッジ回路を
構成したパワートランジスタモジュールの製品が多く市
場に展開している。
して、例えばＩＧＢＴ（絶縁ゲート型バイポーラトラン
ジスタ）をパワースイッチング素子として、同一パッケ
ージ内に複数個のトランジスタチップを組み込み、かつ
トランジスタチップの相互間を接続したブリッジ回路を
構成したパワートランジスタモジュールの製品が多く市
場に展開している。
【０００３】図１０（ａ),（ｂ）は２個組のパワートラ
ンジスタでハーフブリッジ回路を構成した従来のモジュ
ール組立構造を示すものであり、（ａ）に図おいて、１
は放熱用金属ベース、２は回路基板の絶縁基板、３は絶
縁基板上に形成した銅箔の回路パターン、４はＩＧＢＴ
などのパワートランジスタチップ (以下、トランジスタ
と呼称する）、５はトランジスタ４に並列接続したフラ
イホイールダイオードチップ (以下、フリーホイールダ
イオードと呼称する) 、６，７，８は主回路用の外部導
出端子、９，１０は各トランジスタの補助エミッタ端子
として引出した信号端子、１１は信号端子９，１０と外
部導出端子７，８との間を接続した内部リード線、１２
は各トランジスタ４，ダイオード５と回路パターン３と
の間に接続したボンディングワイヤである。なお、回路
基板としてＤＢＣ基板（Direct Bo-nding Copper Subst
rate) 、あるいはアルミ絶縁基板などを採用したものも
ある。また、（ａ）図に付した括弧内の記号は（ｂ）図
の等価回路に付した各素子，および端子の記号に対応し
ており、ここでTr1 , Tr2 は上下各アームのトランジス
タ、D1, D2はフライホイールダイオード、C1はトランジ
スタTr1 のコレクタ端子、C2E1はトランジスタTr1 のエ
ミッタとトランジスタTr2 のコレクタとの共通端子、E2
はトランジスタTr2 のエミッタ端子、e1, e2はトランジ
スタTr1 , Tr2 の信号端子 (エミッタ補助端子) 、G1,
G2はゲート端子である。
ンジスタでハーフブリッジ回路を構成した従来のモジュ
ール組立構造を示すものであり、（ａ）に図おいて、１
は放熱用金属ベース、２は回路基板の絶縁基板、３は絶
縁基板上に形成した銅箔の回路パターン、４はＩＧＢＴ
などのパワートランジスタチップ (以下、トランジスタ
と呼称する）、５はトランジスタ４に並列接続したフラ
イホイールダイオードチップ (以下、フリーホイールダ
イオードと呼称する) 、６，７，８は主回路用の外部導
出端子、９，１０は各トランジスタの補助エミッタ端子
として引出した信号端子、１１は信号端子９，１０と外
部導出端子７，８との間を接続した内部リード線、１２
は各トランジスタ４，ダイオード５と回路パターン３と
の間に接続したボンディングワイヤである。なお、回路
基板としてＤＢＣ基板（Direct Bo-nding Copper Subst
rate) 、あるいはアルミ絶縁基板などを採用したものも
ある。また、（ａ）図に付した括弧内の記号は（ｂ）図
の等価回路に付した各素子，および端子の記号に対応し
ており、ここでTr1 , Tr2 は上下各アームのトランジス
タ、D1, D2はフライホイールダイオード、C1はトランジ
スタTr1 のコレクタ端子、C2E1はトランジスタTr1 のエ
ミッタとトランジスタTr2 のコレクタとの共通端子、E2
はトランジスタTr2 のエミッタ端子、e1, e2はトランジ
スタTr1 , Tr2 の信号端子 (エミッタ補助端子) 、G1,
G2はゲート端子である。
【０００４】そして、図１０の構成においては、外部導
出端子６（C1) はトランジスタTr1，ダイオードD1をマ
ウントしたコレクタパターン部３ａから引出してあり、
外部導出端子７ (C2E1) はトランジスタTr2 ，ダイオー
ドD2をマウントしたコレクタパターン部３ｂから引出し
た上で、このパターン部３ｂとトランジスタTr1 のエミ
ッタ電極，ダイオードD1との間をワイヤ１２で接続して
いる。また、外部導出端子８（E2）はトランジスタTr2
のエミッタパターン部３ｃから引出している。さらに、
補助エミッタ端子としての信号端子９（e1),１０（e2)
はそれぞれ外部導出端子７（C2E1），８（E2) の端子板
上で（ｂ）図の等価回路に表した配線インダクタンスｌ
1,ｌ2 を付与する地点にリード線１１を介して接続され
ている。なお、ゲート端子G1, G2はトランジスタTr1 ,
Tr2 のゲート電極とワイヤを介して接続したゲートパタ
ーン部から引出してある。
出端子６（C1) はトランジスタTr1，ダイオードD1をマ
ウントしたコレクタパターン部３ａから引出してあり、
外部導出端子７ (C2E1) はトランジスタTr2 ，ダイオー
ドD2をマウントしたコレクタパターン部３ｂから引出し
た上で、このパターン部３ｂとトランジスタTr1 のエミ
ッタ電極，ダイオードD1との間をワイヤ１２で接続して
いる。また、外部導出端子８（E2）はトランジスタTr2
のエミッタパターン部３ｃから引出している。さらに、
補助エミッタ端子としての信号端子９（e1),１０（e2)
はそれぞれ外部導出端子７（C2E1），８（E2) の端子板
上で（ｂ）図の等価回路に表した配線インダクタンスｌ
1,ｌ2 を付与する地点にリード線１１を介して接続され
ている。なお、ゲート端子G1, G2はトランジスタTr1 ,
Tr2 のゲート電極とワイヤを介して接続したゲートパタ
ーン部から引出してある。
【０００５】ここで、前記の内部配線インダクタンスｌ
1,ｌ2 は、ターンオフ時に発生する配線インダクタンス
の逆起電圧をゲートに加えることにより、ゲート電圧の
下がりをソフトにして−di／dtを下げ、ゲート, エミッ
タ間の跳ね上がり電圧を抑制するものであり、さらにト
ランジスタTr1 とTr2 に対するスイッチング動作のバラ
ンスを図るためには、前記配線インダクタンスｌ1,ｌ2
を適正な値に調整する必要がある。
1,ｌ2 は、ターンオフ時に発生する配線インダクタンス
の逆起電圧をゲートに加えることにより、ゲート電圧の
下がりをソフトにして−di／dtを下げ、ゲート, エミッ
タ間の跳ね上がり電圧を抑制するものであり、さらにト
ランジスタTr1 とTr2 に対するスイッチング動作のバラ
ンスを図るためには、前記配線インダクタンスｌ1,ｌ2
を適正な値に調整する必要がある。
【０００６】
【発明が解決しようとする課題】ところで、スイッチン
グデバイスの高速化に伴ってスイッチング周波数が高く
なると、前記した従来の内部配線構造のままでは、トラ
ンジスタTr1 側のドライブ用信号端子e1に付与した内部
配線インダクタンスl1が、スイッチング動作に対して次
記のような影響を及ぼすようになる。
グデバイスの高速化に伴ってスイッチング周波数が高く
なると、前記した従来の内部配線構造のままでは、トラ
ンジスタTr1 側のドライブ用信号端子e1に付与した内部
配線インダクタンスl1が、スイッチング動作に対して次
記のような影響を及ぼすようになる。
【０００７】次に、このことを図１１により説明する。
図は図１０（ｂ）に示した回路のスイッチング動作時に
おける負荷電流経路を表したものであり、トランジスタ
Tr1がオン，トランジスタTr2 がオフの状態では、トラ
ンジスタTr1 のエミッタ電流Ieがインダクタンスl1を通
って負荷Ｌに流れる。一方、トランジスタTr1 がターン
オフすると電流Ic＝０となるが、ダイオードD2のフリー
ホイーリング動作により、フリーホイーリング電流Ifが
ダイオードD2を通ってインダクタンスl1に前記電流Ieと
同方向に継続して流れるために、インダクタンスl1には
逆起電力が発生しない。そのために先記した跳ね上がり
電圧の抑制効果が十分に発揮されず、この結果としてト
ランジスタのドライブ回路，および外部接続した被制御
機器の誤動作を引き起こすおそれがある。
図は図１０（ｂ）に示した回路のスイッチング動作時に
おける負荷電流経路を表したものであり、トランジスタ
Tr1がオン，トランジスタTr2 がオフの状態では、トラ
ンジスタTr1 のエミッタ電流Ieがインダクタンスl1を通
って負荷Ｌに流れる。一方、トランジスタTr1 がターン
オフすると電流Ic＝０となるが、ダイオードD2のフリー
ホイーリング動作により、フリーホイーリング電流Ifが
ダイオードD2を通ってインダクタンスl1に前記電流Ieと
同方向に継続して流れるために、インダクタンスl1には
逆起電力が発生しない。そのために先記した跳ね上がり
電圧の抑制効果が十分に発揮されず、この結果としてト
ランジスタのドライブ回路，および外部接続した被制御
機器の誤動作を引き起こすおそれがある。
【０００８】これに対して、下アームのトランジスタTr
2 について見ると、信号端子e2側のインダクタンスl2を
流れる電流はトランジスタTr2 のオン時とターンオフ時
とで変化する (フリーホイーリング電流はインダクタン
スl2に流れない) 。したがって、インダクタンスl2に発
生した逆起電力を信号端子e2を通じてトランジスタTr2
のドライブ回路に加えることで、跳ね上がり電圧が抑制
される。
2 について見ると、信号端子e2側のインダクタンスl2を
流れる電流はトランジスタTr2 のオン時とターンオフ時
とで変化する (フリーホイーリング電流はインダクタン
スl2に流れない) 。したがって、インダクタンスl2に発
生した逆起電力を信号端子e2を通じてトランジスタTr2
のドライブ回路に加えることで、跳ね上がり電圧が抑制
される。
【０００９】このように、従来におけるパワートランジ
スタモジュールの内部配線構造では、高速スイッチング
動作に伴って、特に上アーム側のトランジスタTr1 側で
大きな跳ね上がり電圧が発生するほか、上アーム側のト
ランジスタTr1 と下アーム側のトランジスタTr2 の間で
スイッチング動作時に発生する跳ね上がり電圧の大きさ
に差が現れるのでモジュールとして見たスイッチング特
性が不安定となる。
スタモジュールの内部配線構造では、高速スイッチング
動作に伴って、特に上アーム側のトランジスタTr1 側で
大きな跳ね上がり電圧が発生するほか、上アーム側のト
ランジスタTr1 と下アーム側のトランジスタTr2 の間で
スイッチング動作時に発生する跳ね上がり電圧の大きさ
に差が現れるのでモジュールとして見たスイッチング特
性が不安定となる。
【００１０】本発明は上記の点にかんがみなされたもの
であり、その目的は前記課題を解決し、モジュールの内
部配線構造を改良することにより、スイッチング動作時
における飛躍的な電圧, 電流変化 (dv／dt, di／dt) を
低く抑え、併せて上下アームの動作バランスが図れるよ
うにしたパワートランジスタモジュールを提供すること
にある。
であり、その目的は前記課題を解決し、モジュールの内
部配線構造を改良することにより、スイッチング動作時
における飛躍的な電圧, 電流変化 (dv／dt, di／dt) を
低く抑え、併せて上下アームの動作バランスが図れるよ
うにしたパワートランジスタモジュールを提供すること
にある。
【００１１】
【課題を解決するための手段】上記目的は、本発明によ
りパワートランジスタモジュールの内部接続構造を次記
のように構成することにより達成される。ブリッジ回路
の上下アームとして、最小単位２個組のスイッチング用
パワートランジスタチップTr1,Tr2 を直列に内部接続し
てパッケージングしたパワートランジスタモジュールで
あり、トランジスタチップTr1,Tr2 を搭載した回路基板
の回路パターンからそれぞれ主回路用外部導出端子C1,
C2E1, E2、ゲート端子G1,G2を引出したものにおいて、 （１）前記基板の回路パターンをトランジスタチップTr
1 とトランジスタチップTr2 との間で分離した上で、外
部導出端子C2E1, E2にトランジスタチップTr1,Tr2 に対
応する補助エミッタ端子としての信号端子e1, e2を接続
するとともに、外部導出端子C2E1における信号端子e1の
接続地点より分岐してトランジスタチップTr1 に対応す
る基板上のエミッタパターン部との間に所望の配線イン
ダクタンスを付与する内部接続端子を接続する。
りパワートランジスタモジュールの内部接続構造を次記
のように構成することにより達成される。ブリッジ回路
の上下アームとして、最小単位２個組のスイッチング用
パワートランジスタチップTr1,Tr2 を直列に内部接続し
てパッケージングしたパワートランジスタモジュールで
あり、トランジスタチップTr1,Tr2 を搭載した回路基板
の回路パターンからそれぞれ主回路用外部導出端子C1,
C2E1, E2、ゲート端子G1,G2を引出したものにおいて、 （１）前記基板の回路パターンをトランジスタチップTr
1 とトランジスタチップTr2 との間で分離した上で、外
部導出端子C2E1, E2にトランジスタチップTr1,Tr2 に対
応する補助エミッタ端子としての信号端子e1, e2を接続
するとともに、外部導出端子C2E1における信号端子e1の
接続地点より分岐してトランジスタチップTr1 に対応す
る基板上のエミッタパターン部との間に所望の配線イン
ダクタンスを付与する内部接続端子を接続する。
【００１２】（２）前項（１）において、内部接続端子
を主回路用外部導出端子C2E1より分岐して一体に形成す
る。 （３）前記基板の回路パターンをトランジスタチップTr
1 とトランジスタチップTr2 との間で分離した上で、ト
ランジスタチップTr1 のエミッタパターン部とトランジ
スタチップTr2 のコレクタパターン部との間にブリッジ
形内部接続端子を接続するとともに、該内部接続端子の
上でトランジスタチップTr1 のエミッタパターン部との
間に所望の内部配線インダクタンスを付与する地点にト
ランジスタTr1 に対応する補助エミッタ端子としての信
号端子e1を接続する。
を主回路用外部導出端子C2E1より分岐して一体に形成す
る。 （３）前記基板の回路パターンをトランジスタチップTr
1 とトランジスタチップTr2 との間で分離した上で、ト
ランジスタチップTr1 のエミッタパターン部とトランジ
スタチップTr2 のコレクタパターン部との間にブリッジ
形内部接続端子を接続するとともに、該内部接続端子の
上でトランジスタチップTr1 のエミッタパターン部との
間に所望の内部配線インダクタンスを付与する地点にト
ランジスタTr1 に対応する補助エミッタ端子としての信
号端子e1を接続する。
【００１３】（４）前項（３）において、ブリッジ型内
部接続端子を、外部導出端子の保持部材である端子ブロ
ックに上下可動に遊嵌支持する。 （５）前項（１）〜（４）において、内部接続端子をパ
ッケージ内に注入したゲル状充填材の中に埋没して配備
する。 （６）前記基板の回路パターンでトランジスタチップTr
1 のエミッタパターン部とトランジスタチップTr2 のコ
レクタパターン部とを連ねて形成した上で、トランジス
タチップTr1,Tr2 ごとにエミッタパターン部の電流通路
にインダクタンス形成領域を形成するとともに、該領域
上で所望の内部配線インダクタンスを付与する地点に各
トランジスタTr1,Tr2 に対応する補助エミッタ端子とし
ての信号端子e1, e2を接続する。
部接続端子を、外部導出端子の保持部材である端子ブロ
ックに上下可動に遊嵌支持する。 （５）前項（１）〜（４）において、内部接続端子をパ
ッケージ内に注入したゲル状充填材の中に埋没して配備
する。 （６）前記基板の回路パターンでトランジスタチップTr
1 のエミッタパターン部とトランジスタチップTr2 のコ
レクタパターン部とを連ねて形成した上で、トランジス
タチップTr1,Tr2 ごとにエミッタパターン部の電流通路
にインダクタンス形成領域を形成するとともに、該領域
上で所望の内部配線インダクタンスを付与する地点に各
トランジスタTr1,Tr2 に対応する補助エミッタ端子とし
ての信号端子e1, e2を接続する。
【００１４】（７）前項（６）において、回路基板上の
エミッタパターン部に対し、電流通路の幅を細分化する
切込みスリットを入れてインダクタンス形成領域を形成
する。 （８）前項（６),（７）において、インダクタンス形成
領域に沿って信号端子の接続地点の位置決め用マークを
形成する。
エミッタパターン部に対し、電流通路の幅を細分化する
切込みスリットを入れてインダクタンス形成領域を形成
する。 （８）前項（６),（７）において、インダクタンス形成
領域に沿って信号端子の接続地点の位置決め用マークを
形成する。
【００１５】（９）前項（６）において、トランジスタ
チップTr2 のエミッタパターン部に対し、外部導出端子
E2の接続位置を信号端子e2の接続地点に隣接してその後
部に設定する。
チップTr2 のエミッタパターン部に対し、外部導出端子
E2の接続位置を信号端子e2の接続地点に隣接してその後
部に設定する。
【００１６】
【作用】上記した各構成によるパワートランジスタモジ
ュールによれば、図１２の等価回路で示すように、配線
インダクタンスl1がトランジスタTr1 とTr2 との間に直
列に介装され、該インダクタンスl1を介してトランジス
タTr1 に対応する補助エミッタ信号端子e1が引き出され
る。かかる内部配線構造によれば、トランジスタTr1 の
定常オン時にはエミッタ電流Ieがインダクタンスl1を通
って負荷Ｌに流れるのに対し、トランジスタTr1 がター
ンオフした際に転流するフリーホイーリング電流Ifは、
インダクタンスl1を通らずに外部導出端子C2E1を通じて
負荷Ｌに流れる。これにより、下アーム側のトランジス
タTr2 のスイッチング動作時と同様に、インダクタンス
l1の電流変化による逆起電力が発生するので、この逆起
電力を信号端子e1を通じてトランジスタTr1 のゲートに
加えることにより、ターンオフ時に発生するスパイク電
圧が抑制できる。したがって、外部導出端子C2E1より分
岐してトランジスタTr1 のエミッタ回路パターンとの間
に接続した内部接続端子、トランジスタTr1 とTr2 との
間で回路パターンに接続したブリッジ型内部接続端子、
あるいはエミッタパターン部のインダクタンス形成領域
で、前記インダクタンスl1, l2をトランジスタTr1,Tr2
のチップ特性, スイッチングデバイスとしての動作条件
に合わせて最適なインダクタンス値に調整すれば、スイ
ッチング動作に伴うスイッチングサージを抑制しつつ、
トランジスタTr1 とTr2 のスイッチング特性がバランス
し、トランジスタモジュールとして安定したスイッチン
グ特性が得られる。
ュールによれば、図１２の等価回路で示すように、配線
インダクタンスl1がトランジスタTr1 とTr2 との間に直
列に介装され、該インダクタンスl1を介してトランジス
タTr1 に対応する補助エミッタ信号端子e1が引き出され
る。かかる内部配線構造によれば、トランジスタTr1 の
定常オン時にはエミッタ電流Ieがインダクタンスl1を通
って負荷Ｌに流れるのに対し、トランジスタTr1 がター
ンオフした際に転流するフリーホイーリング電流Ifは、
インダクタンスl1を通らずに外部導出端子C2E1を通じて
負荷Ｌに流れる。これにより、下アーム側のトランジス
タTr2 のスイッチング動作時と同様に、インダクタンス
l1の電流変化による逆起電力が発生するので、この逆起
電力を信号端子e1を通じてトランジスタTr1 のゲートに
加えることにより、ターンオフ時に発生するスパイク電
圧が抑制できる。したがって、外部導出端子C2E1より分
岐してトランジスタTr1 のエミッタ回路パターンとの間
に接続した内部接続端子、トランジスタTr1 とTr2 との
間で回路パターンに接続したブリッジ型内部接続端子、
あるいはエミッタパターン部のインダクタンス形成領域
で、前記インダクタンスl1, l2をトランジスタTr1,Tr2
のチップ特性, スイッチングデバイスとしての動作条件
に合わせて最適なインダクタンス値に調整すれば、スイ
ッチング動作に伴うスイッチングサージを抑制しつつ、
トランジスタTr1 とTr2 のスイッチング特性がバランス
し、トランジスタモジュールとして安定したスイッチン
グ特性が得られる。
【００１７】なお、この場合に配線インダクタンスｌ
１，ｌ２のインダクタンス値は数ｎＨ〜数１０ｎＨ程度
であり、導体（銅）バーの内部接続端子，あるいは回路
基板の回路パターンの自己インダクタンスを利用して付
与することができる。また、インダクタンス付与による
実際の効果は実験によって検証するが、設計上では前記
インダクタンスの付与部材は断面方形の薄板（幅ａ，厚
さｂ，長さｌ）として、その自己インダクタンスＬは次
の計算式により求めることができる。
１，ｌ２のインダクタンス値は数ｎＨ〜数１０ｎＨ程度
であり、導体（銅）バーの内部接続端子，あるいは回路
基板の回路パターンの自己インダクタンスを利用して付
与することができる。また、インダクタンス付与による
実際の効果は実験によって検証するが、設計上では前記
インダクタンスの付与部材は断面方形の薄板（幅ａ，厚
さｂ，長さｌ）として、その自己インダクタンスＬは次
の計算式により求めることができる。
【００１８】 Ｌ＝２／３ａ2 ×〔３ａ2 ×ｌ×ｌｎ（ｌ＋（ｌ2 ＋ａ2 ）1/2 ）／ａ） −（ｌ2 ＋ａ2 ）3/2 ＋３ｌ2 ａ×ｌｎ（ａ＋（ａ2 ＋ｌ2 ）1/2 ）／ｌ） ＋ｌ3 ＋ａ3 〕×１０-7 −ｋ×ｌ×ｂ／ａ×１０-7 〔Ｈ〕 但し、ｋは実験式の係数
【００１９】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。なお、各実施例の図中で図１０に対応する同一部
品には同じ符号が付してある。 実施例１：図１（ａ),（ｂ）および図２は本発明の請求
項１，２に対応する実施例を示すものである。この実施
例においては、ハーフブリッジの上アーム側トランジス
タTr1 に対応して絶縁基板２上に形成した銅箔パターン
３のエミッタパターン部３ｄと、下アーム側トランジス
タTr2 に対応するコレクタパターン部３ｂとの間を分離
した上で、両者の間が前記パターン部３ｂより引出した
外部導出端子７（C2E1）に一体成形した内部接続端子１
３を介して直列に接続されており、かつトランジスタTr
1 に対する補助エミッタ端子としての信号端子９（e1）
が、リード線１１を介して外部導出端子７（C2E1）と前
記の内部接続端子１３の分岐地点に接続されている。な
お、その他の構成は図１０（ａ）と同様であり、トラン
ジスタTr1 ，ダイオードD1、およびトランジスタTr2,
ダイオードD2はそれぞれ分離形成したパターン部３ａ，
３ｂにマウントされ、各パターン部３ａ，３ｂから外部
導出端子６（C1),７ (C2E1) が引き出してある。また、
トランジスタTr1 のエミッタ電極，ダイオードD1はボン
ディングワイヤ１２を介してエミッタパターン部３ｄに
接続され、トランジスタTr2 に対応する外部導出端子８
（E2) はエミッタパターン部３ｃから引出してあり、そ
の外部導出端子８に信号端子１０（e2) がリード線１１
を介して接続されている。
する。なお、各実施例の図中で図１０に対応する同一部
品には同じ符号が付してある。 実施例１：図１（ａ),（ｂ）および図２は本発明の請求
項１，２に対応する実施例を示すものである。この実施
例においては、ハーフブリッジの上アーム側トランジス
タTr1 に対応して絶縁基板２上に形成した銅箔パターン
３のエミッタパターン部３ｄと、下アーム側トランジス
タTr2 に対応するコレクタパターン部３ｂとの間を分離
した上で、両者の間が前記パターン部３ｂより引出した
外部導出端子７（C2E1）に一体成形した内部接続端子１
３を介して直列に接続されており、かつトランジスタTr
1 に対する補助エミッタ端子としての信号端子９（e1）
が、リード線１１を介して外部導出端子７（C2E1）と前
記の内部接続端子１３の分岐地点に接続されている。な
お、その他の構成は図１０（ａ）と同様であり、トラン
ジスタTr1 ，ダイオードD1、およびトランジスタTr2,
ダイオードD2はそれぞれ分離形成したパターン部３ａ，
３ｂにマウントされ、各パターン部３ａ，３ｂから外部
導出端子６（C1),７ (C2E1) が引き出してある。また、
トランジスタTr1 のエミッタ電極，ダイオードD1はボン
ディングワイヤ１２を介してエミッタパターン部３ｄに
接続され、トランジスタTr2 に対応する外部導出端子８
（E2) はエミッタパターン部３ｃから引出してあり、そ
の外部導出端子８に信号端子１０（e2) がリード線１１
を介して接続されている。
【００２０】ここで、内部接続端子１３は、図１（ｂ）
の等価回路における配線インダクタンスl1を付与するも
のであり、トランジスタのチップ特性，スイッチングデ
バイスの動作条件を基に、図２におけるトランジスタTr
2 の外部導出端子８（E2) の上でエミッタパターン部３
ｃと信号端子１０（e2) の接続地点との間のインダクタ
ンスl2と共に、最適なインダクタンス値 (l1＝l2) を付
与するようにその端子寸法 (長さ, 幅) が設定されてい
る。
の等価回路における配線インダクタンスl1を付与するも
のであり、トランジスタのチップ特性，スイッチングデ
バイスの動作条件を基に、図２におけるトランジスタTr
2 の外部導出端子８（E2) の上でエミッタパターン部３
ｃと信号端子１０（e2) の接続地点との間のインダクタ
ンスl2と共に、最適なインダクタンス値 (l1＝l2) を付
与するようにその端子寸法 (長さ, 幅) が設定されてい
る。
【００２１】かかる構成により、図１２で説明したよう
にトランジスタTr1 がオン，トランジスタTr2 がオフの
状態では、トランジスタTr1 の電流Ieが前記の内部接続
端子１３（インダクタンスl1) を通って外部導出端子７
（C2E1）より負荷に流れる。一方、トランジスタTr1 が
ターンオフすると、フリーホイーリング電流Ifは内部接
続端子１３を流れずに外部導出端子７を通じて外部負荷
に流れる。これにより内部接続端子１３で付与した配線
インダクタンスl1には電流変化によって逆起電力が発生
し、これを信号端子e1を通じてトランジスタTr1 のゲー
トに加えることにより、下アーム側のトランジスタTr2
と同じ条件でスイッチング動作に伴って発生するスパイ
ク電圧を抑制抑制するとともに、上下アーム間でのスイ
ッチング動作特性がバランスするようになる。
にトランジスタTr1 がオン，トランジスタTr2 がオフの
状態では、トランジスタTr1 の電流Ieが前記の内部接続
端子１３（インダクタンスl1) を通って外部導出端子７
（C2E1）より負荷に流れる。一方、トランジスタTr1 が
ターンオフすると、フリーホイーリング電流Ifは内部接
続端子１３を流れずに外部導出端子７を通じて外部負荷
に流れる。これにより内部接続端子１３で付与した配線
インダクタンスl1には電流変化によって逆起電力が発生
し、これを信号端子e1を通じてトランジスタTr1 のゲー
トに加えることにより、下アーム側のトランジスタTr2
と同じ条件でスイッチング動作に伴って発生するスパイ
ク電圧を抑制抑制するとともに、上下アーム間でのスイ
ッチング動作特性がバランスするようになる。
【００２２】なお、図１３（ａ),（ｂ),（ｃ）はスイッ
チング動作時における主回路の電圧，電流波形図であ
り、（ａ）図は下アーム側トランジスタTr2 の動作波
形、（ｂ）図は前記実施例の構成による上アーム側トラ
ンジスタTr1 の動作波形、（ｃ）図は図１０で述べた従
来構成によるトランジスタTr1 の動作波形を示す。この
図から判るように、従来構成ではトランジスタTr1 のス
イッチング動作時に急峻なスイッチングサージが現れる
のに対し、本発明の内部配線構造を採用することによ
り、スイッチングサージが緩和されるほか、トランジス
タTr1 とTr2 の動作波形がほぼ同じ波形となってスイッ
チング特性がバランスする。
チング動作時における主回路の電圧，電流波形図であ
り、（ａ）図は下アーム側トランジスタTr2 の動作波
形、（ｂ）図は前記実施例の構成による上アーム側トラ
ンジスタTr1 の動作波形、（ｃ）図は図１０で述べた従
来構成によるトランジスタTr1 の動作波形を示す。この
図から判るように、従来構成ではトランジスタTr1 のス
イッチング動作時に急峻なスイッチングサージが現れる
のに対し、本発明の内部配線構造を採用することによ
り、スイッチングサージが緩和されるほか、トランジス
タTr1 とTr2 の動作波形がほぼ同じ波形となってスイッ
チング特性がバランスする。
【００２３】ここで、内部接続端子１３と一体型の外部
導出端子７（C2E1) についての具体構造例を図４（ａ）
〜（ｄ）に示す。まず、（ａ）図で内部接続端子１３は
外部導出端子７の途中箇所から分岐して一体に形成され
ており、その分岐地点には信号端子e1のリード線１１を
半田接合するためのリード線挿入穴７ａが開口してお
り、該部から分岐した内部接続端子１３（斜線を付した
部分）に前記した配線インダクタンスl1を付与する。ま
た、外部導出端子７はパッケージの端子ブロック２０と
一体形成した担持されており、さらに内部接続端子１３
は実使用時のヒートサイクルによる機械的なストレスか
ら保護するためにパッケージ内に注入したゲル状充填材
（シリコーンゲル）２１の中に埋没するようにしてい
る。
導出端子７（C2E1) についての具体構造例を図４（ａ）
〜（ｄ）に示す。まず、（ａ）図で内部接続端子１３は
外部導出端子７の途中箇所から分岐して一体に形成され
ており、その分岐地点には信号端子e1のリード線１１を
半田接合するためのリード線挿入穴７ａが開口してお
り、該部から分岐した内部接続端子１３（斜線を付した
部分）に前記した配線インダクタンスl1を付与する。ま
た、外部導出端子７はパッケージの端子ブロック２０と
一体形成した担持されており、さらに内部接続端子１３
は実使用時のヒートサイクルによる機械的なストレスか
ら保護するためにパッケージ内に注入したゲル状充填材
（シリコーンゲル）２１の中に埋没するようにしてい
る。
【００２４】また、（ｂ）図は、外部導出端子７に分岐
形成した内部接続端子１３について、所定の配線インダ
クタンスl1を得るために端子長を長く伸ばす場合の例で
あり、端子１３を横方向へヘアピン状に屈曲形成した上
で、（ａ）図と同様にゲル状充填材２１の中に埋没させ
るようにしている。さらに、（ｃ),（ｄ）図は外部導出
端子７とリード線１１との別な接続構造を示すもので、
（ｃ）図では外部導出端子７の舌辺７ｂを切り起こし、
ここにリード線１１を挟み込んで半田付けする。また、
（ｄ）図は、外部導出端子７に切込み部７ｃを形成し、
ここにリード線１１を巻きつけて半田付する。
形成した内部接続端子１３について、所定の配線インダ
クタンスl1を得るために端子長を長く伸ばす場合の例で
あり、端子１３を横方向へヘアピン状に屈曲形成した上
で、（ａ）図と同様にゲル状充填材２１の中に埋没させ
るようにしている。さらに、（ｃ),（ｄ）図は外部導出
端子７とリード線１１との別な接続構造を示すもので、
（ｃ）図では外部導出端子７の舌辺７ｂを切り起こし、
ここにリード線１１を挟み込んで半田付けする。また、
（ｄ）図は、外部導出端子７に切込み部７ｃを形成し、
ここにリード線１１を巻きつけて半田付する。
【００２５】実施例２：図３は本発明の請求項３に対応
する実施例を示すものである。この実施例においては、
上下アーム側にそれぞれ２個ずつのトランジスタチップ
が並列に組み込まれており、かつ上アームに対応する回
路パターン３-1と下アームに対応する回路パターン３-2
が絶縁基板２-1, ２-2とともに分離して放熱金属ベース
１の上に搭載されている。そして、回路パターン３-1と
３-2との間がブリッジ形の内部接続端子１３を介して相
互接続されており、かつ該内部接続端子１３の上で所定
のインダクタンスl1 (図１（ｂ）の等価回路参照）を付
与する位置に、補助エミッタ端子となる信号端子9(e1)
がリード線１１を介して接続されている。なお、主回路
の外部導出端子７（C2E1）は内部接続端子１３とは別部
品としてトランジスタTr2 ，ダイオードD2をマウントし
た回路パターン3-2 のエミッタパターン部から直接引出
している。
する実施例を示すものである。この実施例においては、
上下アーム側にそれぞれ２個ずつのトランジスタチップ
が並列に組み込まれており、かつ上アームに対応する回
路パターン３-1と下アームに対応する回路パターン３-2
が絶縁基板２-1, ２-2とともに分離して放熱金属ベース
１の上に搭載されている。そして、回路パターン３-1と
３-2との間がブリッジ形の内部接続端子１３を介して相
互接続されており、かつ該内部接続端子１３の上で所定
のインダクタンスl1 (図１（ｂ）の等価回路参照）を付
与する位置に、補助エミッタ端子となる信号端子9(e1)
がリード線１１を介して接続されている。なお、主回路
の外部導出端子７（C2E1）は内部接続端子１３とは別部
品としてトランジスタTr2 ，ダイオードD2をマウントし
た回路パターン3-2 のエミッタパターン部から直接引出
している。
【００２６】なお、この実施例における作用，効果は実
施例１と同様であり、ブリッジ形内部接続端子１３の上
で付与したインダクタンスl1を適正値に調整することに
より、先記実施例１と同様に主回路に対するスイッチン
グサージの抑制, および上下アームに対する動作バラン
スを図ることができる。図７（ａ),（ｂ）は、前記のブ
リッジ形内部接続端子１３の具体的な支持構造を示した
図であり、異形Ｕ字形に屈曲成形された端子の中央部に
は上方に起立した支持片１３ａを設け、かつ支持片１３
ａには突起１３ｂが形成してあり。そして、（ｂ）図で
示すように端子ブロック２０（外部導出端子の支持部
材）に形成した溝２０ａの中に前記の支持片１３ａを遊
嵌式に差し込んだ上で、突起１３ｂで係止保持するよう
にしている。この支持構造により、ブリッジ形内部接続
端子１３を回路パターンの上でリフロー半田付けする際
に、多少の上方方向のずれ分を吸収して定位置に保持す
ることができる。なお、このブリッジ形内部接続端子１
３は、図４で述べたと同様に組立状態でパッケージ内に
注入したゲル状充填材２１の中に埋没するようにしてい
る。
施例１と同様であり、ブリッジ形内部接続端子１３の上
で付与したインダクタンスl1を適正値に調整することに
より、先記実施例１と同様に主回路に対するスイッチン
グサージの抑制, および上下アームに対する動作バラン
スを図ることができる。図７（ａ),（ｂ）は、前記のブ
リッジ形内部接続端子１３の具体的な支持構造を示した
図であり、異形Ｕ字形に屈曲成形された端子の中央部に
は上方に起立した支持片１３ａを設け、かつ支持片１３
ａには突起１３ｂが形成してあり。そして、（ｂ）図で
示すように端子ブロック２０（外部導出端子の支持部
材）に形成した溝２０ａの中に前記の支持片１３ａを遊
嵌式に差し込んだ上で、突起１３ｂで係止保持するよう
にしている。この支持構造により、ブリッジ形内部接続
端子１３を回路パターンの上でリフロー半田付けする際
に、多少の上方方向のずれ分を吸収して定位置に保持す
ることができる。なお、このブリッジ形内部接続端子１
３は、図４で述べたと同様に組立状態でパッケージ内に
注入したゲル状充填材２１の中に埋没するようにしてい
る。
【００２７】実施例３：図６（ａ）〜（ｃ），図７は本
発明の請求項６〜８に対応する実施例を示すものであ
る。この実施例においては、トランジスタTr1,Tr2 およ
びフライホイールダイオードD1, D2は図１０と同様に回
路基板上に分割形成したパターン部３ａ，３ｂにマウン
トされ、かつ各パターン部３ａ，３ｂからそれぞれ主回
路用の外部導出端子６（C1),７（C2E1) が引出しあり、
さらにトランジスタTr2 のエミッタの外部導出端子８
（E2) はトランジスタTr2 のエミッタ電極，ダイオード
D2とワイヤ１２で接続したエミッタパターン部３ｃに接
続されている。また、前記パターン部３ｂにはトランジ
スタTr2 のチップマウント部に連ねてトランジスタTr1
に対応するエミッタパターン部３ｅが形成されており、
このパターン部３ｅとトランジスタTr1 のエミッタ電
極，ダイオードD1との間がワイヤ１２でボンディング接
続されている。
発明の請求項６〜８に対応する実施例を示すものであ
る。この実施例においては、トランジスタTr1,Tr2 およ
びフライホイールダイオードD1, D2は図１０と同様に回
路基板上に分割形成したパターン部３ａ，３ｂにマウン
トされ、かつ各パターン部３ａ，３ｂからそれぞれ主回
路用の外部導出端子６（C1),７（C2E1) が引出しあり、
さらにトランジスタTr2 のエミッタの外部導出端子８
（E2) はトランジスタTr2 のエミッタ電極，ダイオード
D2とワイヤ１２で接続したエミッタパターン部３ｃに接
続されている。また、前記パターン部３ｂにはトランジ
スタTr2 のチップマウント部に連ねてトランジスタTr1
に対応するエミッタパターン部３ｅが形成されており、
このパターン部３ｅとトランジスタTr1 のエミッタ電
極，ダイオードD1との間がワイヤ１２でボンディング接
続されている。
【００２８】一方、トランジスタTr1,Tr2 に対するエミ
ッタ信号端子９（e1),１０（e2) は前記パターン部と分
離して形成したパターン部３ｆ，３ｇから引出してあ
り、かつこのパターン部３ｆ，３ｇと前記のエミッタ側
パターン部３ｅ，３ｃに形成した後述のインダクタンス
形成領域との間がリード線１１（アルミワイヤ）により
接続されている。ここで、前記のエミッタパターン部３
ｃ，３ｅには、図示のように限られた幅のパターン部上
でヘアピン状に細分化した電流通路を生成するように切
込みスリット１４を入れ、かつその片側通路部分にトラ
ンジスタ，ダイオードから引出したワイヤ１２をボンデ
ィングするとともに、他方の通路部分を配線インダクタ
ンスの形成領域として、実施例１，実施例２で述べた内
部接続端子１３と同様に所望の配線インダクタンスを付
与するようにしている。そして、このインダクタンス形
成領域内にリード線１１の一端をボンディングしてエミ
ッタ信号端子９（e1),１０（e2) の引出し部に所定のイ
ンダクタンスl1, l2を付与するようにしている。
ッタ信号端子９（e1),１０（e2) は前記パターン部と分
離して形成したパターン部３ｆ，３ｇから引出してあ
り、かつこのパターン部３ｆ，３ｇと前記のエミッタ側
パターン部３ｅ，３ｃに形成した後述のインダクタンス
形成領域との間がリード線１１（アルミワイヤ）により
接続されている。ここで、前記のエミッタパターン部３
ｃ，３ｅには、図示のように限られた幅のパターン部上
でヘアピン状に細分化した電流通路を生成するように切
込みスリット１４を入れ、かつその片側通路部分にトラ
ンジスタ，ダイオードから引出したワイヤ１２をボンデ
ィングするとともに、他方の通路部分を配線インダクタ
ンスの形成領域として、実施例１，実施例２で述べた内
部接続端子１３と同様に所望の配線インダクタンスを付
与するようにしている。そして、このインダクタンス形
成領域内にリード線１１の一端をボンディングしてエミ
ッタ信号端子９（e1),１０（e2) の引出し部に所定のイ
ンダクタンスl1, l2を付与するようにしている。
【００２９】なお、この場合にインダクタンスl1, l2の
値は、パターン部３ｃ，３ｅに形成した前記のインダク
タンス形成領域に対するリード線１１の接続地点をその
電流通路に沿ってずらすことにより微妙に変化する。そ
こで、図示のようにインダクタンス形成領域に沿って、
あらかじめワイヤの接続位置を実験などで検証する際の
目安となる位置決め表示マーク１５を等ピッチおきに形
成しておけば、リード線１１の接続位置の確認が容易と
なり、ボンディング作業上での接続地点の指示が出し易
くなる。
値は、パターン部３ｃ，３ｅに形成した前記のインダク
タンス形成領域に対するリード線１１の接続地点をその
電流通路に沿ってずらすことにより微妙に変化する。そ
こで、図示のようにインダクタンス形成領域に沿って、
あらかじめワイヤの接続位置を実験などで検証する際の
目安となる位置決め表示マーク１５を等ピッチおきに形
成しておけば、リード線１１の接続位置の確認が容易と
なり、ボンディング作業上での接続地点の指示が出し易
くなる。
【００３０】図７（ａ),（ｂ）は前記マーク１５の具体
例を示すものであり、（ａ）図ではパターン部３ｃ，３
ｅのインダクタンス形成領域に沿って丸穴マーク１５を
等ピッチおきに形成し、（ｂ）図はパターン部３ｃ，３
ｅの側縁に沿ってスリット状のマーク１５を等ピッチお
きに形成したものであり、いずれの例でもマーク１５を
指標としてボンディングする際にリード線１１のボンデ
ィング地点の指示，確認が行える。
例を示すものであり、（ａ）図ではパターン部３ｃ，３
ｅのインダクタンス形成領域に沿って丸穴マーク１５を
等ピッチおきに形成し、（ｂ）図はパターン部３ｃ，３
ｅの側縁に沿ってスリット状のマーク１５を等ピッチお
きに形成したものであり、いずれの例でもマーク１５を
指標としてボンディングする際にリード線１１のボンデ
ィング地点の指示，確認が行える。
【００３１】また、この実施例３のように、各トランジ
スタのエミッタ側パターン部を利用して所望の配線イン
ダクタンスl1, l2を付与することにより、次のような利
点が得られる。すなわち、実施例１，２のように外部導
出端子に形成した内部接続端子，あるいはブリッジ形内
部接続端子の上で所望のインダクタンスl1, l2を付与す
るようにした構成では、異なる仕様のトランジスタモジ
ュールに対して適正なインダクタンス値を付与するため
には、信号端子９，１０に対するリード線１１の接続箇
所を変えるために、端子自身の形状もその都度新たに設
計，製作する必要がある。このために、トランジスタモ
ジュールを系列化して生産する場合でも個々の端子部品
が標準化できない。かかる点、実施例３によれば、仕様
の異なる各種トランジスタモジュールでも端子部品の変
更なしに、回路パターン上でのワイヤ接続地点を変更す
ることで適正な内部配線インダクタンス付与に容易に対
応できる。
スタのエミッタ側パターン部を利用して所望の配線イン
ダクタンスl1, l2を付与することにより、次のような利
点が得られる。すなわち、実施例１，２のように外部導
出端子に形成した内部接続端子，あるいはブリッジ形内
部接続端子の上で所望のインダクタンスl1, l2を付与す
るようにした構成では、異なる仕様のトランジスタモジ
ュールに対して適正なインダクタンス値を付与するため
には、信号端子９，１０に対するリード線１１の接続箇
所を変えるために、端子自身の形状もその都度新たに設
計，製作する必要がある。このために、トランジスタモ
ジュールを系列化して生産する場合でも個々の端子部品
が標準化できない。かかる点、実施例３によれば、仕様
の異なる各種トランジスタモジュールでも端子部品の変
更なしに、回路パターン上でのワイヤ接続地点を変更す
ることで適正な内部配線インダクタンス付与に容易に対
応できる。
【００３２】次に、図６の応用実施例を図９（ａ),
（ｂ）に示す。この実施例では、特にトランジスタTr2
に対するエミッタの外部導出端子E2がエミッタパターン
部３ｃの上で、先記したインダクタンス形成領域に接続
した信号端子e2と隣接してその直後位置から引出すよう
にしている。これにより、図６（ｃ）と図９（ｂ）の等
価回路を比較して判るように、エミッタパターン部３ｃ
の上で付与した配線インダクタンスl2と外部導出端子E2
の引出し部との間のインダクタンス分は殆ど零となる。
（ｂ）に示す。この実施例では、特にトランジスタTr2
に対するエミッタの外部導出端子E2がエミッタパターン
部３ｃの上で、先記したインダクタンス形成領域に接続
した信号端子e2と隣接してその直後位置から引出すよう
にしている。これにより、図６（ｃ）と図９（ｂ）の等
価回路を比較して判るように、エミッタパターン部３ｃ
の上で付与した配線インダクタンスl2と外部導出端子E2
の引出し部との間のインダクタンス分は殆ど零となる。
【００３３】かかる配線構造により、上アーム側と下ア
ーム側でトランジスタTr1 とTr2 を挟んでその両側の配
線回路に分布する配線インダクタンス分布が等しくなる
ので、これによりトランジスタTr1 とTr2 のスイッチン
グ特性が安定よくバランスする。次に、前記した各実施
例のパワートランジスタモジュールに適用するパッケー
ジの組立構造を図８（ａ),（ｂ）に示す。図において、
パッケージは、各実施例の回路組立体（トランジスタ，
フライホイールダイオード，外部導出端子など）を回路
基板を介して搭載した金属ベース板１と樹脂ケース１６
との組立体からなり、実使用時には共締め用の締結ねじ
１７を介して放熱用ブロックフィンなどの冷却体１８の
上に固定して装着される。なお、樹脂ケース１６の内部
には半導体チップなどを保護するために先記したゲル状
充填材とともに封止樹脂１９が充填されている。なお、
図示されてないが、先記実施例で述べた端子ブロックは
樹脂ケース１６の上面側に組み込まれている。
ーム側でトランジスタTr1 とTr2 を挟んでその両側の配
線回路に分布する配線インダクタンス分布が等しくなる
ので、これによりトランジスタTr1 とTr2 のスイッチン
グ特性が安定よくバランスする。次に、前記した各実施
例のパワートランジスタモジュールに適用するパッケー
ジの組立構造を図８（ａ),（ｂ）に示す。図において、
パッケージは、各実施例の回路組立体（トランジスタ，
フライホイールダイオード，外部導出端子など）を回路
基板を介して搭載した金属ベース板１と樹脂ケース１６
との組立体からなり、実使用時には共締め用の締結ねじ
１７を介して放熱用ブロックフィンなどの冷却体１８の
上に固定して装着される。なお、樹脂ケース１６の内部
には半導体チップなどを保護するために先記したゲル状
充填材とともに封止樹脂１９が充填されている。なお、
図示されてないが、先記実施例で述べた端子ブロックは
樹脂ケース１６の上面側に組み込まれている。
【００３４】ここで、金属ベース板１はその外周縁が樹
脂ケース１６の周縁段付き部１６ａへ嵌まり込んで接着
剤により接着されており、かつその左右両端部には
（ｂ）図で示すように金属ベース板１および樹脂ケース
の段付き部１６ａの双方にまたがって締結ねじ１７が係
合するよう切欠いた共締め用係合溝が形成されている。
かかる構造のパッケージによれば、トランジスタモジュ
ール本体を冷却体１８に装着した状態では、金属ベース
板１の底面を冷却体１８の面上に密接させつつ、同時に
締結ねじ１７で金属ベース板１と樹脂ケース１６とを共
締めすることができる。したがって、使用中に金属ベー
ス板１と樹脂ケース１６との間の接着部分が剥がれると
いった欠陥のおそれはなく、かつ金属ベース板１は内部
回路の組立てに必要な最小の外形寸法で済むので、それ
だけ材料を節約できる。
脂ケース１６の周縁段付き部１６ａへ嵌まり込んで接着
剤により接着されており、かつその左右両端部には
（ｂ）図で示すように金属ベース板１および樹脂ケース
の段付き部１６ａの双方にまたがって締結ねじ１７が係
合するよう切欠いた共締め用係合溝が形成されている。
かかる構造のパッケージによれば、トランジスタモジュ
ール本体を冷却体１８に装着した状態では、金属ベース
板１の底面を冷却体１８の面上に密接させつつ、同時に
締結ねじ１７で金属ベース板１と樹脂ケース１６とを共
締めすることができる。したがって、使用中に金属ベー
ス板１と樹脂ケース１６との間の接着部分が剥がれると
いった欠陥のおそれはなく、かつ金属ベース板１は内部
回路の組立てに必要な最小の外形寸法で済むので、それ
だけ材料を節約できる。
【００３５】なお、先記した各実施例では、いずれも２
組のパワートランジスタチップTr1とTr2 を直列に内部
接続して構成したハーフブリッジの回路組立体を同一パ
ッケージ内に組み込んだトランジスタモジュールについ
て述べたが、このハーフブリッジの回路組立体を２ある
いは３組用いて同一パワー内に組み込み、かつ各ハーフ
ブリッジの間を並列に内部接続して単相フルブリッジ，
３相ブリッジ回路を構成した４個組，あるいは６個組の
パワートランジスタモジュールについても同様に実施で
きることは勿論である。
組のパワートランジスタチップTr1とTr2 を直列に内部
接続して構成したハーフブリッジの回路組立体を同一パ
ッケージ内に組み込んだトランジスタモジュールについ
て述べたが、このハーフブリッジの回路組立体を２ある
いは３組用いて同一パワー内に組み込み、かつ各ハーフ
ブリッジの間を並列に内部接続して単相フルブリッジ，
３相ブリッジ回路を構成した４個組，あるいは６個組の
パワートランジスタモジュールについても同様に実施で
きることは勿論である。
【００３６】
【発明の効果】以上述べたように本発明によれば、ブリ
ッジ回路の上下アームとして、最小単位２個組のスイッ
チング用パワートランジスタチップを直列に内部接続し
てパッケージングしたパワートランジスタモジュールを
対象に、その内部配線構造を各請求項１〜９のように構
成することにより、従来におけるトランジスタモジュー
ルの内部配線構造で問題となっていた高速スイッチング
動作時に発生する過大な跳ね上がり電圧の抑制，並びに
上下アームでのスイッチング特性のバランス化が図れる
とともに、その際に信号端子（補助エミッタ端子）の引
出し部に付与すべき内部配線インダクタンスを内部配線
端子，あるいは回路基板のパターン部を利用してそのイ
ンダクタンス形成領域上で適正，かつ容易に調整するこ
とができ、これにより動作特性の安定化とともに高信頼
性のパワートランジスタモジュールを提供することがで
きる。
ッジ回路の上下アームとして、最小単位２個組のスイッ
チング用パワートランジスタチップを直列に内部接続し
てパッケージングしたパワートランジスタモジュールを
対象に、その内部配線構造を各請求項１〜９のように構
成することにより、従来におけるトランジスタモジュー
ルの内部配線構造で問題となっていた高速スイッチング
動作時に発生する過大な跳ね上がり電圧の抑制，並びに
上下アームでのスイッチング特性のバランス化が図れる
とともに、その際に信号端子（補助エミッタ端子）の引
出し部に付与すべき内部配線インダクタンスを内部配線
端子，あるいは回路基板のパターン部を利用してそのイ
ンダクタンス形成領域上で適正，かつ容易に調整するこ
とができ、これにより動作特性の安定化とともに高信頼
性のパワートランジスタモジュールを提供することがで
きる。
【図１】本発明の実施例１によるパワートランジスタモ
ジュールの構成図で、（ａ）はモジュールの内部配線構
造を示す組立斜視図、（ｂ）はその等価回路図
ジュールの構成図で、（ａ）はモジュールの内部配線構
造を示す組立斜視図、（ｂ）はその等価回路図
【図２】図１（ａ）における要部構造の拡大図
【図３】本発明の実施例２によるパワートランジスタモ
ジュールの内部配線構造を示す組立斜視図
ジュールの内部配線構造を示す組立斜視図
【図４】本発明の実施例１における内部接続端子付き外
部導出端子の具体構造例を表す図であり、（ａ),（ｂ）
は異なる例の組立側面図、（ｃ),（ｄ）は信号端子接続
リードの接続構造図
部導出端子の具体構造例を表す図であり、（ａ),（ｂ）
は異なる例の組立側面図、（ｃ),（ｄ）は信号端子接続
リードの接続構造図
【図５】本発明の実施例２におけるブリッジ形内部接続
端子の具体構造を表す図であり、（ａ）端子全体の斜視
図、（ｂ）は端子ブロックへの取付けた状態図
端子の具体構造を表す図であり、（ａ）端子全体の斜視
図、（ｂ）は端子ブロックへの取付けた状態図
【図６】本発明の実施例３によるパワートランジスタモ
ジュールの構成図で、（ａ）は内部配線構造の平面図、
（ｂ）は同側面図、（ｃ）は等価回路図
ジュールの構成図で、（ａ）は内部配線構造の平面図、
（ｂ）は同側面図、（ｃ）は等価回路図
【図７】図６におけるエミッタ側パターン部に形成した
ワイヤ接続位置決めマークの実施例であって、（ａ）は
丸形マークのパターン図、（ｂ）はスリット形マークの
パターン図
ワイヤ接続位置決めマークの実施例であって、（ａ）は
丸形マークのパターン図、（ｂ）はスリット形マークの
パターン図
【図８】本発明の各実施例に適用するパッケージの組立
構造図であり、（ａ）は側断面図、（ｂ）は底面図
構造図であり、（ａ）は側断面図、（ｂ）は底面図
【図９】本発明の実施例３に対する応用実施例の構成図
であり、（ａ）は内部配線構造の平面図、（ｂ）は等価
回路図
であり、（ａ）は内部配線構造の平面図、（ｂ）は等価
回路図
【図１０】従来におけるパワートランジスタモジュール
の構成図であり、（ａ）はモジュールの内部配線構造を
示す組立斜視図、（ｂ）は等価回路図
の構成図であり、（ａ）はモジュールの内部配線構造を
示す組立斜視図、（ｂ）は等価回路図
【図１１】図１０の構成によるスイッチング動作の説明
図
図
【図１２】本発明の実施例によるスイッチング動作の説
明図
明図
【図１３】パワートランジスタモジュールのスイッチン
グ動作時の電圧，電流波形を表す図であって、（ａ）は
下アーム側トランジスタTr2 の動作波形図、（ｂ）は本
発明の構成による上アームのトランジスタTr1 の動作波
形図、（ｃ）は図７の従来構成による上アームのトラン
ジスタTr1 の動作波形図
グ動作時の電圧，電流波形を表す図であって、（ａ）は
下アーム側トランジスタTr2 の動作波形図、（ｂ）は本
発明の構成による上アームのトランジスタTr1 の動作波
形図、（ｃ）は図７の従来構成による上アームのトラン
ジスタTr1 の動作波形図
２ 絶縁基板 ３ 回路パターン ４ パワートランジスタ（Tr1 ，Tr2 ） ５ フライホイールダイオード（D1, D2) ６ 外部導出端子（C1) ７ 外部導出端子（C2E1） ８ 外部導出端子（E2) ９ 信号端子（e1） １０ 信号端子（e2) １１ リード線 １２ ボンディングワイヤ １３ 内部接続端子 １４ スリット １５ ボンディングワイヤ接続位置表示用のマーク ２０ 端子ブロック ２１ ゲル状充填材 l1 信号端子e1の引出し部に付与した内部配線インダ
クタンス l2 信号端子e2の引出し部に付与した内部配線インダ
クタンス
クタンス l2 信号端子e2の引出し部に付与した内部配線インダ
クタンス
───────────────────────────────────────────────────── フロントページの続き (72)発明者 渡辺 学 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内 (72)発明者 五十嵐 征輝 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内
Claims (9)
- 【請求項１】ブリッジ回路の上下アームとして、最小単
位２個組のスイッチング用パワートランジスタチップTr
1,Tr2 を直列に内部接続してパッケージングしたパワー
トランジスタモジュールであり、トランジスタチップTr
1,Tr2 を搭載した回路基板の回路パターンからそれぞれ
主回路用外部導出端子C1, C2E1, E2、ゲート端子G1, G2
を引出したものにおいて、前記基板の回路パターンをト
ランジスタチップTr1 とトランジスタチップTr2 との間
で分離した上で、外部導出端子C2E1, E2にトランジスタ
チップTr1,Tr2 に対応する補助エミッタ端子としての信
号端子e1, e2を接続するとともに、外部導出端子C2E1に
おける信号端子e1の接続地点より分岐してトランジスタ
チップTr1 に対応する基板上のエミッタパターン部との
間に所望の配線インダクタンスを付与する内部接続端子
を接続したことを特徴とするパワートランジスタモジュ
ール。 - 【請求項２】内部接続端子を主回路用外部導出端子C2E1
より分岐して一体に形成したことを特徴とする請求項１
記載のパワートランジスタモジュール。 - 【請求項３】ブリッジ回路の上下アームとして、最小単
位２個組のスイッチング用パワートランジスタチップTr
1,Tr2 を直列に内部接続してパッケージングしたパワー
トランジスタモジュールであり、トランジスタチップTr
1,Tr2 を搭載した回路基板の回路パターンからそれぞれ
主回路用外部導出端子C1, C2E1, E2、ゲート端子G1, G2
を引出したものにおいて、前記基板の回路パターンをト
ランジスタチップTr1 とトランジスタチップTr2 との間
で分離した上で、トランジスタチップTr1 のエミッタパ
ターン部とトランジスタチップTr2 のコレクタパターン
部との間にブリッジ形内部接続端子を接続するととも
に、該内部接続端子の上でトランジスタチップTr1 のエ
ミッタパターン部との間に所望の内部配線インダクタン
スを付与する地点にトランジスタTr1 に対応する補助エ
ミッタ端子としての信号端子e1を接続したことを特徴と
するパワートランジスタモジュール。 - 【請求項４】ブリッジ型内部接続端子を、外部導出端子
の保持部材である端子ブロックに上下可動に遊嵌支持し
たことを特徴とする請求項３記載のパワートランジスタ
モジュール。 - 【請求項５】内部接続端子をパッケージ内に注入したゲ
ル状充填材の中に埋没させたことを特徴とする請求項１
ないし４記載のパワートランジスタモジュール。 - 【請求項６】ブリッジ回路の上下アームとして、最小単
位２個組のスイッチング用パワートランジスタチップTr
1,Tr2 を直列に内部接続してパッケージングしたパワー
トランジスタモジュールであり、トランジスタチップTr
1,Tr2 を搭載した回路基板の回路パターンからそれぞれ
主回路用外部導出端子C1, C2E1, E2、ゲート端子G1, G2
を引出したものにおいて、前記基板の回路パターンでト
ランジスタチップTr1 のエミッタパターン部とトランジ
スタチップTr2 のコレクタパターン部とを連ねて形成し
た上で、トランジスタチップTr1,Tr2 ごとにエミッタパ
ターン部の電流通路にインダクタンス形成領域を形成す
るとともに、該領域上で所望の内部配線インダクタンス
を付与する地点に各トランジスタTr1,Tr2 に対応する補
助エミッタ端子としての信号端子e1, e2を接続したこと
を特徴とするパワートランジスタモジュール。 - 【請求項７】回路基板上のエミッタパターン部に対し、
電流通路の幅を細分化する切込みスリットを入れてイン
ダクタンス形成領域を形成したことを特徴とする請求項
６記載のパワートランジスタモジュール。 - 【請求項８】インダクタンス形成領域に沿って信号端子
の接続地点の位置決め用マークを形成したことを特徴と
する請求項６，７記載のパワートランジスタモジュー
ル。 - 【請求項９】下アーム側のトランジスタチップTr2 のエ
ミッタパターン部に対し、外部導出端子E2の接続位置を
信号端子e2の接続地点に隣接してその後部に設定したこ
とを特徴とする請求項６記載のパワートランジスタモジ
ュール。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5269353A JP2973799B2 (ja) | 1993-04-23 | 1993-10-28 | パワートランジスタモジュール |
| EP97112462A EP0809292B1 (en) | 1993-04-23 | 1994-04-21 | Power transistor module |
| DE69431128T DE69431128T2 (de) | 1993-04-23 | 1994-04-21 | Leistungstransistormodul |
| EP94106178A EP0621635A1 (en) | 1993-04-23 | 1994-04-21 | Power transistor module |
| US08/231,338 US5616955A (en) | 1993-04-23 | 1994-04-22 | Power transistor module wiring structure |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9743493 | 1993-04-23 | ||
| JP5-184267 | 1993-07-27 | ||
| JP5-97434 | 1993-07-27 | ||
| JP18426793 | 1993-07-27 | ||
| JP5269353A JP2973799B2 (ja) | 1993-04-23 | 1993-10-28 | パワートランジスタモジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0799275A true JPH0799275A (ja) | 1995-04-11 |
| JP2973799B2 JP2973799B2 (ja) | 1999-11-08 |
Family
ID=27308400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5269353A Expired - Fee Related JP2973799B2 (ja) | 1993-04-23 | 1993-10-28 | パワートランジスタモジュール |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5616955A (ja) |
| EP (2) | EP0621635A1 (ja) |
| JP (1) | JP2973799B2 (ja) |
| DE (1) | DE69431128T2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100873417B1 (ko) * | 2002-04-16 | 2008-12-11 | 페어차일드코리아반도체 주식회사 | 최적화된 ｄｂｃ 패턴 및 단자 구조를 갖는 전력용 반도체모듈 |
| JP2015043645A (ja) * | 2013-08-26 | 2015-03-05 | カルソニックカンセイ株式会社 | 半導体装置 |
| JPWO2013047231A1 (ja) * | 2011-09-30 | 2015-03-26 | 富士電機株式会社 | 半導体装置及びその製造方法 |
| US9078355B2 (en) | 2011-08-25 | 2015-07-07 | Fuji Electric Co., Ltd. | Semiconductor device |
| JP2017079307A (ja) * | 2015-10-22 | 2017-04-27 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
| US10002858B2 (en) | 2014-07-15 | 2018-06-19 | Hitachi, Ltd. | Power transistor module |
| JP2023024670A (ja) * | 2019-02-18 | 2023-02-16 | 富士電機株式会社 | 半導体装置 |
| JP2023043700A (ja) * | 2021-09-16 | 2023-03-29 | 株式会社東芝 | 半導体装置 |
| US12199022B2 (en) | 2021-02-12 | 2025-01-14 | Fuji Electric Co., Ltd. | Semiconductor module |
Families Citing this family (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0689246B1 (en) * | 1994-05-27 | 2003-08-27 | Texas Instruments Incorporated | Improvements in or relating to semiconductor devices |
| US5956231A (en) * | 1994-10-07 | 1999-09-21 | Hitachi, Ltd. | Semiconductor device having power semiconductor elements |
| JP3480771B2 (ja) * | 1995-12-20 | 2003-12-22 | 三菱電機株式会社 | 半導体装置 |
| JP3476612B2 (ja) * | 1995-12-21 | 2003-12-10 | 三菱電機株式会社 | 半導体装置 |
| US6404045B1 (en) * | 1996-02-01 | 2002-06-11 | International Rectifier Corporation | IGBT and free-wheeling diode combination |
| US5726862A (en) * | 1996-02-02 | 1998-03-10 | Motorola, Inc. | Electrical component having formed leads |
| US6954368B1 (en) | 1996-07-22 | 2005-10-11 | HYDRO-QUéBEC | Low stray interconnection inductance power converting molecule for converting a DC voltage into an AC voltage, and a method therefor |
| DE19722355A1 (de) * | 1997-05-28 | 1998-12-03 | Bosch Gmbh Robert | Verfahren zur Herstellung elektrischer Baugruppen und elektrische Baugruppe |
| US6060772A (en) * | 1997-06-30 | 2000-05-09 | Kabushiki Kaisha Toshiba | Power semiconductor module with a plurality of semiconductor chips |
| FR2776462B1 (fr) * | 1998-03-19 | 2000-05-19 | Schneider Electric Sa | Module de composants electroniques de puissance |
| US5895974A (en) * | 1998-04-06 | 1999-04-20 | Delco Electronics Corp. | Durable substrate subassembly for transistor switch module |
| US6054765A (en) * | 1998-04-27 | 2000-04-25 | Delco Electronics Corporation | Parallel dual switch module |
| JP3552549B2 (ja) * | 1998-09-08 | 2004-08-11 | 株式会社豊田自動織機 | 半導体モジュールの電極端子接続構造 |
| JP2000208181A (ja) * | 1999-01-08 | 2000-07-28 | Aisin Aw Co Ltd | 電子部品及びその製造装置 |
| DE19935100B4 (de) * | 1999-07-27 | 2004-10-28 | Infineon Technologies Ag | Halbbrückenkonfiguration |
| JP3457237B2 (ja) * | 1999-11-10 | 2003-10-14 | 株式会社オートネットワーク技術研究所 | 電気接続箱の回路接続構造及び回路形成方法 |
| US6422901B1 (en) | 1999-12-06 | 2002-07-23 | Fci Americas Technology, Inc. | Surface mount device and use thereof |
| US6417532B2 (en) * | 2000-01-28 | 2002-07-09 | Kabushiki Kaisha Toshiba | Power semiconductor module for use in power conversion units with downsizing requirements |
| JP3073273U (ja) * | 2000-05-16 | 2000-11-14 | 船井電機株式会社 | 光ピックアップ装置 |
| US20020024134A1 (en) * | 2000-08-28 | 2002-02-28 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| JP4484400B2 (ja) * | 2000-08-28 | 2010-06-16 | 三菱電機株式会社 | 半導体装置 |
| JP3923716B2 (ja) * | 2000-09-29 | 2007-06-06 | 株式会社東芝 | 半導体装置 |
| JP2003009508A (ja) * | 2001-06-19 | 2003-01-10 | Mitsubishi Electric Corp | 電力用半導体装置 |
| US6885562B2 (en) * | 2001-12-28 | 2005-04-26 | Medtronic Physio-Control Manufacturing Corporation | Circuit package and method for making the same |
| KR20040085169A (ko) * | 2002-01-29 | 2004-10-07 | 어드밴스드 파워 테크놀로지 인코포레이티드 | 스플릿 게이트 파워 모듈과 그 모듈안의 진동을 억제하는방법 |
| DE10219760A1 (de) * | 2002-05-02 | 2003-11-20 | Eupec Gmbh & Co Kg | Halbbrückenschaltung |
| DE10230156A1 (de) * | 2002-07-04 | 2004-01-22 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH | Leistungshalbleitermodul und Schaltungsanordnung |
| DE10334079B4 (de) * | 2003-07-25 | 2008-08-21 | Siemens Ag | Transistormodul |
| DE102004027185B4 (de) * | 2004-06-03 | 2008-08-28 | Infineon Technologies Ag | Niederinduktives Halbleiterbauelement mit Halbbrückenkonfiguration |
| US7227198B2 (en) * | 2004-08-11 | 2007-06-05 | International Rectifier Corporation | Half-bridge package |
| CN100373617C (zh) * | 2004-11-08 | 2008-03-05 | 吴才荣 | 一种配对晶体管及其制造方法 |
| JP2006253516A (ja) * | 2005-03-14 | 2006-09-21 | Hitachi Ltd | パワー半導体装置 |
| DE102005039478B4 (de) * | 2005-08-18 | 2007-05-24 | Infineon Technologies Ag | Leistungshalbleiterbauteil mit Halbleiterchipstapel und Verfahren zur Herstellung desselben |
| JP2007209184A (ja) * | 2006-02-06 | 2007-08-16 | Mitsubishi Electric Corp | 電力変換装置 |
| JP4537370B2 (ja) * | 2006-12-04 | 2010-09-01 | 日立オートモティブシステムズ株式会社 | 電子装置 |
| DE102007029657B4 (de) * | 2007-06-27 | 2017-10-19 | Fuji Electric Co., Ltd. | Wechselrichtermodul für Stromrichter |
| SI2340560T1 (sl) | 2008-01-25 | 2014-02-28 | Letrika Lab D.O.O. | Močnostni stikalni modul |
| US8493762B2 (en) * | 2009-12-28 | 2013-07-23 | Kabushiki Kaisha Toshiba | Power semiconductor module and semiconductor power converter provided with the same |
| CN104380463B (zh) * | 2012-06-19 | 2017-05-10 | Abb 技术有限公司 | 用于将多个功率晶体管安装在其上的衬底和功率半导体模块 |
| WO2015121015A1 (en) * | 2014-02-14 | 2015-08-20 | Abb Technology Ag | Semiconductor module with two auxiliary emitter conductor paths |
| CN106489203B (zh) | 2014-07-03 | 2018-09-18 | 日产自动车株式会社 | 半桥式功率半导体模块及其制造方法 |
| JP6451747B2 (ja) * | 2014-11-28 | 2019-01-16 | 富士電機株式会社 | 半導体装置 |
| JP6288301B2 (ja) * | 2014-11-28 | 2018-03-14 | 日産自動車株式会社 | ハーフブリッジパワー半導体モジュール及びその製造方法 |
| JP6447391B2 (ja) * | 2015-06-30 | 2019-01-09 | オムロン株式会社 | 電力変換装置 |
| US10340811B2 (en) | 2016-11-28 | 2019-07-02 | Ford Global Technologies, Llc | Inverter switching devices with gate coils to enhance common source inductance |
| JP6390807B1 (ja) * | 2018-03-02 | 2018-09-19 | 富士電機株式会社 | 電力変換装置 |
| US10862232B2 (en) * | 2018-08-02 | 2020-12-08 | Dell Products L.P. | Circuit board pad connector system |
| WO2020071102A1 (ja) | 2018-10-05 | 2020-04-09 | 富士電機株式会社 | 半導体装置、半導体モジュールおよび車両 |
| DE102021117924B4 (de) * | 2021-07-12 | 2024-05-29 | Danfoss Silicon Power Gmbh | Leistungsmodul |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5968958A (ja) * | 1982-10-12 | 1984-04-19 | Mitsubishi Electric Corp | ゲ−トタ−ンオフサイリスタ組立体 |
| JPS60239051A (ja) * | 1984-05-11 | 1985-11-27 | Mitsubishi Electric Corp | 半導体装置 |
| US4920405A (en) * | 1986-11-28 | 1990-04-24 | Fuji Electric Co., Ltd. | Overcurrent limiting semiconductor device |
| DE3937045A1 (de) * | 1989-11-07 | 1991-05-08 | Abb Ixys Semiconductor Gmbh | Leistungshalbleitermodul |
| JPH03263363A (ja) * | 1990-02-23 | 1991-11-22 | Fuji Electric Co Ltd | 半導体装置 |
| US5243217A (en) * | 1990-11-03 | 1993-09-07 | Fuji Electric Co., Ltd. | Sealed semiconductor device with protruding portion |
| JP2782647B2 (ja) * | 1991-08-06 | 1998-08-06 | 富士電機株式会社 | 半導体装置 |
| JP2850606B2 (ja) * | 1991-11-25 | 1999-01-27 | 富士電機株式会社 | トランジスタモジュール |
| DE9203000U1 (de) * | 1992-03-06 | 1992-06-17 | Siemens AG, 8000 München | Halbleiteranordnung mit mehreren Halbleiterkörpern |
| JP3053298B2 (ja) * | 1992-08-19 | 2000-06-19 | 株式会社東芝 | 半導体装置 |
-
1993
- 1993-10-28 JP JP5269353A patent/JP2973799B2/ja not_active Expired - Fee Related
-
1994
- 1994-04-21 EP EP94106178A patent/EP0621635A1/en not_active Withdrawn
- 1994-04-21 EP EP97112462A patent/EP0809292B1/en not_active Expired - Lifetime
- 1994-04-21 DE DE69431128T patent/DE69431128T2/de not_active Expired - Lifetime
- 1994-04-22 US US08/231,338 patent/US5616955A/en not_active Expired - Lifetime
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100873417B1 (ko) * | 2002-04-16 | 2008-12-11 | 페어차일드코리아반도체 주식회사 | 최적화된 ｄｂｃ 패턴 및 단자 구조를 갖는 전력용 반도체모듈 |
| US9078355B2 (en) | 2011-08-25 | 2015-07-07 | Fuji Electric Co., Ltd. | Semiconductor device |
| JPWO2013047231A1 (ja) * | 2011-09-30 | 2015-03-26 | 富士電機株式会社 | 半導体装置及びその製造方法 |
| JP2015043645A (ja) * | 2013-08-26 | 2015-03-05 | カルソニックカンセイ株式会社 | 半導体装置 |
| US10002858B2 (en) | 2014-07-15 | 2018-06-19 | Hitachi, Ltd. | Power transistor module |
| JP2017079307A (ja) * | 2015-10-22 | 2017-04-27 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
| US10600765B2 (en) | 2015-10-22 | 2020-03-24 | Mitsubishi Electric Corporation | Semiconductor device and method for producing the same |
| JP2023024670A (ja) * | 2019-02-18 | 2023-02-16 | 富士電機株式会社 | 半導体装置 |
| US12199022B2 (en) | 2021-02-12 | 2025-01-14 | Fuji Electric Co., Ltd. | Semiconductor module |
| JP2023043700A (ja) * | 2021-09-16 | 2023-03-29 | 株式会社東芝 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0809292A3 (en) | 1998-01-28 |
| EP0809292B1 (en) | 2002-07-31 |
| EP0621635A1 (en) | 1994-10-26 |
| EP0809292A2 (en) | 1997-11-26 |
| DE69431128D1 (de) | 2002-09-05 |
| US5616955A (en) | 1997-04-01 |
| JP2973799B2 (ja) | 1999-11-08 |
| DE69431128T2 (de) | 2003-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2973799B2 (ja) | パワートランジスタモジュール | |
| JP4102012B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| US5424579A (en) | Semiconductor device having low floating inductance | |
| JP4561874B2 (ja) | 電力変換装置 | |
| US20120200281A1 (en) | Three-Dimensional Power Supply Module Having Reduced Switch Node Ringing | |
| JP6333693B2 (ja) | 半導体装置 | |
| US7728415B2 (en) | Power semiconductor component stack using lead technology with surface-mountable external contacts and a method for producing the same | |
| US8582317B2 (en) | Method for manufacturing a semiconductor component and structure therefor | |
| CN109417066B (zh) | 半导体装置 | |
| JP4640425B2 (ja) | 電力変換装置 | |
| WO2023065602A1 (zh) | 功率模块及电机控制器 | |
| JP2007234690A (ja) | パワー半導体モジュール | |
| WO2021033565A1 (ja) | パワーモジュール | |
| CN110880496B (zh) | 电机用模制智能电源模块 | |
| US20260005108A1 (en) | Semiconductor power module package having lead frame anchored bars | |
| EP0455322B1 (en) | Semiconductor device | |
| US7573107B2 (en) | Power module | |
| JP4640424B2 (ja) | 電力変換装置 | |
| RU2852242C1 (ru) | Силовой полупроводниковый модуль | |
| JP7660529B2 (ja) | 半導体装置 | |
| KR102434465B1 (ko) | 플립-스택형 반도체 패키지 및 제조방법 | |
| JP6574019B2 (ja) | 半導体装置 | |
| WO2022196232A1 (ja) | 半導体装置、および半導体装置の製造方法 | |
| JP3392039B2 (ja) | 電力用ダイオードモジュール | |
| JP2003068977A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070903 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 11 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110903 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110903 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110903 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110903 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |