JPH0799391A - 電子部品搭載用多層基板の製造方法 - Google Patents
電子部品搭載用多層基板の製造方法Info
- Publication number
- JPH0799391A JPH0799391A JP5264223A JP26422393A JPH0799391A JP H0799391 A JPH0799391 A JP H0799391A JP 5264223 A JP5264223 A JP 5264223A JP 26422393 A JP26422393 A JP 26422393A JP H0799391 A JPH0799391 A JP H0799391A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- heat dissipation
- mounting
- manufacturing
- plating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
- H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】
【目的】 電子部品搭載部の周囲，ボンディングパッ
ド，及び放熱穴に損傷を与えることがない，電子部品搭
載用多層基板の製造方法を提供すること。 【構成】 複数の絶縁基材９１〜９３を積層して積層体
９９を得る。次いで，積層体を貫通する貫通穴９５を穿
設し，搭載用開口部９２０，９３０及び放熱穴９１１を
それぞれ閉塞部材により閉塞する。次に，貫通穴９５内
に第一金属メッキ膜３を形成し，上記閉塞部材を除去す
る。その後，貫通穴９５の内部，放熱穴９１１及び電子
部品搭載部９０の周囲のボンディングパッド１１に第二
金属メッキ膜４を施してもよい。また，貫通穴９５内に
無電解銅メッキ膜を施した後に第一金属メッキ膜３を形
成してもよい。
ド，及び放熱穴に損傷を与えることがない，電子部品搭
載用多層基板の製造方法を提供すること。 【構成】 複数の絶縁基材９１〜９３を積層して積層体
９９を得る。次いで，積層体を貫通する貫通穴９５を穿
設し，搭載用開口部９２０，９３０及び放熱穴９１１を
それぞれ閉塞部材により閉塞する。次に，貫通穴９５内
に第一金属メッキ膜３を形成し，上記閉塞部材を除去す
る。その後，貫通穴９５の内部，放熱穴９１１及び電子
部品搭載部９０の周囲のボンディングパッド１１に第二
金属メッキ膜４を施してもよい。また，貫通穴９５内に
無電解銅メッキ膜を施した後に第一金属メッキ膜３を形
成してもよい。
Description
【０００１】
【産業上の利用分野】本発明は，貫通穴及び配線回路パ
ターンを有する電子部品搭載用多層基板の製造方法に関
する。
ターンを有する電子部品搭載用多層基板の製造方法に関
する。
【０００２】
【従来技術】従来，電子部品搭載用基板としては，図２
４に示すごとく，複数の絶縁基材９１，９２，９３を積
層した積層体９９を有すると共に，電子部品搭載部９０
の下部には放熱穴９１９を設けてなる電子部品搭載用多
層基板９がある。上記電子部品搭載用多層基板９は，上
記積層体９９を貫通する貫通穴９５と，配線回路パター
ン１と，ボンディングパッド１１とを有している。
４に示すごとく，複数の絶縁基材９１，９２，９３を積
層した積層体９９を有すると共に，電子部品搭載部９０
の下部には放熱穴９１９を設けてなる電子部品搭載用多
層基板９がある。上記電子部品搭載用多層基板９は，上
記積層体９９を貫通する貫通穴９５と，配線回路パター
ン１と，ボンディングパッド１１とを有している。
【０００３】上記貫通穴９５の内壁は，金属メッキ膜３
及びニッケル金メッキ膜４により被覆されている。上記
ボンディングパッド１１は，電子部品搭載部９０の周囲
に形成されており，ニッケル金メッキ膜４により被覆さ
れている。上記放熱穴９１９の内壁は，金属膜１０及び
ニッケル金メッキ膜４により被覆されている。上記積層
体９９の外表面に形成された配線回路パターン１は，金
属メッキ膜３及びニッケル金メッキ膜４により被覆され
ている。
及びニッケル金メッキ膜４により被覆されている。上記
ボンディングパッド１１は，電子部品搭載部９０の周囲
に形成されており，ニッケル金メッキ膜４により被覆さ
れている。上記放熱穴９１９の内壁は，金属膜１０及び
ニッケル金メッキ膜４により被覆されている。上記積層
体９９の外表面に形成された配線回路パターン１は，金
属メッキ膜３及びニッケル金メッキ膜４により被覆され
ている。
【０００４】上記絶縁基材９１〜９３は，レジスト膜２
及び接着材６により接合されている。上記電子部品搭載
部９０は，絶縁基材９２，９３に穿設された搭載用開口
部９２０，９３０により囲まれている。電子部品搭載部
９０には，電子部品８２が搭載される。該電子部品８２
は，ワイヤー８３を介して，上記ボンディングパッド１
１と電気的に接続される。上記貫通穴９５内には，リー
ドピンが挿着される。
及び接着材６により接合されている。上記電子部品搭載
部９０は，絶縁基材９２，９３に穿設された搭載用開口
部９２０，９３０により囲まれている。電子部品搭載部
９０には，電子部品８２が搭載される。該電子部品８２
は，ワイヤー８３を介して，上記ボンディングパッド１
１と電気的に接続される。上記貫通穴９５内には，リー
ドピンが挿着される。
【０００５】次に，従来にかかる，上記電子部品搭載用
多層基板９の製造方法について説明する。まず，図１８
に示すごとく，最上層としての絶縁基材９３の表側面
を，銅材１２により被覆する。次いで，絶縁基材９３に
搭載用開口部９３０を穿設する。次に，図１９に示すご
とく，中間層としての絶縁基材９２に，銅材からなる配
線回路パターン１及びボンディングパッド１１と，搭載
用開口部９２０とを形成する。次いで，上記ボンディン
グパッド１１の表面には無電解銅メッキ膜５を，上記配
線回路パターン１の表面にはレジスト膜２を施す。
多層基板９の製造方法について説明する。まず，図１８
に示すごとく，最上層としての絶縁基材９３の表側面
を，銅材１２により被覆する。次いで，絶縁基材９３に
搭載用開口部９３０を穿設する。次に，図１９に示すご
とく，中間層としての絶縁基材９２に，銅材からなる配
線回路パターン１及びボンディングパッド１１と，搭載
用開口部９２０とを形成する。次いで，上記ボンディン
グパッド１１の表面には無電解銅メッキ膜５を，上記配
線回路パターン１の表面にはレジスト膜２を施す。
【０００６】次に，図２０に示すごとく，最下層として
の絶縁基材９１の裏側面を，銅材１２により被覆する。
次いで，上記絶縁基材９１に放熱穴９１９を穿設する。
次いで，上記絶縁基材９１の表側面には配線回路パター
ン１を，上記放熱穴９１９の内壁には金属膜１０を形成
する。上記配線回路パターン１及び金属膜１０は，ニッ
ケル金メッキ膜からなる。次いで，上記配線回路パター
ン１の表面を，レジスト膜２により被覆する。
の絶縁基材９１の裏側面を，銅材１２により被覆する。
次いで，上記絶縁基材９１に放熱穴９１９を穿設する。
次いで，上記絶縁基材９１の表側面には配線回路パター
ン１を，上記放熱穴９１９の内壁には金属膜１０を形成
する。上記配線回路パターン１及び金属膜１０は，ニッ
ケル金メッキ膜からなる。次いで，上記配線回路パター
ン１の表面を，レジスト膜２により被覆する。
【０００７】次に，図２１に示すごとく，接着材６を用
いて，上記絶縁基材９１，９２，９３を積層接合し，積
層体９９を形成する。次に，図２２に示すごとく，上記
積層体９９に，貫通穴９５を穿設する。次いで，該貫通
穴９５及び放熱穴９１９の内壁を含む積層体９９の全表
面を，金属メッキ膜３により被覆する。
いて，上記絶縁基材９１，９２，９３を積層接合し，積
層体９９を形成する。次に，図２２に示すごとく，上記
積層体９９に，貫通穴９５を穿設する。次いで，該貫通
穴９５及び放熱穴９１９の内壁を含む積層体９９の全表
面を，金属メッキ膜３により被覆する。
【０００８】次に，図２３に示すごとく，積層体９９の
外表面を被覆する銅材及び金属メッキ膜３を露光，エッ
チング処理して，配線回路パターン１を形成する。ま
た，ボンディングパッド１１及び金属膜１０を覆う金属
メッキ膜３を，エッチング処理により除去する。次い
で，上記ボンディングパッド１１及び金属膜１０の表面
に，無電解銅メッキ膜５を施す。次に，上記無電解銅メ
ッキ膜５及び金属メッキ膜３の表面を，再度ニッケル金
メッキ膜４により被覆する。これにより，上記従来の電
子部品搭載用多層基板９が得られる。
外表面を被覆する銅材及び金属メッキ膜３を露光，エッ
チング処理して，配線回路パターン１を形成する。ま
た，ボンディングパッド１１及び金属膜１０を覆う金属
メッキ膜３を，エッチング処理により除去する。次い
で，上記ボンディングパッド１１及び金属膜１０の表面
に，無電解銅メッキ膜５を施す。次に，上記無電解銅メ
ッキ膜５及び金属メッキ膜３の表面を，再度ニッケル金
メッキ膜４により被覆する。これにより，上記従来の電
子部品搭載用多層基板９が得られる。
【０００９】上記電子部品搭載用多層基板９において
は，外表面に形成された配線回路パターン１，ボンディ
ングパッド１１，貫通穴９５，及び放熱穴９１９が，ニ
ッケル金メッキ膜４により被覆されているため，耐錆性
に優れている。また，複数の絶縁基材９１〜９３が積層
されているため，高密度に配線回路パターン１を形成す
ることができる。
は，外表面に形成された配線回路パターン１，ボンディ
ングパッド１１，貫通穴９５，及び放熱穴９１９が，ニ
ッケル金メッキ膜４により被覆されているため，耐錆性
に優れている。また，複数の絶縁基材９１〜９３が積層
されているため，高密度に配線回路パターン１を形成す
ることができる。
【００１０】
【解決しようとする課題】しかしながら，上記従来の電
子部品搭載用多層基板の製造方法においては，図２２，
図２３に示すごとく，電子部品搭載部９０の周囲，ボン
ディングパッド１１，及び放熱穴９１９を覆う金属メッ
キ膜３を，エッチング処理により除去する際に，上記ボ
ンディングパッド１１及び金属膜１０の表面が，損傷を
受ける。
子部品搭載用多層基板の製造方法においては，図２２，
図２３に示すごとく，電子部品搭載部９０の周囲，ボン
ディングパッド１１，及び放熱穴９１９を覆う金属メッ
キ膜３を，エッチング処理により除去する際に，上記ボ
ンディングパッド１１及び金属膜１０の表面が，損傷を
受ける。
【００１１】そのため，ボンディングパッド１１と接続
している配線回路パターン１と電子部品８２との電気的
接続性が悪化する。また，金属膜１０が損傷を受けた場
合には，電子部品８２から発せられる熱を外方に効率良
く放散させることができない。本発明はかかる従来の問
題点に鑑み，電子部品搭載部の周囲，ボンディングパッ
ド，及び放熱穴に損傷を与えることがない，電子部品搭
載用多層基板の製造方法を提供しようとするものであ
る。
している配線回路パターン１と電子部品８２との電気的
接続性が悪化する。また，金属膜１０が損傷を受けた場
合には，電子部品８２から発せられる熱を外方に効率良
く放散させることができない。本発明はかかる従来の問
題点に鑑み，電子部品搭載部の周囲，ボンディングパッ
ド，及び放熱穴に損傷を与えることがない，電子部品搭
載用多層基板の製造方法を提供しようとするものであ
る。
【００１２】
【課題の解決手段】本発明は，複数の絶縁基材を積層し
てなると共に，電子部品搭載部の下部には放熱穴を設け
てなる電子部品搭載用多層基板の製造方法において，
（ａ）予め配線回路パターンと放熱穴とを形成すると共
に，上記放熱穴に金属膜を施した最下層の絶縁基材を準
備し，（ｂ）上記最下層の絶縁基材の少なくとも上側
に，更に予め配線回路パターンを形成してあると共に電
子部品搭載用の搭載用開口部を有する絶縁基材を，１枚
又は複数枚積層接合して積層体を形成し，（ｃ）上記積
層体に，該積層体を貫通する貫通穴を穿設し，（ｄ）上
記搭載用開口部及び放熱穴をそれぞれ閉塞部材により閉
塞し，（ｅ）上記貫通穴の内部に第一金属メッキ膜を形
成し，（ｆ）その後，上記搭載用開口部及び放熱穴から
上記閉塞部材を除去することを特徴とする電子部品搭載
用多層基板の製造方法にある（第１製造方法）。
てなると共に，電子部品搭載部の下部には放熱穴を設け
てなる電子部品搭載用多層基板の製造方法において，
（ａ）予め配線回路パターンと放熱穴とを形成すると共
に，上記放熱穴に金属膜を施した最下層の絶縁基材を準
備し，（ｂ）上記最下層の絶縁基材の少なくとも上側
に，更に予め配線回路パターンを形成してあると共に電
子部品搭載用の搭載用開口部を有する絶縁基材を，１枚
又は複数枚積層接合して積層体を形成し，（ｃ）上記積
層体に，該積層体を貫通する貫通穴を穿設し，（ｄ）上
記搭載用開口部及び放熱穴をそれぞれ閉塞部材により閉
塞し，（ｅ）上記貫通穴の内部に第一金属メッキ膜を形
成し，（ｆ）その後，上記搭載用開口部及び放熱穴から
上記閉塞部材を除去することを特徴とする電子部品搭載
用多層基板の製造方法にある（第１製造方法）。
【００１３】本発明において最も注目すべきことは，搭
載用開口部及び放熱穴をそれぞれ閉塞部材により閉塞し
た後にメッキ処理を行って，貫通穴内を金属メッキ膜に
より被覆していることである。
載用開口部及び放熱穴をそれぞれ閉塞部材により閉塞し
た後にメッキ処理を行って，貫通穴内を金属メッキ膜に
より被覆していることである。
【００１４】上記放熱穴には，金属膜が形成されてい
る。また，上記放熱穴には，放熱材としての放熱板を配
置してもよい。これにより，電子部品搭載用多層基板の
放熱性が更に向上する。上記放熱穴は，最下層の絶縁基
材に，１又は複数個形成される。上記放熱穴の穴径は，
０．１〜３０ｍｍであることが好ましい。０．１ｍｍ未
満では，機械的に開口部を形成するのが困難である。一
方，３０ｍｍを越える場合には，電子部品搭載用多層基
板自体の強度が低下するおそれがある。
る。また，上記放熱穴には，放熱材としての放熱板を配
置してもよい。これにより，電子部品搭載用多層基板の
放熱性が更に向上する。上記放熱穴は，最下層の絶縁基
材に，１又は複数個形成される。上記放熱穴の穴径は，
０．１〜３０ｍｍであることが好ましい。０．１ｍｍ未
満では，機械的に開口部を形成するのが困難である。一
方，３０ｍｍを越える場合には，電子部品搭載用多層基
板自体の強度が低下するおそれがある。
【００１５】上記複数枚の絶縁基材は，プリプレグ等の
接着材により接合され，積層体を形成する。上記第一金
属メッキ膜は，銅，アルミ等を用いる。上記配線回路パ
ターンは，銅，アルミ等を用いる。上記絶縁基材は，ガ
ラスエポキシ基板，ガラスポリイミド基板，ガラストリ
アジン基板等を用いる。上記閉塞部材としては，例え
ば，感光性ドライフィルム等を用いる。上記貫通穴内に
は，例えばリードピンが挿着される。
接着材により接合され，積層体を形成する。上記第一金
属メッキ膜は，銅，アルミ等を用いる。上記配線回路パ
ターンは，銅，アルミ等を用いる。上記絶縁基材は，ガ
ラスエポキシ基板，ガラスポリイミド基板，ガラストリ
アジン基板等を用いる。上記閉塞部材としては，例え
ば，感光性ドライフィルム等を用いる。上記貫通穴内に
は，例えばリードピンが挿着される。
【００１６】また，上記製造方法においては，上記閉塞
部材を除去した後，貫通穴の内部，放熱穴及び搭載用開
口部の周囲の配線回路パターンに第二金属メッキ膜を施
すことが好ましい。これにより，貫通穴の内部，放熱穴
及び配線回路パターンに耐錆性を付与することができ
る。
部材を除去した後，貫通穴の内部，放熱穴及び搭載用開
口部の周囲の配線回路パターンに第二金属メッキ膜を施
すことが好ましい。これにより，貫通穴の内部，放熱穴
及び配線回路パターンに耐錆性を付与することができ
る。
【００１７】上記第二金属メッキ膜は，例えば，電気メ
ッキ法により形成される。該電気メッキ法は，配線回路
パターン，ボンディングパッド，金属膜，及び金属メッ
キ膜からなる導電材を帯電させた状態で，積層体をメッ
キ液に浸漬し，これらの導電材の表面にのみ上記第二金
属メッキ膜を形成させる方法である。上記電気メッキ法
によれば，上記導電材以外に第二金属メッキ膜が形成さ
れることがないため，エッチング処理が不要となる。上
記第二金属メッキ膜は，ニッケルメッキ又は金メッキの
単体膜，或いはニッケルメッキ及び金メッキの複合膜等
である。
ッキ法により形成される。該電気メッキ法は，配線回路
パターン，ボンディングパッド，金属膜，及び金属メッ
キ膜からなる導電材を帯電させた状態で，積層体をメッ
キ液に浸漬し，これらの導電材の表面にのみ上記第二金
属メッキ膜を形成させる方法である。上記電気メッキ法
によれば，上記導電材以外に第二金属メッキ膜が形成さ
れることがないため，エッチング処理が不要となる。上
記第二金属メッキ膜は，ニッケルメッキ又は金メッキの
単体膜，或いはニッケルメッキ及び金メッキの複合膜等
である。
【００１８】また，他の製造方法としては，複数の絶縁
基材を積層してなると共に，電子部品搭載部の下部には
放熱穴を設けてなる電子部品搭載用多層基板の製造方法
において，（ａ）予め配線回路パターンと放熱穴とを形
成すると共に，上記放熱穴に金属膜を施した最下層の絶
縁基材を準備し，（ｂ）上記最下層の絶縁基材の少なく
とも上側に，更に予め配線回路パターンとを形成してあ
ると共に電子部品搭載用の搭載用開口部を有する絶縁基
材を１枚又は複数枚積層接合して積層体を形成し，
（ｃ）上記積層体に該積層体を貫通する貫通穴を穿設
し，（ｄ）上記放熱穴及び搭載用開口部を含めて上記積
層体の全表面に無電解金属メッキ膜を施し，（ｅ）上記
搭載用開口部及び放熱穴をそれぞれ閉塞部材により閉塞
し，（ｆ）上記貫通穴の内部に第一金属メッキ膜を形成
し，（ｇ）上記搭載用開口部及び放熱穴から上記閉塞部
材を除去し，（ｈ）その後，上記第一金属メッキ膜によ
り被覆されなかった無電解銅メッキ膜を除去することを
特徴とする電子部品搭載用多層基板の製造方法がある
（第２製造方法）。
基材を積層してなると共に，電子部品搭載部の下部には
放熱穴を設けてなる電子部品搭載用多層基板の製造方法
において，（ａ）予め配線回路パターンと放熱穴とを形
成すると共に，上記放熱穴に金属膜を施した最下層の絶
縁基材を準備し，（ｂ）上記最下層の絶縁基材の少なく
とも上側に，更に予め配線回路パターンとを形成してあ
ると共に電子部品搭載用の搭載用開口部を有する絶縁基
材を１枚又は複数枚積層接合して積層体を形成し，
（ｃ）上記積層体に該積層体を貫通する貫通穴を穿設
し，（ｄ）上記放熱穴及び搭載用開口部を含めて上記積
層体の全表面に無電解金属メッキ膜を施し，（ｅ）上記
搭載用開口部及び放熱穴をそれぞれ閉塞部材により閉塞
し，（ｆ）上記貫通穴の内部に第一金属メッキ膜を形成
し，（ｇ）上記搭載用開口部及び放熱穴から上記閉塞部
材を除去し，（ｈ）その後，上記第一金属メッキ膜によ
り被覆されなかった無電解銅メッキ膜を除去することを
特徴とする電子部品搭載用多層基板の製造方法がある
（第２製造方法）。
【００１９】この第２製造方法によれば上記無電解銅メ
ッキ膜は，例えば，ソフトエッチング等により容易に除
去することができる。そのため，ボンディングパッド，
金属膜，及び配線回路パターンが，損傷及び汚染を受け
ない。上記ソフトエッチング処理は，例えば，硫酸と過
酸化水素水との混合液をスプレー方式により積層体全面
に噴きつけて行われる。また，その他は，前記第１製造
方法と同様である。
ッキ膜は，例えば，ソフトエッチング等により容易に除
去することができる。そのため，ボンディングパッド，
金属膜，及び配線回路パターンが，損傷及び汚染を受け
ない。上記ソフトエッチング処理は，例えば，硫酸と過
酸化水素水との混合液をスプレー方式により積層体全面
に噴きつけて行われる。また，その他は，前記第１製造
方法と同様である。
【００２０】
【作用及び効果】本発明の第１製造方法においては，搭
載用開口部及び放熱穴をそれぞれ閉塞部材により閉塞し
た状態で，貫通穴内に第一金属メッキ膜を形成してい
る。そのため，貫通穴への第一金属メッキ膜形成時に，
この第一金属メッキ膜を必要としない搭載用開口部及び
放熱穴には，第一金属メッキ膜が形成されない。
載用開口部及び放熱穴をそれぞれ閉塞部材により閉塞し
た状態で，貫通穴内に第一金属メッキ膜を形成してい
る。そのため，貫通穴への第一金属メッキ膜形成時に，
この第一金属メッキ膜を必要としない搭載用開口部及び
放熱穴には，第一金属メッキ膜が形成されない。
【００２１】また，上記搭載用開口部及び放熱穴が上記
閉塞部材により閉塞される際に，電子部品搭載部の周囲
も閉塞される。そのため，電子部品搭載部内にはメッキ
液が浸入せず，電子部品搭載部の周囲には金属メッキ膜
が形成されない。
閉塞部材により閉塞される際に，電子部品搭載部の周囲
も閉塞される。そのため，電子部品搭載部内にはメッキ
液が浸入せず，電子部品搭載部の周囲には金属メッキ膜
が形成されない。
【００２２】それ故，貫通穴へ第一金属メッキ膜を形成
した後に，電子部品搭載部の周囲，搭載用開口部，及び
放熱穴をエッチングする必要がなく，これらに損傷及び
汚染を与えない。また，エッチング処理を行う必要がな
いため，作業効率が向上する。また，本発明の製造方法
によれば，一般的なプリント基板製造ラインを用いて，
電子部品搭載用多層基板を製造することができる。な
お，上記放熱穴は，電子部品と基板裏側面との間の回路
の導電孔として用いることもできる。
した後に，電子部品搭載部の周囲，搭載用開口部，及び
放熱穴をエッチングする必要がなく，これらに損傷及び
汚染を与えない。また，エッチング処理を行う必要がな
いため，作業効率が向上する。また，本発明の製造方法
によれば，一般的なプリント基板製造ラインを用いて，
電子部品搭載用多層基板を製造することができる。な
お，上記放熱穴は，電子部品と基板裏側面との間の回路
の導電孔として用いることもできる。
【００２３】また，第２製造方法においては，積層体に
貫通穴を穿設した後に，積層体の全表面及び放熱穴並び
に搭載用開口部に無電解金属メッキを施し，その後にマ
スクフィルム等の閉塞部材を用いている。そのため，上
記閉塞部材は，無電解金属メッキの影響を受けず，様々
な材質，形状，厚みのものを用いることができる。その
他，上記第１製造方法と同様の効果を得ることができ
る。本発明によれば，電子部品搭載部の周囲，ボンディ
ングパッド，及び放熱穴に損傷を与えることがない，電
子部品搭載用多層基板の製造方法を提供することができ
る。
貫通穴を穿設した後に，積層体の全表面及び放熱穴並び
に搭載用開口部に無電解金属メッキを施し，その後にマ
スクフィルム等の閉塞部材を用いている。そのため，上
記閉塞部材は，無電解金属メッキの影響を受けず，様々
な材質，形状，厚みのものを用いることができる。その
他，上記第１製造方法と同様の効果を得ることができ
る。本発明によれば，電子部品搭載部の周囲，ボンディ
ングパッド，及び放熱穴に損傷を与えることがない，電
子部品搭載用多層基板の製造方法を提供することができ
る。
【００２４】
実施例１ 本発明にかかる電子部品搭載用多層基板の製造方法につ
いて，図１〜図１１を用いて説明する。本例の製造方法
により製造される電子部品搭載用多層基板９は，図１に
示すごとく，３枚の絶縁基材９１，９２，９３を積層し
た積層体９９を有すると共に，電子部品搭載部９０の下
部には放熱穴９１１を設けてなる。上記電子部品搭載用
多層基板９は，上記積層体９９を貫通する貫通穴９５
と，配線回路パターン１と，ボンディングパッド１１と
を有している。
いて，図１〜図１１を用いて説明する。本例の製造方法
により製造される電子部品搭載用多層基板９は，図１に
示すごとく，３枚の絶縁基材９１，９２，９３を積層し
た積層体９９を有すると共に，電子部品搭載部９０の下
部には放熱穴９１１を設けてなる。上記電子部品搭載用
多層基板９は，上記積層体９９を貫通する貫通穴９５
と，配線回路パターン１と，ボンディングパッド１１と
を有している。
【００２５】上記貫通穴９５の内壁は，第一金属メッキ
膜３及び第二金属メッキ膜４により被覆されている。第
一金属メッキ膜３としては銅を用いる。第二金属メッキ
膜４としては，ニッケルメッキ又は金メッキの単体膜，
或いは両メッキからなる複合膜等がある。上記ボンディ
ングパッド１１は，電子部品搭載部９０の周囲に形成さ
れており，第二金属メッキ膜４により被覆されている。
膜３及び第二金属メッキ膜４により被覆されている。第
一金属メッキ膜３としては銅を用いる。第二金属メッキ
膜４としては，ニッケルメッキ又は金メッキの単体膜，
或いは両メッキからなる複合膜等がある。上記ボンディ
ングパッド１１は，電子部品搭載部９０の周囲に形成さ
れており，第二金属メッキ膜４により被覆されている。
【００２６】上記放熱穴９１１の内壁は，金属膜１０及
び第二金属メッキ膜４により被覆されている。上記放熱
穴９１１は，図１１に示すごとく，電子部品搭載部９０
の裏側面に４個形成されている。
び第二金属メッキ膜４により被覆されている。上記放熱
穴９１１は，図１１に示すごとく，電子部品搭載部９０
の裏側面に４個形成されている。
【００２７】また，図１に示すごとく，上記積層体９９
の外表面に形成された配線回路パターン１は，第二金属
メッキ膜４により被覆されている。上記絶縁基材９１〜
９３は，レジスト膜２及び接着材６により接合されてい
る。上記電子部品搭載部９０は，上記搭載用開口部９２
０，９３０により囲まれている。電子部品搭載部９０に
は，絶縁基材９１の表側面に形成された搭載用パッド８
４の上に，電子部品８２が搭載される。該電子部品８２
は，ワイヤー８３により，電子部品搭載部９０の周囲に
形成されたボンディングパッド１１と電気的に接続され
る。
の外表面に形成された配線回路パターン１は，第二金属
メッキ膜４により被覆されている。上記絶縁基材９１〜
９３は，レジスト膜２及び接着材６により接合されてい
る。上記電子部品搭載部９０は，上記搭載用開口部９２
０，９３０により囲まれている。電子部品搭載部９０に
は，絶縁基材９１の表側面に形成された搭載用パッド８
４の上に，電子部品８２が搭載される。該電子部品８２
は，ワイヤー８３により，電子部品搭載部９０の周囲に
形成されたボンディングパッド１１と電気的に接続され
る。
【００２８】次に，上記電子部品搭載用多層基板９の製
造方法について説明する。まず，図２に示すごとく，最
上層としての絶縁基材９３の表側面に，銅からなる配線
回路パターン１を形成する。次いで，絶縁基材９３に搭
載用開口部９３０を穿設する。次に，図３に示すごと
く，中間層としての絶縁基材９２に，銅からなる配線回
路パターン１及びボンディングパッド１１と，搭載用開
口部９２０とを形成する。次いで，上記配線回路パター
ン１の表面に，レジスト膜２を施す。
造方法について説明する。まず，図２に示すごとく，最
上層としての絶縁基材９３の表側面に，銅からなる配線
回路パターン１を形成する。次いで，絶縁基材９３に搭
載用開口部９３０を穿設する。次に，図３に示すごと
く，中間層としての絶縁基材９２に，銅からなる配線回
路パターン１及びボンディングパッド１１と，搭載用開
口部９２０とを形成する。次いで，上記配線回路パター
ン１の表面に，レジスト膜２を施す。
【００２９】次に，図４に示すごとく，最下層としての
絶縁基材９１に，銅からなる配線回路パターン１を形成
する。次いで，上記絶縁基材９１に放熱穴９１１を穿設
する。次いで，上記放熱穴９１１の内壁を，金属膜１０
により被覆する。次いで，上記絶縁基材９１の表側面に
形成された配線回路パターン１の表面を，レジスト膜２
により被覆する。
絶縁基材９１に，銅からなる配線回路パターン１を形成
する。次いで，上記絶縁基材９１に放熱穴９１１を穿設
する。次いで，上記放熱穴９１１の内壁を，金属膜１０
により被覆する。次いで，上記絶縁基材９１の表側面に
形成された配線回路パターン１の表面を，レジスト膜２
により被覆する。
【００３０】次に，図５に示すごとく，プリプレグ等の
接着材６を用いて，上記絶縁基材９１，９２，９３を積
層接合し，積層体９９を形成する。次に，図６に示すご
とく，上記積層体９９に，該積層体９９を貫通する貫通
穴９５を穿設する。次に，図７に示すごとく，上記積層
体９９の表側面及び裏側面に，フィルム状の閉塞部材７
１，７２を載置する。該閉塞部材７１，７２には，積層
体９９の貫通穴９５と対向する位置に，予め穴部７１
５，７２５が穿設されている。
接着材６を用いて，上記絶縁基材９１，９２，９３を積
層接合し，積層体９９を形成する。次に，図６に示すご
とく，上記積層体９９に，該積層体９９を貫通する貫通
穴９５を穿設する。次に，図７に示すごとく，上記積層
体９９の表側面及び裏側面に，フィルム状の閉塞部材７
１，７２を載置する。該閉塞部材７１，７２には，積層
体９９の貫通穴９５と対向する位置に，予め穴部７１
５，７２５が穿設されている。
【００３１】次に，図８に示すごとく，上記積層体９９
をメッキ液中に浸漬し，上記貫通穴９５の内壁を第一金
属メッキ膜３により被覆する。次に，図９に示すごと
く，上記閉塞部材７１，７２を積層体９９から除去す
る。
をメッキ液中に浸漬し，上記貫通穴９５の内壁を第一金
属メッキ膜３により被覆する。次に，図９に示すごと
く，上記閉塞部材７１，７２を積層体９９から除去す
る。
【００３２】次に，図１０に示すごとく，外方に露出し
ている配線回路パターン１，ボンディングパッド１１，
第一金属メッキ膜３，及び金属膜１０の表面を，第二金
属メッキ膜４により被覆する。該第二金属メッキ膜４
は，ニッケルメッキまたは金メッキの単体膜，或いはニ
ッケルメッキ及び金メッキの複合膜であり，電気メッキ
法により形成される。該電気メッキ法は，配線回路パタ
ーン１，ボンディングパッド１１，金属膜１０，及び第
一金属メッキ膜３からなる導電材を帯電させた状態で，
積層体９９をメッキ液に浸漬し，上記導電材の表面にの
み上記第二金属メッキ膜を形成させる方法である。これ
により，図１に示す上記電子部品搭載用多層基板９が得
られる。
ている配線回路パターン１，ボンディングパッド１１，
第一金属メッキ膜３，及び金属膜１０の表面を，第二金
属メッキ膜４により被覆する。該第二金属メッキ膜４
は，ニッケルメッキまたは金メッキの単体膜，或いはニ
ッケルメッキ及び金メッキの複合膜であり，電気メッキ
法により形成される。該電気メッキ法は，配線回路パタ
ーン１，ボンディングパッド１１，金属膜１０，及び第
一金属メッキ膜３からなる導電材を帯電させた状態で，
積層体９９をメッキ液に浸漬し，上記導電材の表面にの
み上記第二金属メッキ膜を形成させる方法である。これ
により，図１に示す上記電子部品搭載用多層基板９が得
られる。
【００３３】次に，本例の作用効果について説明する。
本例においては，図８に示すごとく，搭載用開口部９２
０，９３０及び放熱穴９１１を閉塞部材７１，７２によ
り閉塞した状態で，貫通穴９５内に第一金属メッキ膜３
を形成している。そのため，上記搭載用開口部及び放熱
穴には，金属メッキ膜が形成されない。
本例においては，図８に示すごとく，搭載用開口部９２
０，９３０及び放熱穴９１１を閉塞部材７１，７２によ
り閉塞した状態で，貫通穴９５内に第一金属メッキ膜３
を形成している。そのため，上記搭載用開口部及び放熱
穴には，金属メッキ膜が形成されない。
【００３４】また，上記閉塞部材７１，７２は，上記搭
載用開口部及び放熱穴を閉塞すると同時に，これら開口
部の中に位置する電子部品搭載部の周囲をも閉塞する。
そのため，電子部品搭載部９０の周囲には第一金属メッ
キ膜が形成されない。従って，エッチング処理の必要が
なく，電子部品搭載部９０の周囲，搭載用開口部９２
０，９３０，及び放熱穴９１１は，損傷及び汚染を受け
ない。また，エッチング処理を行う必要がないため，作
業効率が向上する。
載用開口部及び放熱穴を閉塞すると同時に，これら開口
部の中に位置する電子部品搭載部の周囲をも閉塞する。
そのため，電子部品搭載部９０の周囲には第一金属メッ
キ膜が形成されない。従って，エッチング処理の必要が
なく，電子部品搭載部９０の周囲，搭載用開口部９２
０，９３０，及び放熱穴９１１は，損傷及び汚染を受け
ない。また，エッチング処理を行う必要がないため，作
業効率が向上する。
【００３５】また，上記閉塞部材７１，７２を除去した
後には，貫通穴９５の内壁，放熱穴９１１，及びボンデ
ィングパッド１１に，第二金属メッキ膜４を施してい
る。そのため，貫通穴９５の内部，搭載用開口部９２
０，９３０及びボンディングパッド１１に，耐錆性を付
与することができる。
後には，貫通穴９５の内壁，放熱穴９１１，及びボンデ
ィングパッド１１に，第二金属メッキ膜４を施してい
る。そのため，貫通穴９５の内部，搭載用開口部９２
０，９３０及びボンディングパッド１１に，耐錆性を付
与することができる。
【００３６】実施例２ 本例の電子部品搭載用多層基板の製造方法においては，
図１２に示すごとく，貫通穴９５内に，無電解銅メッキ
膜５を形成した後に第一金属メッキ膜３を施している。
以下，上記電子部品搭載用多層基板の製造方法につい
て，図１３〜図１５を用いて説明する。まず，前記実施
例１と同様に３枚の絶縁基材９１〜９３を積層接合し，
積層体９９を得た後，該積層体９９を貫通する貫通穴９
５を穿設する（図６参照）。次に，図１３に示すごと
く，放熱穴９１１及び搭載用開口部９２０，９３０を含
めて，上記積層体９９の全表面に無電解金属メッキ膜５
を施す。
図１２に示すごとく，貫通穴９５内に，無電解銅メッキ
膜５を形成した後に第一金属メッキ膜３を施している。
以下，上記電子部品搭載用多層基板の製造方法につい
て，図１３〜図１５を用いて説明する。まず，前記実施
例１と同様に３枚の絶縁基材９１〜９３を積層接合し，
積層体９９を得た後，該積層体９９を貫通する貫通穴９
５を穿設する（図６参照）。次に，図１３に示すごと
く，放熱穴９１１及び搭載用開口部９２０，９３０を含
めて，上記積層体９９の全表面に無電解金属メッキ膜５
を施す。
【００３７】次に，図１４に示すごとく，上記搭載用開
口部９２０，９３０及び放熱穴９１１をそれぞれ閉塞部
材７１，７２により閉塞する。該閉塞部材７１，７２に
は，上記積層体９９の貫通穴９５に対向する位置に，予
め穴部７１５，７２５が穿設されている。次いで，上記
積層体９９をメッキ液中に浸漬し，貫通穴９５内の無電
解銅メッキ膜５を第一金属メッキ膜３により被覆する。
口部９２０，９３０及び放熱穴９１１をそれぞれ閉塞部
材７１，７２により閉塞する。該閉塞部材７１，７２に
は，上記積層体９９の貫通穴９５に対向する位置に，予
め穴部７１５，７２５が穿設されている。次いで，上記
積層体９９をメッキ液中に浸漬し，貫通穴９５内の無電
解銅メッキ膜５を第一金属メッキ膜３により被覆する。
【００３８】次に，図１５に示すごとく，上記閉塞部材
７１，７２を積層体９９から除去する。次いで，上記第
一金属メッキ膜３により覆われていない無電解銅メッキ
膜５を除去する。次に，外方に露出している配線回路パ
ターン１，ボンディングパッド１１，第一金属メッキ膜
３，及び金属膜１０の表面を，第二金属メッキ膜４によ
り被覆する。該第二金属メッキ膜４は，前記実施例１と
同様の電気メッキ法により形成する。これにより，図１
２に示す上記電子部品搭載用多層基板９が得られる。
７１，７２を積層体９９から除去する。次いで，上記第
一金属メッキ膜３により覆われていない無電解銅メッキ
膜５を除去する。次に，外方に露出している配線回路パ
ターン１，ボンディングパッド１１，第一金属メッキ膜
３，及び金属膜１０の表面を，第二金属メッキ膜４によ
り被覆する。該第二金属メッキ膜４は，前記実施例１と
同様の電気メッキ法により形成する。これにより，図１
２に示す上記電子部品搭載用多層基板９が得られる。
【００３９】その他は，前記実施例１と同様である。本
例においては，貫通穴９５内に無電解銅メッキ膜５を施
した後に，第一金属メッキ膜３を形成している。そのた
め，上記閉塞部材として様々な性質，形状，厚みのもの
を用いることができる。また，本発明の製造方法によれ
ば，一般的なプリント基板製造ラインを用いて，電子部
品搭載用多層基板を製造することができる。その他は，
前記実施例１と同様の効果を得ることができる。
例においては，貫通穴９５内に無電解銅メッキ膜５を施
した後に，第一金属メッキ膜３を形成している。そのた
め，上記閉塞部材として様々な性質，形状，厚みのもの
を用いることができる。また，本発明の製造方法によれ
ば，一般的なプリント基板製造ラインを用いて，電子部
品搭載用多層基板を製造することができる。その他は，
前記実施例１と同様の効果を得ることができる。
【００４０】実施例３ 本例の電子部品搭載用多層基板においては，図１６，図
１７に示すごとく，電子部品搭載部９０の下方に，前記
実施例１よりも多数の放熱穴９１２を有している。ま
た，図１６に示すごとく，該放熱穴９１２の裏側面に
は，放熱材としての放熱板８１が接合されている。
１７に示すごとく，電子部品搭載部９０の下方に，前記
実施例１よりも多数の放熱穴９１２を有している。ま
た，図１６に示すごとく，該放熱穴９１２の裏側面に
は，放熱材としての放熱板８１が接合されている。
【００４１】その他は，前記実施例１と同様である。本
例の電子部品搭載用多層基板は，多数の放熱穴９１２と
放熱板８１とを設けている。そのため，上記実施例１の
電子部品搭載用多層基板よりも放熱性に優れている。そ
の他は，前記実施例１と同様の効果を得ることができ
る。
例の電子部品搭載用多層基板は，多数の放熱穴９１２と
放熱板８１とを設けている。そのため，上記実施例１の
電子部品搭載用多層基板よりも放熱性に優れている。そ
の他は，前記実施例１と同様の効果を得ることができ
る。
【図１】実施例１の電子部品搭載用多層基板の断面図。
【図２】実施例１における，積層前の，最上層としての
絶縁基材の断面図。
絶縁基材の断面図。
【図３】実施例１における，積層前の，中間層としての
絶縁基材の断面図。
絶縁基材の断面図。
【図４】実施例１における，積層前の，最下層としての
絶縁基材の断面図。
絶縁基材の断面図。
【図５】実施例１の積層体の断面図。
【図６】実施例１における，貫通穴を穿設した積層体の
断面図。
断面図。
【図７】実施例１における，閉塞部材が載置された積層
体の断面図。
体の断面図。
【図８】実施例１における，貫通穴内に第一金属メッキ
膜が施された積層体の断面図。
膜が施された積層体の断面図。
【図９】実施例１における，閉塞部材が除去された積層
体の断面図。
体の断面図。
【図１０】実施例１における，第二金属メッキ膜が施さ
れた積層体の断面図。
れた積層体の断面図。
【図１１】実施例１における，放熱穴の穿設位置を示す
説明図。
説明図。
【図１２】実施例２の電子部品搭載用多層基板の断面
図。
図。
【図１３】実施例２における，無電解銅メッキ膜が施さ
れた積層体の断面図。
れた積層体の断面図。
【図１４】実施例２における，閉塞部材が載置され，貫
通穴内に金属メッキ膜が施された積層体の断面図。
通穴内に金属メッキ膜が施された積層体の断面図。
【図１５】実施例２における，閉塞部材が除去された積
層体の断面図。
層体の断面図。
【図１６】実施例３の電子部品搭載用多層基板の要部断
面図。
面図。
【図１７】実施例３における，放熱穴の穿設位置を示す
説明図。
説明図。
【図１８】従来例における，積層前の，最上層としての
絶縁基材の断面図。
絶縁基材の断面図。
【図１９】従来例における，積層前の，中間層としての
絶縁基材の断面図。
絶縁基材の断面図。
【図２０】従来例における，積層前の，最下層としての
絶縁基材の断面図。
絶縁基材の断面図。
【図２１】従来例の積層体の断面図。
【図２２】従来例における，貫通穴を穿設し，全表面に
第一金属メッキ膜が施された積層体の断面図。
第一金属メッキ膜が施された積層体の断面図。
【図２３】従来例における，不要な部分の第一金属メッ
キ膜が除去された積層体の断面図。
キ膜が除去された積層体の断面図。
【図２４】従来例の電子部品搭載用多層基板の断面図。
１．．．配線回路パターン， １０．．．金属膜， １１．．．ボンディングパッド， ３．．．第一金属メッキ膜， ４．．．第二金属メッキ膜， ５．．．無電解銅メッキ膜， ７１，７２．．．閉塞部材， ８１．．．放熱板， ８２．．．電子部品， ９．．．電子部品搭載用多層基板， ９０．．．電子部品搭載部， ９１，９２，９３．．．絶縁基材， ９１１，９１２．．．放熱穴， ９２０，９３０．．．搭載用開口部， ９５．．．貫通穴， ９９．．．積層体，
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 3/24 Ａ 7511−4Ｅ 3/42 Ｂ 7511−4Ｅ
Claims (14)
- 【請求項１】 複数の絶縁基材を積層してなると共に，
電子部品搭載部の下部には放熱穴を設けてなる電子部品
搭載用多層基板の製造方法において，（ａ）予め配線回
路パターンと放熱穴とを形成すると共に，上記放熱穴に
金属膜を施した最下層の絶縁基材を準備し，（ｂ）上記
最下層の絶縁基材の少なくとも上側に，更に予め配線回
路パターンを形成してあると共に電子部品搭載用の搭載
用開口部を有する絶縁基材を，１枚又は複数枚積層接合
して積層体を形成し，（ｃ）上記積層体に，該積層体を
貫通する貫通穴を穿設し，（ｄ）上記搭載用開口部及び
放熱穴をそれぞれ閉塞部材により閉塞し，（ｅ）上記貫
通穴の内部に第一金属メッキ膜を形成し，（ｆ）その
後，上記搭載用開口部及び放熱穴から上記閉塞部材を除
去することを特徴とする電子部品搭載用多層基板の製造
方法。 - 【請求項２】 請求項１において，上記閉塞部材を除去
した後，上記貫通穴及び放熱穴の内部，並びに外方に露
出した配線回路パターンの表面に，第二金属メッキ膜を
施すことを特徴とする電子部品搭載用多層基板の製造方
法。 - 【請求項３】 請求項２において，上記第二金属メッキ
膜は，ニッケルメッキ又は金メッキの単体膜，或いはニ
ッケルメッキ及び金メッキの複合膜であることを特徴と
する電子部品搭載用多層基板の製造方法。 - 【請求項４】 請求項１，２，又は３において，上記最
下層の絶縁基材は複数個の放熱穴を有することを特徴と
する電子部品搭載用多層基板の製造方法。 - 【請求項５】 請求項１ないし３，又は４において，上
記放熱穴の穴径は，０．１〜３０ｍｍであることを特徴
とする電子部品搭載用多層基板の製造方法。 - 【請求項６】 請求項１ないし４，又は５において，上
記放熱穴には，放熱板が配置されていることを特徴とす
る電子部品搭載用多層基板の製造方法。 - 【請求項７】 請求項１ないし５，又は６において，上
記第一金属メッキ膜は，銅であることを特徴とする電子
部品搭載用多層基板の製造方法。 - 【請求項８】 複数の絶縁基材を積層してなると共に，
電子部品搭載部の下部には放熱穴を設けてなる電子部品
搭載用多層基板の製造方法において，（ａ）予め配線回
路パターンと放熱穴とを形成すると共に，上記放熱穴に
金属膜を施した最下層の絶縁基材を準備し，（ｂ）上記
最下層の絶縁基材の少なくとも上側に，更に予め配線回
路パターンを形成してあると共に電子部品搭載用の搭載
用開口部を有する絶縁基材を１枚又は複数枚積層接合し
て積層体を形成し，（ｃ）上記積層体に該積層体を貫通
する貫通穴を穿設し，（ｄ）上記放熱穴及び搭載用開口
部を含めて上記積層体の全表面に無電解金属メッキ膜を
施し，（ｅ）上記搭載用開口部及び放熱穴をそれぞれ閉
塞部材により閉塞し，（ｆ）上記貫通穴の内部に第一金
属メッキ膜を形成し，（ｇ）上記搭載用開口部及び放熱
穴から上記閉塞部材を除去し，（ｈ）その後，上記第一
金属メッキ膜により被覆されなかった無電解銅メッキ膜
を除去することを特徴とする電子部品搭載用多層基板の
製造方法。 - 【請求項９】 請求項８において，上記閉塞部材を除去
した後，上記貫通穴及び放熱穴の内部，並びに外方に露
出した配線回路パターンの表面に，第二金属メッキ膜を
施すことを特徴とする電子部品搭載用多層基板の製造方
法。 - 【請求項１０】 請求項９において，上記第二金属メッ
キ膜は，ニッケルメッキ又は金メッキの単体膜，或いは
ニッケルメッキ及び金メッキの複合膜であることを特徴
とする電子部品搭載用多層基板の製造方法。 - 【請求項１１】 請求項８，９，又は１０において，上
記最下層の絶縁基材は複数個の放熱穴を有することを特
徴とする電子部品搭載用多層基板の製造方法。 - 【請求項１２】 請求項８ないし１０，又は１１におい
て，上記放熱穴の穴径は，０．１〜３０ｍｍであること
を特徴とする電子部品搭載用多層基板の製造方法。 - 【請求項１３】 請求項８ないし１１，又は１２におい
て，上記放熱穴には，放熱板が配置されていることを特
徴とする電子部品搭載用多層基板の製造方法。 - 【請求項１４】 請求項８ないし１２，又は１３におい
て，上記金属メッキ膜は，銅であることを特徴とする電
子部品搭載用多層基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26422393A JP3598525B2 (ja) | 1993-09-27 | 1993-09-27 | 電子部品搭載用多層基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26422393A JP3598525B2 (ja) | 1993-09-27 | 1993-09-27 | 電子部品搭載用多層基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0799391A true JPH0799391A (ja) | 1995-04-11 |
| JP3598525B2 JP3598525B2 (ja) | 2004-12-08 |
Family
ID=17400212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26422393A Expired - Fee Related JP3598525B2 (ja) | 1993-09-27 | 1993-09-27 | 電子部品搭載用多層基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3598525B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6005289A (en) * | 1996-03-28 | 1999-12-21 | Mitsubishi Denki Kabushiki Kaisha | Package for semiconductor device laminated printed circuit boards |
| WO2010035866A1 (ja) * | 2008-09-29 | 2010-04-01 | 日立化成工業株式会社 | 半導体素子搭載用パッケージ基板とその製造方法 |
| CN101937855A (zh) * | 2010-08-10 | 2011-01-05 | 日月光半导体制造股份有限公司 | 元件内埋式封装结构的制作方法及其封装结构 |
| US8284561B2 (en) | 2010-08-05 | 2012-10-09 | Advanced Semiconductor Engineering, Inc. | Embedded component package structure |
| US8633393B2 (en) | 2007-12-14 | 2014-01-21 | Huawei Technologies Co., Ltd. | Printed circuit board, manufacturing method thereof and radio-frequency device |
| JP2015012281A (ja) * | 2013-07-02 | 2015-01-19 | 富士通株式会社 | 積層基板 |
| JP2021507485A (ja) * | 2017-12-25 | 2021-02-22 | 華域視覚科技（上海）有限公司Ｈａｓｃｏ Ｖｉｓｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．， Ｌｔｄ． | 車両ライト反射式ｌｅｄモジュールシステムおよび車両ライトアセンブリ |
| CN112492777A (zh) * | 2019-09-12 | 2021-03-12 | 宏启胜精密电子(秦皇岛)有限公司 | 电路板及其制作方法 |
-
1993
- 1993-09-27 JP JP26422393A patent/JP3598525B2/ja not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6005289A (en) * | 1996-03-28 | 1999-12-21 | Mitsubishi Denki Kabushiki Kaisha | Package for semiconductor device laminated printed circuit boards |
| US6256875B1 (en) | 1996-03-28 | 2001-07-10 | Mitsubishi Denki Kabushiki Kaisha | Method for manufacturing semiconductor device |
| US8633393B2 (en) | 2007-12-14 | 2014-01-21 | Huawei Technologies Co., Ltd. | Printed circuit board, manufacturing method thereof and radio-frequency device |
| WO2010035866A1 (ja) * | 2008-09-29 | 2010-04-01 | 日立化成工業株式会社 | 半導体素子搭載用パッケージ基板とその製造方法 |
| KR101143042B1 (ko) * | 2008-09-29 | 2012-05-08 | 히다치 가세고교 가부시끼가이샤 | 반도체소자 탑재용 패키지 기판과 그 제조방법 |
| US8284561B2 (en) | 2010-08-05 | 2012-10-09 | Advanced Semiconductor Engineering, Inc. | Embedded component package structure |
| CN101937855A (zh) * | 2010-08-10 | 2011-01-05 | 日月光半导体制造股份有限公司 | 元件内埋式封装结构的制作方法及其封装结构 |
| JP2015012281A (ja) * | 2013-07-02 | 2015-01-19 | 富士通株式会社 | 積層基板 |
| JP2021507485A (ja) * | 2017-12-25 | 2021-02-22 | 華域視覚科技（上海）有限公司Ｈａｓｃｏ Ｖｉｓｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．， Ｌｔｄ． | 車両ライト反射式ｌｅｄモジュールシステムおよび車両ライトアセンブリ |
| CN112492777A (zh) * | 2019-09-12 | 2021-03-12 | 宏启胜精密电子(秦皇岛)有限公司 | 电路板及其制作方法 |
| CN112492777B (zh) * | 2019-09-12 | 2022-05-27 | 宏启胜精密电子(秦皇岛)有限公司 | 电路板及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3598525B2 (ja) | 2004-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1327499C (zh) | 制造半导体组件的方法 | |
| US5081562A (en) | Circuit board with high heat dissipations characteristic | |
| US4997517A (en) | Multi-metal layer interconnect tape for tape automated bonding | |
| JP3297879B2 (ja) | 連続して形成した集積回路パッケージ | |
| TWI246753B (en) | Package substrate for electrolytic leadless plating and manufacturing method thereof | |
| US8236690B2 (en) | Method for fabricating semiconductor package substrate having different thicknesses between wire bonding pad and ball pad | |
| EP1705972A1 (en) | Multilayer printed wiring board | |
| JPH0378795B2 (ja) | ||
| US6711812B1 (en) | Method of making metal core substrate printed circuit wiring board enabling thermally enhanced ball grid array (BGA) packages | |
| US6074567A (en) | Method for producing a semiconductor package | |
| KR20080046275A (ko) | 다층 프린트 배선판 및 그 제조 방법 | |
| US4052787A (en) | Method of fabricating a beam lead flexible circuit | |
| JP3592129B2 (ja) | 多層配線基板の製造方法 | |
| JPH0799391A (ja) | 電子部品搭載用多層基板の製造方法 | |
| KR100393271B1 (ko) | 다층 전자부품탑재용 기판의 제조 방법 | |
| JP2003179316A (ja) | 放熱性に優れたプリント配線板の構造 | |
| JP2000261147A (ja) | 多層配線基板及びその製造方法 | |
| US6913814B2 (en) | Lamination process and structure of high layout density substrate | |
| JP2784524B2 (ja) | 多層電子部品搭載用基板及びその製造法 | |
| JPH0799389A (ja) | 電子部品搭載用多層基板の製造方法 | |
| JP3050253B2 (ja) | 多層電子部品搭載用基板の製造方法 | |
| JP2784521B2 (ja) | 多層電子部品塔載用基板及びその製造法 | |
| JP2753764B2 (ja) | 電子部品搭載用基板 | |
| JPH05183272A (ja) | 多層電子部品搭載用基板の製造方法 | |
| JPH1117059A (ja) | ボールグリッドアレイ基板及びその連続体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040302 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040824 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040906 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070924 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110924 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120924 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120924 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |