JPH1117059A - ボールグリッドアレイ基板及びその連続体 - Google Patents
ボールグリッドアレイ基板及びその連続体Info
- Publication number
- JPH1117059A JPH1117059A JP17041597A JP17041597A JPH1117059A JP H1117059 A JPH1117059 A JP H1117059A JP 17041597 A JP17041597 A JP 17041597A JP 17041597 A JP17041597 A JP 17041597A JP H1117059 A JPH1117059 A JP H1117059A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- external connection
- film
- film carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 パッケージの多端子化、高集積化及び小型化
を実現し、さらに、半導体素子搭載から樹脂封止、外部
接続用バンプ形成及び検査までの連続処理を実現するＢ
ＧＡ基板を提供することである。 【解決手段】 金属基板１１上に絶縁層と導体配線層を
順次積層して、最上層に接続電極１８を形成したビルド
アップ型の多層配線回路基板１００と長尺のポリイミド
フィルムからなるベースフィルムのロの字型ベースフィ
ルム２２上に形成された配線層２４、外部接続端子２５
及びリード２３からなるフィルムキャリアはロの字型絶
縁基板３１を介して接着層３２、３３にて固定し、一体
化される。さらに、フィルムキャリアの外部接続端子２
５はリード２３にて多層配線回路の接続電極１８と電気
的に接続されてＢＧＡ基板及びその連続体が得られる。
を実現し、さらに、半導体素子搭載から樹脂封止、外部
接続用バンプ形成及び検査までの連続処理を実現するＢ
ＧＡ基板を提供することである。 【解決手段】 金属基板１１上に絶縁層と導体配線層を
順次積層して、最上層に接続電極１８を形成したビルド
アップ型の多層配線回路基板１００と長尺のポリイミド
フィルムからなるベースフィルムのロの字型ベースフィ
ルム２２上に形成された配線層２４、外部接続端子２５
及びリード２３からなるフィルムキャリアはロの字型絶
縁基板３１を介して接着層３２、３３にて固定し、一体
化される。さらに、フィルムキャリアの外部接続端子２
５はリード２３にて多層配線回路の接続電極１８と電気
的に接続されてＢＧＡ基板及びその連続体が得られる。
Description
【０００１】
【発明の属する技術分野】本発明はＬＳＩ、ＶＬＳＩ等
に代表される半導体集積回路の実装に用いられる、いわ
ゆるボールグリッドアレイ基板に係わり、さらに詳しく
はパッケージの多端子化、高集積化、小型化を実現させ
るボールグリッドアレイ基板（以下、ＢＧＡ基板と称
す）に関するものである。
に代表される半導体集積回路の実装に用いられる、いわ
ゆるボールグリッドアレイ基板に係わり、さらに詳しく
はパッケージの多端子化、高集積化、小型化を実現させ
るボールグリッドアレイ基板（以下、ＢＧＡ基板と称
す）に関するものである。
【０００２】
【従来の技術】従来のマルチチップモジュール基板は、
図３に示すような、エポキシ、ＢＴレジン等の銅貼り絶
縁基板４１の片面に絶縁層と導体配線層を交互に積層し
て形成された多層配線回路の最下層の第１配線層４４
と、もう一方の面に形成された外部接続端子４３とがス
ルーホール４２で電気的に接続されているＢＧＡ基板
と、さらに、図４に示すような、特に放熱性向上の目的
で金属基板５１上の片面に絶縁層と導体配線層を順次積
層して形成された多層配線回路と、予めエポキシ、ＢＴ
レジン等のロの字型絶縁基板６１に外部接続端子６４と
接続電極６３がスルーホール６２で電気的に接続された
ロの字型配線回路基板とが接着層７１で貼り合わされ、
多層配線回路基板の最上層の配線層５７の接続電極５８
とロの字型配線回路基板の接続電極６３とは溶融接合に
て電気的に接続されているＢＧＡ基板とがある。
図３に示すような、エポキシ、ＢＴレジン等の銅貼り絶
縁基板４１の片面に絶縁層と導体配線層を交互に積層し
て形成された多層配線回路の最下層の第１配線層４４
と、もう一方の面に形成された外部接続端子４３とがス
ルーホール４２で電気的に接続されているＢＧＡ基板
と、さらに、図４に示すような、特に放熱性向上の目的
で金属基板５１上の片面に絶縁層と導体配線層を順次積
層して形成された多層配線回路と、予めエポキシ、ＢＴ
レジン等のロの字型絶縁基板６１に外部接続端子６４と
接続電極６３がスルーホール６２で電気的に接続された
ロの字型配線回路基板とが接着層７１で貼り合わされ、
多層配線回路基板の最上層の配線層５７の接続電極５８
とロの字型配線回路基板の接続電極６３とは溶融接合に
て電気的に接続されているＢＧＡ基板とがある。
【０００３】上記のようなＢＧＡ基板では、ドリルで機
械的にスルーホールが開けられるため穴径が最小２００
μｍ程度と大きく、ＢＧＡ基板の多端子化、高集積化、
小型化が不可能といった問題があった。また、金属板上
に絶縁層と導体層とを積層した形態の場合は、多層配線
回路基板とロの字型配線回路基板とを貼り合わせる際、
接続電極部が目視不可能なために、外部接続端子の大き
さをさらに大きくする必要があった。また、半導体素子
搭載、樹脂封止及び外部接続用バンプ形成は、一つ一つ
の基板が１つのケースから各工程ごとに別々に取り出し
収納されるので、工程及び検査間の連続処理が不可能で
あった。
械的にスルーホールが開けられるため穴径が最小２００
μｍ程度と大きく、ＢＧＡ基板の多端子化、高集積化、
小型化が不可能といった問題があった。また、金属板上
に絶縁層と導体層とを積層した形態の場合は、多層配線
回路基板とロの字型配線回路基板とを貼り合わせる際、
接続電極部が目視不可能なために、外部接続端子の大き
さをさらに大きくする必要があった。また、半導体素子
搭載、樹脂封止及び外部接続用バンプ形成は、一つ一つ
の基板が１つのケースから各工程ごとに別々に取り出し
収納されるので、工程及び検査間の連続処理が不可能で
あった。
【０００４】
【発明が解決しようとする課題】本発明は、前記問題点
を鑑みなされたものであり、その目的とするところは、
パッケージの多端子化、高集積化及び小型化を実現し、
さらに、半導体素子搭載から樹脂封止、外部接続用バン
プ形成及び検査までの連続処理を実現するＢＧＡ基板を
提供することにある。
を鑑みなされたものであり、その目的とするところは、
パッケージの多端子化、高集積化及び小型化を実現し、
さらに、半導体素子搭載から樹脂封止、外部接続用バン
プ形成及び検査までの連続処理を実現するＢＧＡ基板を
提供することにある。
【０００５】
【課題を解決するための手段】本発明に於いて上記課題
を解決するために、まず請求項１においては、金属基板
あるいは絶縁基板上に絶縁層と導体配線層とを順次積層
して形成した多層配線回路と外部接続端子からなるボー
ルグリッドアレイ基板において、前記外部接続端子がフ
ィルムキャリアで構成されており、前記多層配線回路の
最上層の接続電極とリードで接続されていることを特徴
とするボールグリッドアレイ基板としたものである。
を解決するために、まず請求項１においては、金属基板
あるいは絶縁基板上に絶縁層と導体配線層とを順次積層
して形成した多層配線回路と外部接続端子からなるボー
ルグリッドアレイ基板において、前記外部接続端子がフ
ィルムキャリアで構成されており、前記多層配線回路の
最上層の接続電極とリードで接続されていることを特徴
とするボールグリッドアレイ基板としたものである。
【０００６】また、請求項２においては、前記フィルム
キャリアは半導体素子搭載から、樹脂封止、又は外部接
続用バンプ形成まで連続に処理可能なフィルムキャリア
連続体で構成されていることを特徴とする請求項１記載
のボールグリッドアレイ基板の連続体としたものであ
る。
キャリアは半導体素子搭載から、樹脂封止、又は外部接
続用バンプ形成まで連続に処理可能なフィルムキャリア
連続体で構成されていることを特徴とする請求項１記載
のボールグリッドアレイ基板の連続体としたものであ
る。
【０００７】
【発明の実施の形態】以下、本発明の実施の形態につき
説明する。図１（ａ）に本発明のＢＧＡ基板の断面図
を、図１（ｂ）に本発明のＢＧＡ基板の部分拡大断面図
を、さらに図２（ａ）にはフィルムキャリアの平面図
を、図２（ｂ）にはフィルムキャリアの断面図をそれぞ
れ示す。
説明する。図１（ａ）に本発明のＢＧＡ基板の断面図
を、図１（ｂ）に本発明のＢＧＡ基板の部分拡大断面図
を、さらに図２（ａ）にはフィルムキャリアの平面図
を、図２（ｂ）にはフィルムキャリアの断面図をそれぞ
れ示す。
【０００８】本発明のＢＧＡ基板は、パッケージの多端
子化、高集積化及び小型化を実現し、さらに、半導体素
子搭載から、樹脂封止、外部接続用バンプ形成及び検査
までの連続処理を実現するＢＧＡ基板を提供するために
考案されたもので、金属基板又は絶縁基板上に絶縁層と
導体配線層を順次積層して形成したビルドアップ型の多
層配線回路基板１００はロの字型絶縁基板３１を介して
接着層３２、３３にてフィルムキャリア２００と固定さ
れ、一体化される。さらに、フィルムキャリア２００の
外部接続端子２５はリード２３にて多層配線回路の接続
電極１８と電気的に接続されてＢＧＡ基板が作製され
る。さらに、フィルムキャリア２００は連続したフィル
ムで形成されている。以下ＢＧＡ基板の各構成について
説明する。
子化、高集積化及び小型化を実現し、さらに、半導体素
子搭載から、樹脂封止、外部接続用バンプ形成及び検査
までの連続処理を実現するＢＧＡ基板を提供するために
考案されたもので、金属基板又は絶縁基板上に絶縁層と
導体配線層を順次積層して形成したビルドアップ型の多
層配線回路基板１００はロの字型絶縁基板３１を介して
接着層３２、３３にてフィルムキャリア２００と固定さ
れ、一体化される。さらに、フィルムキャリア２００の
外部接続端子２５はリード２３にて多層配線回路の接続
電極１８と電気的に接続されてＢＧＡ基板が作製され
る。さらに、フィルムキャリア２００は連続したフィル
ムで形成されている。以下ＢＧＡ基板の各構成について
説明する。
【０００９】まず、金属基板１１上に樹脂（例えば、フ
ィラ入りＢＣＢ（ベンゾシクロブテン；ダウケミカル社
製））溶液を塗布し、熱乾燥して第１絶縁層１２を形成
する。
ィラ入りＢＣＢ（ベンゾシクロブテン；ダウケミカル社
製））溶液を塗布し、熱乾燥して第１絶縁層１２を形成
する。
【００１０】次に、エキシマレーザにより第１絶縁層１
２の所定位置にビアホール形成孔を形成し、第１絶縁層
１２上に銅をスパッタして薄膜導体層を形成する。
２の所定位置にビアホール形成孔を形成し、第１絶縁層
１２上に銅をスパッタして薄膜導体層を形成する。
【００１１】次に、基板両面に感光性樹脂を塗布、乾燥
して、膜厚１５μｍの感光層を形成し、薄膜導体層上の
感光層に所定のパターンを露光、現像、硬化処理してレ
ジストパターンを形成し、他方の面の感光層は全面露
光、硬化処理してめっきレジスト層とする。
して、膜厚１５μｍの感光層を形成し、薄膜導体層上の
感光層に所定のパターンを露光、現像、硬化処理してレ
ジストパターンを形成し、他方の面の感光層は全面露
光、硬化処理してめっきレジスト層とする。
【００１２】次に、硫酸銅めっき液を使った電解めっき
にて、レジストパターンをマスクにして電流密度５Ａ/
ｄｍ2 で１０μｍ厚の銅の導体パターン層及びビアホー
ルを形成し、専用の剥離液によりレジストパターンを剥
離し、導体パターン層をマスクにして薄膜導体層をエッ
チングして第１配線層１３を形成する。
にて、レジストパターンをマスクにして電流密度５Ａ/
ｄｍ2 で１０μｍ厚の銅の導体パターン層及びビアホー
ルを形成し、専用の剥離液によりレジストパターンを剥
離し、導体パターン層をマスクにして薄膜導体層をエッ
チングして第１配線層１３を形成する。
【００１３】さらに、上記工程を必要回数繰り返すこと
により、絶縁層と導体配線層を順次積層したビルドアッ
プ型の多層配線回路基板１００を作成する。
により、絶縁層と導体配線層を順次積層したビルドアッ
プ型の多層配線回路基板１００を作成する。
【００１４】一方、長尺のポリイミドフィルムからなる
ベースフィルム２１の片面に接着フィルムを貼り合わせ
た後金型にて打ち抜き加工を施して、スプロケットホー
ル２６、キャラクタホール２７及びロの字型ベースフィ
ルム２２を形成した後銅箔を貼り合わせる。さらに、ロ
の字型ベースフィルム２２上に外部接続端子２５を作製
した後銅箔をパターニング処理してリード２３及び配線
層２４を形成してフィルムキャリア２００を作製する。
ベースフィルム２１の片面に接着フィルムを貼り合わせ
た後金型にて打ち抜き加工を施して、スプロケットホー
ル２６、キャラクタホール２７及びロの字型ベースフィ
ルム２２を形成した後銅箔を貼り合わせる。さらに、ロ
の字型ベースフィルム２２上に外部接続端子２５を作製
した後銅箔をパターニング処理してリード２３及び配線
層２４を形成してフィルムキャリア２００を作製する。
【００１５】次に、フィルムキャリア２００はロの字型
絶縁基板３１を介して接着層３２、３３にて多層配線回
路基板１００の所定位置に貼り合わせ固定して一体化す
る。さらに、フィルムキャリア２００の外部接続端子２
５をリード２３にて多層配線回路基板１００の接続電極
１８と溶融接合等の方法で接合することにより本発明の
ＢＧＡ基板を作製する。
絶縁基板３１を介して接着層３２、３３にて多層配線回
路基板１００の所定位置に貼り合わせ固定して一体化す
る。さらに、フィルムキャリア２００の外部接続端子２
５をリード２３にて多層配線回路基板１００の接続電極
１８と溶融接合等の方法で接合することにより本発明の
ＢＧＡ基板を作製する。
【００１６】
【実施例】以下実施例により本発明を詳細に説明する板
厚０. ２０ｍｍのＣｕ合金からなる金属基板１１の片面
に樹脂（ＢＣＢ（商品名）；ダウケミカル）溶液を塗布
し、１００℃・１５分、１５０℃・１５分、２１０℃・
３０分間加熱乾燥して１２μｍ厚の第１絶縁層１２を形
成した。
厚０. ２０ｍｍのＣｕ合金からなる金属基板１１の片面
に樹脂（ＢＣＢ（商品名）；ダウケミカル）溶液を塗布
し、１００℃・１５分、１５０℃・１５分、２１０℃・
３０分間加熱乾燥して１２μｍ厚の第１絶縁層１２を形
成した。
【００１７】次に、エキシマレーザ（ビーム強度３０ｍ
ｊ、周波数５００Ｈｚ）にて、第１絶縁層１２の所定位
置にビアホール形成孔を形成した。
ｊ、周波数５００Ｈｚ）にて、第１絶縁層１２の所定位
置にビアホール形成孔を形成した。
【００１８】次に、ビアホール形成孔を形成した絶縁層
上１２に銅をスパッタして３０００Å厚の薄膜導体層を
形成した。さらに、金属基板１１の両面に感光性樹脂
（ＡＺ（商品名）；ヘキスト）を塗布し、９０℃３０分
乾燥して１５μｍ厚の感光層を形成した。
上１２に銅をスパッタして３０００Å厚の薄膜導体層を
形成した。さらに、金属基板１１の両面に感光性樹脂
（ＡＺ（商品名）；ヘキスト）を塗布し、９０℃３０分
乾燥して１５μｍ厚の感光層を形成した。
【００１９】次に、金属基板１１の片面の感光層に所定
のパターンを露光・焼き付け、現像処理し、１００℃、
３０分加熱してレジストパターンを形成し、もう一方の
面の感光層は全面露光、硬化処理してめっきレジスト層
とした。
のパターンを露光・焼き付け、現像処理し、１００℃、
３０分加熱してレジストパターンを形成し、もう一方の
面の感光層は全面露光、硬化処理してめっきレジスト層
とした。
【００２０】次に、硫酸銅めっきを使った電解めっきに
て、上記レジストパターンをマスクにして電流密度５Ａ
/ ｄｍ2 で１０μｍ厚の銅の導体パターン層及びビアホ
ールを形成し、専用の剥離液によりレジストパターンを
剥離し、導体パターン層をマスクにして薄膜導体層をエ
ッチングして第１配線層１３を形成した。
て、上記レジストパターンをマスクにして電流密度５Ａ
/ ｄｍ2 で１０μｍ厚の銅の導体パターン層及びビアホ
ールを形成し、専用の剥離液によりレジストパターンを
剥離し、導体パターン層をマスクにして薄膜導体層をエ
ッチングして第１配線層１３を形成した。
【００２１】次に、上記工程を必要回数繰り返すことに
より、絶縁層と導体配線層を積層した多層配線回路が形
成され、最上層の配線層及び接続電極に無電解ニッケル
めっきにて５μｍ厚のニッケル層と無電解Ａｕめっきに
て０. ５μｍのＡｕ膜を形成し、多層配線回路基板１０
０を作製した。
より、絶縁層と導体配線層を積層した多層配線回路が形
成され、最上層の配線層及び接続電極に無電解ニッケル
めっきにて５μｍ厚のニッケル層と無電解Ａｕめっきに
て０. ５μｍのＡｕ膜を形成し、多層配線回路基板１０
０を作製した。
【００２２】一方、４８ｍｍ幅、厚さ７５μｍの長尺ポ
リイミドフィルムからなるベースフィルム２１の片面に
エポキシ系半硬化接着フィルムをラミネートし、金型に
て打ち抜き加工してスプロケットホール２６、キャラク
タホール２７及びロの字型ベースフィルム２２を形成し
た。
リイミドフィルムからなるベースフィルム２１の片面に
エポキシ系半硬化接着フィルムをラミネートし、金型に
て打ち抜き加工してスプロケットホール２６、キャラク
タホール２７及びロの字型ベースフィルム２２を形成し
た。
【００２３】次に、打ち抜き加工したベースフィルム２
１に厚さ１８μｍの銅箔を貼り合わせた。
１に厚さ１８μｍの銅箔を貼り合わせた。
【００２４】次に、銅箔を貼り合わせたベースフィルム
の両面に、感光性ドライフィルム（フォテック（商品
名）；日立化成製）をラミネートし、４０μｍ厚の感光
層を形成した。
の両面に、感光性ドライフィルム（フォテック（商品
名）；日立化成製）をラミネートし、４０μｍ厚の感光
層を形成した。
【００２５】次に、エキシマレーザ（ビーム強度３０ｍ
ｊ、周波数５００Ｈｚ）により、銅箔を貼り合わせたロ
の字型ベースフィルムと感光層面の所定位置にビアホー
ル形成孔を形成した。
ｊ、周波数５００Ｈｚ）により、銅箔を貼り合わせたロ
の字型ベースフィルムと感光層面の所定位置にビアホー
ル形成孔を形成した。
【００２６】次に、硫酸銅めっきを使った電解めっきに
て、電流密度５Ａ/ ｄｍ2 で上記ビアホール形成孔に銅
めっきを行い、専用の剥離液により感光層を剥離し、ロ
の字型ベースフィルム２２に外部接続用端子２５を形成
した。
て、電流密度５Ａ/ ｄｍ2 で上記ビアホール形成孔に銅
めっきを行い、専用の剥離液により感光層を剥離し、ロ
の字型ベースフィルム２２に外部接続用端子２５を形成
した。
【００２７】次に、銅箔が貼り合わされたベースフィル
ムの両面に感光性樹脂（ＡＺ（商品名）；ヘキスト）を
塗布し、９０℃３０分加熱して１０μｍ厚の感光層を形
成した。
ムの両面に感光性樹脂（ＡＺ（商品名）；ヘキスト）を
塗布し、９０℃３０分加熱して１０μｍ厚の感光層を形
成した。
【００２８】次に、上記感光層に所定のパターンを露光
・焼き付けして、専用の現像液にて現像処理を行い、水
洗後１００℃、３０分加熱してレジストパターンを形成
し、塩化第２鉄溶液を用い銅箔のエッチングを行った後
専用の剥離液によりレジストパターンを剥離し、配線層
２４及びリード２３を形成した。
・焼き付けして、専用の現像液にて現像処理を行い、水
洗後１００℃、３０分加熱してレジストパターンを形成
し、塩化第２鉄溶液を用い銅箔のエッチングを行った後
専用の剥離液によりレジストパターンを剥離し、配線層
２４及びリード２３を形成した。
【００２９】次に、外部接続端子２５の表面に無電解Ｓ
ｕメッキにより３μｍ厚のＳｕ膜を形成しフィルムキャ
リア２００を作製した。
ｕメッキにより３μｍ厚のＳｕ膜を形成しフィルムキャ
リア２００を作製した。
【００３０】一方、両面にエポキシ系の接着層３２、３
３が形成されたＢＴ樹脂からなるロの字型絶縁基板３１
を介して、フィルムキャリア２００と多層配線回路基板
１００とを接着させ、多層配線回路基板１００の所定位
置にフィルムキャリア２００を固定した。さらに、多層
配線回路基板１００の接続電極１８とフィルムキャリア
２００のリード２３の先端を熱圧着にて溶融接合するこ
とで、本発明のボールグリッドアレイ基板及びその連続
体を作製した。
３が形成されたＢＴ樹脂からなるロの字型絶縁基板３１
を介して、フィルムキャリア２００と多層配線回路基板
１００とを接着させ、多層配線回路基板１００の所定位
置にフィルムキャリア２００を固定した。さらに、多層
配線回路基板１００の接続電極１８とフィルムキャリア
２００のリード２３の先端を熱圧着にて溶融接合するこ
とで、本発明のボールグリッドアレイ基板及びその連続
体を作製した。
【００３１】
【発明の効果】上記したように、本発明に係わるボール
グリッドアレイ基板及びその連続体によると、外部接続
端子を有するフィルムキャリアと多層配線回路基板をそ
れぞれ別工程で作製し最後の工程で一体構造とするた
め、配線から外部接続端子まで微細加工プロセスが適用
でき、多端子化、高集積化、小型化が可能となる。さら
に、半導体素子搭載から、樹脂封止、外部接続用バンプ
形成及び検査までの連続処理が実現でき製造コスト及び
時間を削減できる。
グリッドアレイ基板及びその連続体によると、外部接続
端子を有するフィルムキャリアと多層配線回路基板をそ
れぞれ別工程で作製し最後の工程で一体構造とするた
め、配線から外部接続端子まで微細加工プロセスが適用
でき、多端子化、高集積化、小型化が可能となる。さら
に、半導体素子搭載から、樹脂封止、外部接続用バンプ
形成及び検査までの連続処理が実現でき製造コスト及び
時間を削減できる。
【図１】（ａ）は、本発明に係わるボールグリッドアレ
イ基板の構成を示す断面図である。（ｂ）は、本発明に
係わるボールグリッドアレイ基板の構成を示す部分拡大
断面図である。
イ基板の構成を示す断面図である。（ｂ）は、本発明に
係わるボールグリッドアレイ基板の構成を示す部分拡大
断面図である。
【図２】（ａ）は、本発明に係わるボールグリッドアレ
イ基板に用いるフィルムキャリア連続体の構成を示す平
面図である。（ｂ）は、本発明に係わるボールグリッド
アレイ基板に用いるフィルムキャリア連続体のＸ−Ｘ'
線切断断面図である
イ基板に用いるフィルムキャリア連続体の構成を示す平
面図である。（ｂ）は、本発明に係わるボールグリッド
アレイ基板に用いるフィルムキャリア連続体のＸ−Ｘ'
線切断断面図である
【図３】従来のボールグリッドアレイ基板の一構成を示
す断面図である。
す断面図である。
【図４】従来のボールグリッドアレイ基板の他の構成を
示す断面図である。
示す断面図である。
１１、５１……金属基板 １２、４５、５２……第１絶縁層 １３、４４、５３……第１配線層 １４、４７、５４……第２絶縁層 １５、４６、５５……第２配線層 １６、５６……第３絶縁層 １７、４８、５７……第３配線層 １８、５８、６３……接続電極 ２１……ベースフィルム ２２……ロの字型ベースフィルム ２３……リード ２４……配線層 ２５、４３、６４……外部接続端子 ２６……スプロケットホール ２７……キャラクタホール ３１、６１……ロの字型絶縁基板 ３２、３３、７１……接着層 ４１……絶縁基板 ４２、６２……スルーホール １００……多層配線回路基板 ２００……フィルムキャリア
Claims (2)
- 【請求項１】金属基板あるいは絶縁基板上に絶縁層と導
体配線層とを順次積層して形成した多層配線回路と外部
接続端子からなるボールグリッドアレイ基板において、
前記外部接続端子はフィルムキャリアで構成されてお
り、前記多層配線回路の最上層の接続電極とリードで接
続されていることを特徴とするボールグリッドアレイ基
板。 - 【請求項２】前記フィルムキャリアは半導体素子搭載か
ら、樹脂封止又は外部接続用バンプ形成まで連続に処理
可能なフィルムキャリア連続体で構成されていることを
特徴とする請求項１記載のボールグリッドアレイ基板の
連続体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17041597A JPH1117059A (ja) | 1997-06-26 | 1997-06-26 | ボールグリッドアレイ基板及びその連続体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17041597A JPH1117059A (ja) | 1997-06-26 | 1997-06-26 | ボールグリッドアレイ基板及びその連続体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1117059A true JPH1117059A (ja) | 1999-01-22 |
Family
ID=15904510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17041597A Pending JPH1117059A (ja) | 1997-06-26 | 1997-06-26 | ボールグリッドアレイ基板及びその連続体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1117059A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6538310B2 (en) | 2000-03-15 | 2003-03-25 | Nec Corporation | LSI package with internal wire patterns to connect and mount bare chip to substrate |
| US6623567B2 (en) | 2000-05-12 | 2003-09-23 | Nakamura Industrial Co., Ltd. | Method for high concentration carburizing and quenching of steel and high concentration carburized and quenched steel part |
| WO2022230910A1 (ja) * | 2021-04-30 | 2022-11-03 | 日東電工株式会社 | 配線回路基板の製造方法 |
-
1997
- 1997-06-26 JP JP17041597A patent/JPH1117059A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6538310B2 (en) | 2000-03-15 | 2003-03-25 | Nec Corporation | LSI package with internal wire patterns to connect and mount bare chip to substrate |
| US6653168B2 (en) | 2000-03-15 | 2003-11-25 | Nec Corporation | LSI package and internal connecting method used therefor |
| US6623567B2 (en) | 2000-05-12 | 2003-09-23 | Nakamura Industrial Co., Ltd. | Method for high concentration carburizing and quenching of steel and high concentration carburized and quenched steel part |
| WO2022230910A1 (ja) * | 2021-04-30 | 2022-11-03 | 日東電工株式会社 | 配線回路基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8322030B1 (en) | Circuit-on-foil process for manufacturing a laminated semiconductor package substrate having embedded conductive patterns | |
| JP3297879B2 (ja) | 連続して形成した集積回路パッケージ | |
| US7670962B2 (en) | Substrate having stiffener fabrication method | |
| JP2006278774A (ja) | 両面配線基板の製造方法、両面配線基板、およびそのベース基板 | |
| JP2000307031A (ja) | 両面電気相互接続フレキシブル回路 | |
| JP2004193549A (ja) | メッキ引込線なしにメッキされたパッケージ基板およびその製造方法 | |
| JP3577421B2 (ja) | 半導体装置用パッケージ | |
| US6977349B2 (en) | Method for manufacturing wiring circuit boards with bumps and method for forming bumps | |
| US20020137256A1 (en) | Method and structure for an organic package with improved BGA life | |
| JP2006287034A (ja) | 電解めっきを利用した配線基板の製造方法 | |
| JP2001308484A (ja) | 回路基板及びその製造方法 | |
| JPH1117059A (ja) | ボールグリッドアレイ基板及びその連続体 | |
| JP3661343B2 (ja) | 半導体装置用基板及びその製造方法 | |
| JP4219266B2 (ja) | 配線基板の製造方法 | |
| JP2000114412A (ja) | 回路基板の製造方法 | |
| JP3050253B2 (ja) | 多層電子部品搭載用基板の製造方法 | |
| TWI690249B (zh) | 微細層間線路結構及其製法 | |
| KR100468195B1 (ko) | 다층 인쇄 회로 기판을 제조하는 방법 | |
| JPH05198901A (ja) | プリント回路基板およびその製造方法 | |
| JPH05325669A (ja) | 異方導電フィルムの製造方法 | |
| JPS63260198A (ja) | 多層回路板の製造方法 | |
| JPH10178141A (ja) | 複合リードフレーム及びその製造方法 | |
| JPH1070365A (ja) | 多層回路基板の製造方法 | |
| JP2004072027A (ja) | 突起電極付き配線基板の製造方法 | |
| JPH01128493A (ja) | 多層配線基板の製造方法 |