JPH0799509B2 - メモリへのデータブロックのエントリを制御する方法 - Google Patents

メモリへのデータブロックのエントリを制御する方法

Info

Publication number
JPH0799509B2
JPH0799509B2 JP3294645A JP29464591A JPH0799509B2 JP H0799509 B2 JPH0799509 B2 JP H0799509B2 JP 3294645 A JP3294645 A JP 3294645A JP 29464591 A JP29464591 A JP 29464591A JP H0799509 B2 JPH0799509 B2 JP H0799509B2
Authority
JP
Japan
Prior art keywords
memory
data block
computer system
data
page
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3294645A
Other languages
English (en)
Other versions
JPH04268649A (ja
Inventor
チャンドラセカラン、モハン
インデルパル、エス、ナランダ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH04268649A publication Critical patent/JPH04268649A/ja
Publication of JPH0799509B2 publication Critical patent/JPH0799509B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0811—Multiuser, multiprocessor or multiprocessing cache systems with multilevel cache hierarchies
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/084—Multiuser, multiprocessor or multiprocessing cache systems with a shared cache
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は多重システムデータ共用
複合系をサービスするキャッシュへのデータのキャッシ
ングに関する。特に本発明は共用キャッシュにおける一
つのデータベースシステムによるデータページの、他の
システムがそのページの後のコピーのキャッシングを行
うことが出来るようなキャッシングに関する。本発明は
そのような条件を検出し、共用キャッシュへの非更新ペ
ージの入力を防止する技術に関する。
【０００２】
【従来の技術】個々に動作する複数のコンピュータシス
テムがデータを共用するデータベースシステムでは、異
なるシステムでのデータの一貫性を維持するために大規
模なロッキングが必要である。「コンピュータ・アーキ
テクチャ・アンド・デザイン（COMPUTER ARCHITECTURE
AND DESIGN）、アデイスン・ウェズリ（Addison Wesle
y）出版、１９８９でＡ．Ｊ．ヴァンデゴール（A.J. va
n de Goor）は拡散したプロセサ間での共用データが、
そのデータへのパスが複数であり、そのデータを局所的
に変更する機会があるためにデータの複数の一致しない
コピーの存在する確率の問題を生じさせるものとしてデ
ータの一貫性の問題を論じている。
【０００３】このデータ一貫性の問題の解決法が提案さ
れている。それらのすべては本質的に中央ロケーション
からとり出されるデータの大域ロックの存在にもとづく
ものである。データのページ化を考えると、多重コンピ
ュータシステム内の一つのディスクに記憶されるデータ
を記憶する一つのコンピュータシステムがデータページ
の大域ロックを獲得し、そのページを得て更新する。こ
のロックはそのページが更新のために獲得されているこ
とを他のコンピュータシステムに知らせる。そのページ
のロックを解く前に、そのロックを保持するコンピュー
タシステムはそのページをディスクに書込み、その後他
のコンピュータシステムにそれらシステムのローカルキ
ャッシュに保持されうるそのページのコピーを無効にす
るメッセージを発生して送る。このページのロックはそ
のページにアクセスするすべての他のコンピュータから
肯定応答が入るまで解放されない。この方法は米国特許
第４３９９５０４号明細書に示されている。本出願人か
ら市販されている製品はデータ共用特徴を備えたＩＭＳ
／ＶＳシステムである。
【０００４】従来の大域ロックシステムはデータの一貫
性を維持する上において大きな利点を与える。しかしな
がら、それに固有のオーバヘッドの問題には一つのペー
ジが更新されるときＩ／Ｏ手順を行い、そして他のシス
テムにそれを知らせてロックを解くためのＩ／Ｏ手順後
のメッセージ交換を行う必要がある。
【０００５】非データ共用の単一システムの場合にこの
従来のＩＢＭ ＩＭＳ／ＶＳを用いると、このＩＢＭ
ＩＭＳ／ＶＳはトランザクション間でデータ一貫性を維
持する場合に、各トランザクションが完全にコミットさ
れる前に変更されたデータをログレコードと共に記憶手
段に書込むためにデータを更新する必要のあるコミット
ポリシーを実行することによる余分なオーバヘッドが生
じる。これには夫々の変更トランザクションについてペ
ージ当り一つのＩ／Ｏ手順が必要であり、これがオーバ
ヘッドコストを増加させる。
【０００６】他方、単一システム内のＩＢＭ ＤＢ２の
非データ共用の場合は一つのトランザクションにコミッ
トするために更新されたページを記憶手段に書きもどす
ためのＩ／Ｏ手順を必要としないポリシーに従う。上記
のプロトコルが、複数のコンピュータシステムが１以上
のデータ記憶サイトをアクセスするデータ共用状況の下
にあるＩＢＭ ＤＢ２で用いられるとすると、パフォー
マンスは記憶手段への所要の書きもどしとメッセージの
遅れのために著しく劣化する。これに関してはアデイス
ン・ウェズリ（Addison-Wessley ）出版社、１９８６年
の「データベース・システム入門（AN INTRODUCTION TO
DATABASE SYSTEMS ）」の第１巻第５９３〜５９５ペー
ジのＣ．Ｊ．デート（C.J. Date ）の同時性についての
論文を参照されたい。
【０００７】多重レベルの記憶手段を含む多重コンピュ
ータ、データ共用システムにおいては、記憶手段の第一
レベルが独立動作するコンピュータシステムで共用され
る１以上の直接アクセス記憶装置（ＤＡＳＤ）からな
る。階層配置される記憶システムについての代表的な分
類法によれば、ＤＡＳＤと他のそのような記憶機構を
「２次」記憶手段に分類する。これに関し、２次記憶手
段は、データがＣＰＵにより直接に照合されうるように
なる前にデータを「１次」記憶手段に動かさねばならな
いすべてのファシリティを含む。詳細についてはアデイ
スン・ウェズリ（Addison Wesley）出版社１９９０年、
デティール（Detiel）著「オペレーティングシステム
（OPERATINGSYSTEMS ）」第２版を参照されたい。また
更に、キャッシング技術は共用データ用の高速で高頻度
のアクセスを受ける記憶手段を与えるのに有用である。
種々の理由によりデータはＤＡＳＤからの獲得後にデー
タベースシステムにより共用キャッシュに入れられる。
これに関しては共用キャッシュは多重コンピュータ、デ
ータ共用システムについての１次レベルの記憶手段に含
まれる。
【０００８】
【発明が解決しようとする課題】そのような構成では、
一つのコンピュータシステムが一つのデータブロックを
キャッシングの目的をもってＤＡＳＤから得て他のコン
ピュータシステムにより変更し、キャッシュしたがＤＡ
ＳＤにもどされていない場合に一つの潜在的な問題があ
る。この場合、ＤＡＳＤから得られた前のブロックをキ
ャッシュ内の更新されたブロックの「ダウンレベル」バ
ージョンと呼ぶ。この問題はＤＡＳＤバージョンのロッ
クの費用を発生させずにこのダウンレベルバージョンに
よる更新ブロックの重ね書きを防止することである。
【０００９】一般に大域ロックプルトコルはデータ共用
の場合に目的とするもののレコードへのアクセスを直列
化するためにデータベースシステムで用いられる。本発
明者等はこれらを更に広く用いられるようにしようとす
るものである。また一般的に異なるデータベースシステ
ムからのそのページへの更新を直列化するためのそのペ
ージでの大域ロックがある。ここで述べる直列化を回避
するには、２次記憶手段から異なるデータベースシステ
ムにより共用キャッシュにダウンレベルページを挿入す
ることである。
【００１０】本発明の目的は、共用キャッシュ内の任意
のデータページが他の共用データ記憶資源から得られた
そのページの前のバージョンで重ね書きされないように
する、共用データ多重コンピュータシステムにおける方
法および装置を提供することである。
【００１１】本発明の一つの重要な利点は、一つのＤＡ
ＳＤから得られそして複数の自律コンピュータシステム
により共用されるメモリにキャッシュされたデータの一
貫性を維持しつつＤＡＳＤアクセス用に既知の方法およ
び装置の維持を許すことである。
【００１２】本発明の重要な目的は、データが共用され
る電子的メモリ内でキャッシュされる多重システムデー
タ共用複合体を動作させるための方法を提供することで
ある。
【００１３】
【課題を解決するための手段】多重システムデータ共用
複合体には第１コンピュータシステムで実行するデータ
ベースシステムは共用キャッシュ内で更新されたページ
をキャッシュし、その間、他のデータベースシステムが
ＤＡＳＤから得られるそのページのコピーのキャッシュ
を試みる。本発明はそのような条件を検出し、ロックの
ような直列化機構を用いずにＤＡＳＤから得られるコピ
ーの入力を阻止する。
【００１４】本発明の特徴はキャッシュにデータブロッ
クを入れるときの一致性を保証するために高レベルロッ
クを必要とせずに、多重システムデータ共用複合体にお
ける共用キャッシュの動作を行わせる技術にある。本発
明においてはキャッシュへのデータブロックの挿入に用
いられる「条件付書込」手順と、データブロックに対し
て出される第１読取要求がキャッシュミスを生じさせる
時点でのデータブロックの「所有権」の追跡を開始する
キャッシュ登録簿が重要である。第１のキャッシュミス
の時点でキャッシュ登録簿が要求されたデータブロック
を含むように更新され、そして要求を出すコンピュータ
システムがそのブロックの現コピーを有するものとして
識別される。読取要求に応じてキャッシュミス表示を受
けると、要求を出すコンピュータシステムがＤＡＳＤか
らそのデータブロックをとり出してキャッシュに置く。
このＤＡＳＤからのデータブロックをキャッシュに置く
には条件付書込オペレーションが用いられる。条件付書
込オペレーションではキャッシュ登録簿がＤＡＳＤから
得られるページ保持するコンピュータシステムについて
チェックされ、そのコンピュータシステムがそのキャッ
シュ登録簿にそのページの現コピーを有するものとし
て、またレコードされていれば、この条件付書込オペレ
ーションは受け入れられそのページがキャッシュに挿入
される。コンピュータシステムの要求を満足させておく
ために条件付書込要求を出す能力は、そのキャッシュに
識別されたデータブロックの更新されたバージョンを置
く他のコンピュータシステムからの書込動作または適正
化された再使用されている登録簿入力によってのみ無効
とされる。
【００１５】
【実施例】本発明は不揮発性電子メモリの形の共用キャ
ッシュを含む多重システムデータ共用複合体の構造にお
いて、データの数種のバージョン間に一貫性を維持しつ
つデータ資源を共用できるようにキャッシュを動作させ
る方法を提供するものである。
【００１６】多重コンピュータデータ共用システムにお
けるデータの一貫性のポリシーが更新されたページの書
込みを要求すれば、重要な特徴を有するアーキテクチャ
が用いられる。そのようなアーキテクチャが図１に示さ
れている。これは複数の独立して動作するコンピュータ
システム１０，１１，１２を含み、これらコンピュータ
システムが直接アクセス記憶装置（ＤＡＳＤ）１４と１
５に記憶されたデータを共用する。ＤＡＳＤ１４と１５
は例えば多重ディスクとそのためのデイスクドライブを
含むものとすることが出来る。このアーキテクチャはＮ
個のコンピュータシステムＳ１〜ＳＮを含み、夫々のシ
ステムがデータベース管理システム（ＤＢＭＳ）を含ん
でいる。このＤＢＭＳはＤＡＳＤ１４と１５におけるデ
ータベースの含むデータの作成、構成および変更を制御
すると共にデータベース内のデータへのアクセスを制御
する。また、これらコンピュータシステムにより共用さ
れるキャッシュとして機能する高速不揮発性電子メモリ
１６が設けられる。このメモリ１６は高速リンク１８，
１９，２０によりコンピュータシステム１０，１１，１
２に付加される。以後このメモリ１６をＮＶメモリとも
称する。
【００１７】ＤＡＳＤ１４および１５へのアクセスとメ
モリ１６へのアクセスを比較すると、メモリ１６は比較
的高速の半導体メモリである。更に、メモリ１６のコン
ピュータシステムへの付加は例えば非常に高速（数百メ
ガバイト／秒）のデータ転送を与える光ファイバ通信チ
ャンネルで行われる。一般的に比較的高速のメモリ１６
において行われるＩ／Ｏ動作は数十マイクロ秒であり、
比較的低速のＤＡＳＤとのＩ／Ｏは数十ミリ秒である。
【００１８】メモリ１６は好適にはすべてのメモリ動作
を管理するプロセッサの形である管理ロジック１７を含
む。この管理ロジック１７は例えば局部プログラムメモ
リと私用メモリを有する高性能マイクロプロセッサを含
むことが出来、管理ロジック装置がコンピュータシステ
ム１０，１１，１２とメッセージ型のメモリアクセスト
ランザクションにおいて関係づけることが出来るように
なっている。
【００１９】コンピュータシステム１０，１１，１２に
ついてはそれらのエンティティは例えばＩＢＭ／３０９
０システムを含むことが出来、このシステムの夫々は私
用キャッシュを有する多重プロセッサアーキテクチャを
含み、また、ＩＭＳ／ＶＳまたはＤＳ２タイプのデータ
ベース管理システムをサポートすることが出来る。
【００２０】本発明は図１のデータ共用複合体で実施さ
れる。図２は本発明の実施に必要な構成要件を示す。メ
モリ１６内には共用キャッシュ２０で示す半導体メモリ
がある。この共用キャッシュ２０は好適には不揮発性で
ある従来の多重ポート高速ランダムアクセスメモリを含
むことが出来る。この共用キャッシュ２０はデータブロ
ックの記憶に用いられる。例えば、キャッシュ２０はデ
ータページ２１の記憶に用いることが出来る。
【００２１】管理ロジック１７はシステムリスト２２と
ページ登録簿２４の記憶の維持のための私用のメモリ資
源を有する。リストおよび登録簿２２と２４は従来通り
に管理ロジック１７によりアクセスされる。例えば、周
知のハッシングルックアップ機構を用いてそれらデータ
構造をアクセスすることが出来る。システムリスト２２
は、夫々がメモリ１６に機能的に接続された一つのコン
ピュータシステムを識別する複数のエントリを含むデー
タ構造である。例えばコンピュータシステムＳ１，Ｓ
２，……，ＳＮが接続されるとすれば、それらがこのシ
ステムリスト２２にリストされる。
【００２２】共用キャッシュ２０は「ストアスルー」キ
ャッシュとは異なり、「ストアイン」キャッシュとして
動作する。これに関し、「ストアイン」キャッシュと
は、２次記憶手段に同時に更新されたページを書込む
（「ストアスルー」）必要を伴わずに更新されたページ
が書込みうるキャッシュである。
【００２３】共用キャッシュ２０にキャッシュされたペ
ージはソフトウェアで指定された名前で識別される。そ
れ故、共用キャッシュ２０への読取または書込み要求に
はその要求のオブジェクトであるページの名前の特定が
必要である。登録簿２４はＲＥＡＤコマンドまたはＷＲ
ＩＴＥコマンドのオブジェクトであるページ名で周知の
やり方で索引づけされる。登録簿２４内の代表的なエン
トリは２５で示してある。本発明においては、それに関
連する登録簿２５のフィールドを図２に示す。これらは
ページ名フィールド２６、空ビット（ＥＢ）フィールド
２７、ページアドレスフィールド２８、変更ビット（Ｃ
Ｂ）フィールド３０およびシステム有効ビットベクトル
（ＳＶ ＢＩＴ ＶＥＣＴＯＲ）フィールド３１を含
む。
【００２４】ページ名フィールド２６は登録簿２４に管
理ロジック１７を索引づけするフィールドである。管理
ロジック１７がＲＥＡＤコマンドまたはＷＲＩＴＥコマ
ンドを受けるとすると、それにはそのページを識別する
パラメータＰの値が伴う。管理ロジック１７はＰの値を
ハッシングプロセスに供し、このプロセスがページ名が
既にあれば、それにより直ちに登録簿をアクセスするた
めに、そのロジックで使用される値を発生する。ページ
名フィールドが置かれてしまうと、ページアドレスフィ
ールド２８がその識別されたページの共用キャッシュ内
のアドレスをポイントするために用いられる。本発明の
実施においては登録簿エントリはそのページの読取要求
がはじめに入ったときに発生される。この時点で登録簿
のページアドレスフィールドは、そのページが次の書込
動作において書込まれるまでブランクとされる。
【００２５】ＥＢ，ＣＢおよびＳＶ ＢＩＴ ＶＥＣＴ
ＯＲフィールドの夫々の意味を表Ｉに示す。
【００２６】 表 Ｉ 空ビット ＝１ そのページ用のデータがキャッシュ内にない（そのページの 登録簿エントリのみ存在する）。 ＝０ そのページ用のデータがキャッシュの「キャッシュ内ページ アドレス」フィールド内に示された位置に存在する。 変更ビット＝１ キャッシュされたページが変更される。すなわちそのページ のＤＡＳＤバージョンがＮＶメモリ内のものと比較してダウ ンレベルである。 ＝０ キャッシュされたページは変更されない。すなわち、ページ のＤＡＳＤバージョンはＮＶメモリ内のものと同一である。 システム有効ビ キャッシュに付加されるシステム毎に１ビット。１であれば ットベクトル 識別されたシステムメモリ内にキャッシュされたページは有 （ＳＶＢＶ） 効である。０であればそのページは有効でない。このビット アレイのサイズは具体的実施により決まる。
【００２７】管理ロジック１７は必要に応じて登録簿エ
ントリを作成し、管理し、削除する。登録簿２４内のエ
ントリの正確な構成は本発明に特有のものであるが、こ
れらのアクティビティは周知の機構を用いて行われる。
管理ロジック１７は本発明に特有な読取および書込み動
作に従って、共用キャッシュ２０からデータを得てそれ
にデータを入れるために周知のごとくに構成されてい
る。管理ロジック１７はまた「キャッシュミス」および
「キャッシュヒット」信号を発生する周知のキャッシュ
管理能力を有する。これら信号は共用キャッシュ２０に
接続されるコンピュータシステムによって与えられるＲ
ＥＡＤコマンドに応じて発生される。「キャッシュミ
ス」信号は、識別されたページが共用キャッシュ２０に
ないことを示し、「キャッシュヒット」信号は識別され
たページがキャッシュ２０にあることを示す。
【００２８】ＲＥＡＤコマンドおよびＷＲＩＴＥコマン
ドは図１の多重システム複合体内のコンピュータシステ
ムで発生される。これらコマンドは管理ロジック１７か
らの応答を引き出す。本発明はコマンドと応答が周知の
メッセージプロトコルによりコンピュータシステムと管
理ロジックとの間で交換されうるようにしようとするも
のである。更に、本発明は、管理ロジック１７から応答
が入るまで、ＲＥＡＤコマンドまたはＷＲＩＴＥコマン
ドを出すコンピュータシステムが待機状態を維持するか
ら、共用キッシュ２０へのアクセスが同期的となるよう
にしようとするものである。共用キャッシュ２０を形成
する半導体メモリの速度は同期メッセージ通過構成に特
有の遅延を減少させる。
【００２９】本発明はまた、図１の多重システムデータ
共用複合体のコンピュータシステムが周知の手段、例え
ばＩＢＭ ＩＭＳ形システムの共用ディスク能力を用い
てＤＡＳＤへのアクセスを得るようにしようとするもの
である。周知のように、そのようなアクセスは一つのコ
ンピュータシステムが一つのＤＡＳＤにＲＥＡＤコマン
ドまたはＷＲＩＴＥコマンドが与えられる間、待機状態
に入らないから非同期である。
【００３０】図２に示すように、各コンピュータシステ
ムは識別されたバッファを含んでいる。このバッファは
そのコンピュータシステムとＮＶメモリ１６との間で交
換されるデータをステージするために用いられる。例え
ばコンピュータシステム１０はバッファ１０１を含み、
また、バッファ１２０がコンピュータシステム１２に設
けられる。このデータ共用複合体のすべてのコンピュー
タシステムがそのような私用バッファを有する。更に、
コンピュータシステムの内の一つが管理ロジック１７に
ＲＥＡＤコマンドまたはＷＲＩＴＥコマンドを出せば、
このコンピュータシステムはそれ自体のバッファ内の、
要求されたデータが入れられるべき、あるいは得られる
べきアドレスを送る。
【００３１】本発明はＤＡＳＤから共用キャッシュへの
データの動きおよびそのように動かされたデータの更新
に関する。これに関し、共用キャッシュへの入力のため
にＤＡＳＤからコンピュータシステムにより得られるデ
ータページは表Ｉではそのページの登録簿エントリが変
更ビット１を有するとき「ダウンレベル」ページとされ
る。ＤＡＳＤから得られたページについての登録簿内の
変更ビットおよび空ビットが共に０にセットされると、
そのページは「クリーンページ」とされる。これに関
し、そのページのＤＡＳＤバージョンは共用キャッシュ
２０内のそのページのバージョンと同一である。
【００３２】本発明は一群の固有のコマンドとそれらコ
マンドの実行により生じる変化の登録簿エントリの登録
に依存する。これらコマンドをまず説明する。次に、他
のシステムから読取要求によりキャッシュミスが生じた
後にページのダウンレベルバージョンをキャッシュしよ
うとする間に更新されたページをキャッシュする一つの
システムの可能性にもかかわらず、そのページのデータ
の完全性を維持しつつ、図１の多重システムデータ共用
複合体内にページをキャッシュするためにいかにしてそ
れらコマンドが非ブロッキング直列化をサポートするか
について説明する。本発明の実施に当っては、一つの与
えられたページをオブジェクトとするコマンドがメモリ
１６内の管理ロジック１７によりそのページについての
他のコマンドと直列化される。
【００３３】ここにおいて図１のメモリシステム１６は
次のコマンドをサポートする：ＣＯＮＮＥＣＴコマン
ド。これはＮＶメモリ１６に接続する図１の多重システ
ムデータ共用複合体におけるデータベースシステムのイ
ンスタンスのようなソフトウェアシステムにより実行さ
れる。ＣＯＮＮＥＣＴコマンドに応じて管理ロジック１
７がこの接続システムの識別をシステムリスト２２に入
れて登録簿２４に現在存在するすべてのエントリおよび
その後になされるすべてのエントリのＳＶビットベクト
ル内にこの接続システムについてのフィールドを与え
る。
【００３４】ＲＥＡＤ ＰＡＧＥ ＣＳ，Ｐ，バッファ
アドレス。Ｓはそのコマンドを出すシステムを識別し、
Ｐは要求されたページを識別し、バッファアドレスはそ
のページを配布すべきそのシステムのバッファのアドレ
スを示す。
【００３５】ＷＲＩＴＥ ＰＡＧＥ（Ｓ，Ｐ，ＣＢ＝
１，バッファアドレス）。このコマンドは「無条件」Ｗ
ＲＩＴＥである。ＷＲＩＴＥ ＰＡＧＥコマンドが出さ
れると、そのコマンドを共に入力されるパラメータは識
別されたページについてのＣＢフィールドに対応するＣ
Ｂパラメータを含む。このページの更新は変更ビットを
１にセットすることにより示される。
【００３６】ＣＯＮＤＩＴＩＯＮＡＬ ＷＲＩＴＥ
（Ｓ，Ｐ，ＣＢ＝０，バッファアドレス）。このＣＯＮ
ＤＩＴＩＯＮＡＬ ＷＲＩＴＥコマンドはＮＶメモリ
に、条件付きで書込むコンピュータシステムが２次記憶
手段から得たが変更されていないページを入れるために
用いられる。
【００３７】図３において、ＲＥＡＤ ＰＡＧＥコマン
ドに応じた管理ロジック処理についての動作の流れが示
されている。まず、管理ロジック１７はＷＡＩＴ状態５
０となっており、そこからＵＮＣＯＮＤＩＴＩＯＮＡＬ
ＷＲＩＴＥ，ＣＯＮＤＩＴＩＯＮＡＬ ＷＲＩＴＥま
たはＲＥＡＤ ＰＡＧＥのプロセスを含む少なくとも三
つのプロセスの内の任意の一つに出ることが出来る。図
３において、上記の形を有するＲＥＡＤコマンドが入っ
たと仮定する。これはＲＥＡＤプロセスステップ６０で
示される。ＲＥＡＤ ＰＡＧＥコマンドを与える際に、
それを出すコンピュータシステムはそれ自体（ＳＩ、す
なわちｉ番目のシステム）、要求されたページ（Ｐ）、
および読取られたページを送るべきコンピュータシステ
ム内のバッファアドレスを識別する。管理ロジック１７
で行われるこの読取プロセスは三つのケースを有する。
【００３８】第一のケースは、識別されたページＰのエ
ントリが登録簿２４にあり、そのページのＥビットが０
にセットされて要求されたページが共用キャッシュ２０
にあることを示すとき生じる。これら条件は夫々決定ス
テップ６１と６２でテストされる。再決定が肯定である
場合には、この読取プロセスがステップ６３でそのエン
トリのＳＶビットベクトル内の識別されたｉ番目のコン
ピュータシステム（ＳＩ）に対応するビットを１にセッ
トし、ステップ６４で特定されたバッファアドレスのデ
ータページをもどしステップ６６でキャッシュヒット標
識をもどす。
【００３９】このケースの意味は、共用キャッシュ２０
にすでにあるページについて読取要求が出れば、そのペ
ージはキャッシュヒット標識と共にリクエスタに無条件
でもどされることである。リクエスタについてのＳビッ
トはこのシステムのもつページＰのコピーが現在のもの
であることを示すために第１の状態（１）に条件づけら
れる。
【００４０】第２のケースでは、登録簿２４にページＰ
についてのエントリはあるが、そのページが共用キャッ
シュ２０にまだ入れられていないものとする。この場
合、ページ読取ステップ６０に続き、決定ステップ６１
の結果が肯定、決定ステップ６２の結果が否定となる。
ここで、要求を行うシステムのＳビットは第１状態（す
なわち「１」）に条件づけられ、キャッシュミスが出さ
れる。この場合、前のＲＥＡＤ ＰＡＧＥコマンドは管
理ロジック１７に入っており、登録簿のエントリをつく
るがそのページはまだＤＡＳＤからとり出されていな
い。
【００４１】最後のケースではページＰ用の登録簿エン
トリはなく、管理ロジック１７は決定ステップ６１の否
定出力に従ってステップ７０，７１，７２を次々に実行
する。これに関し、ステップ７０で管理ロジックはペー
ジＰ用の登録簿エントリをつくり（使用可能な記憶手段
があるとして）、まずこのつくられたエントリ用の全Ｓ
Ｖビットベクトルを第２状態（好適には「０」）に条件
づける。次に、Ｅビットが１に、ＣＢが０にセットさ
れ、要求システム用のＳビットが第１状態に条件づけら
れる。最後に、キャッシュミスがステップ６８で出さ
れ、このロジックは待機状態となる。
【００４２】この最後のケースではシステムＳＩはペー
ジＰ用の第１ＲＥＡＤ要求を出しており、このページが
共用キャッシュ２０に入れられる前の次のＲＥＡＤ要求
はステップ６０，６１，６２，６７，６８を経る。要求
されたページがＤＡＳＤから共用キャッシュ２０に上げ
られてしまうと、ＲＥＡＤ要求はステップ６０，６１，
６２，６３，６４，６６を経る。
【００４３】更新されたページを共用キャッシュ２０に
書込むために管理ロジックで用いられるこのプロセスは
図４に示してある。ページはＲＥＡＤ ＰＡＧＥコマン
ドにより共用キャッシュ２０からとり出された後に更新
出来る。あるいは、ページはＤＡＳＤから得られた後で
あって、そのページが共用キャッシュ２０に入れられる
前にも更新しうる。システムＳＩがページＰを獲得し、
そのページを更新しておりそして今、そのページを共用
キャッシュ２０に書込まねばらならないものとする。シ
ステムＳＩは更新されたこのページＰの書込みのために
ＣＢ＝１のＷＲＩＴＥコマンドを出す。このＷＲＩＴＥ
コマンドに応じた管理ロジックによる処理を図４に示
す。
【００４４】図４においては三つのケース、すなわち、
ページＰ用のエントリが登録簿２４にあり、そしてＥ＝
０（そのページが共用キャッシュ２０にある）であるケ
ース、ページＰ用のエントリはあるが、そのページはま
だいずれの形でも共用キャッシュ２０に入れられていな
いケース、あるいは登録簿にそのページＰ用のエントリ
がないケース、がある。
【００４５】第１のケースでは管理ロジック１７（図
４）で行われる書込プロセスはステップ７０，７１，７
２を経てステップ７３，７４，７５，７６を実行する。
ステップ７３でページＰ用の登録簿エントリのＣＢフィ
ールドが１にセットされる。次にステップ７４でページ
Ｐの現在のバージョンがＷＲＩＴＥコマンドを有するバ
ッファアドレスのデータで重ね書きされる。次に、その
ページのデータエントリ用のＳＶ ＢＩＴ ＶＥＣＴＯ
Ｒ内のＳビットがＷＲＩＴＥコマンドを出すシステム用
のＳビットを除きすべて０にセットされる。ステップ７
５により管理ロジックはそのコマンドの許可をステップ
７６で要求システムにもどし待機状態５０に入る。
【００４６】第２のケースでは管理ロジック１７は待機
状態５０からステップ７０と７１を経て決定ステップ７
２で否定となり、ステップ７７，７８，７９，７５，７
６を実行する。ステップ７７で要求されたページ用の登
録簿エントリ内の変更ビットが１にセットされる。ステ
ップ７８で共用キャッシュ２０内にページＰ用のスペー
スが割当てられ、データがシステムＳ１のバッファアド
レスからそのスペースに移され、そのページのキャッシ
ュアドレスがそのページの登録簿エントリのページアド
レスフィールドに置かれる。次にステップ７９で空ビッ
トがページＰの登録簿エントリ内に０にセットされ、ス
テップ７５が実行され、それに続きブロックはそのコマ
ンドの許可をもどし待機状態５０に入る。
【００４７】第３のケースではページＰ用の登録簿エン
トリがないとき、決定ステップ７１は否定となり、ステ
ップ８１〜８５，７６が実行され、それに続きロジック
は待機状態５０に入る。ステップ８１で登録簿エントリ
がページＰについてつくられ、ステップ８２でそのペー
ジのエントリ用のスペースが共用キャッシュに割当てら
れる。ステップ８３と８４において、登録簿エントリ内
の関連するビットが条件づけられる。ステップ８３でそ
のページのＳＶビットベクトル内のすべてのビットが０
に初期化され、Ｅビットが０にセットされる。次にステ
ップ８４で要求システム（ビットＳＩ）用のＳビットが
１にされ、変更ビットも１にセットされてそのページが
変更されたことを示し、そのページのアドレスがエント
リに置かれる。ステップ８５でページＰ用の登録簿エン
トリが登録簿に入れられ、そのページがキャッシュの割
当てられた位置に置かれる。このときロジックは許可を
もどし、待機に入る。
【００４８】図４の書込プロセスは要求が拒否されない
のであるから無条件である。更に、ＷＲＩＴＥケースの
いずれの実行も問題のページについての変化ビットをセ
ットしそのページのＳＶビットベクトルのすべてのビッ
トを０にするものであり、書込コンピュータシステムに
ついてのビットを保管する。次のＣＯＮＤＩＴＩＯＮＡ
Ｌ ＷＲＩＴＥの説明から明らかとなるように、ＷＲＩ
ＴＷ中の非書込コンピュータシステムのＳビットを０に
することは共用キャッシュへのダウンレベルページのエ
ントリを防止する。しかしながら、このＷＲＩＴＥは後
に生じる無条件ＷＲＩＴＥの完了を妨げるものではな
い。常に一つのシステムのみが一つのページを変更する
ようにするため、本発明ではＷＲＩＴＥロックを書込シ
ステムにより獲得する。
【００４９】管理ロジック１７において用いる条件付き
書込処理を示す図５の処理においてシステムＳ１がＮＶ
メモリからキャッシュミスを受け、２次記憶手段からペ
ージを受けたがまだそれを変更しておらず、共用キャッ
シュ２０にそれをキャッシュしようとしているものとす
る。管理ロジック１７に送られるパラメータ群内でシス
テムＳ１は変更ビットを０にセットし、そのコンピュー
タシステムの所有するそのページがそのページの２次記
憶手段バージョンと等しいことを示す。ここでも三つの
ケースがある。
【００５０】第１のケースではシステムＳ１がＣＢ＝０
の条件付ＷＲＩＴＥコマンドを出す。このコマンドはス
テップ９０に入り、登録簿２４がページＰに対応するエ
ントリについてチェックされる。このページが登録簿で
あればステップ９１は肯定となり、ステップ９２でその
エントリの空ビットがチェックされてそのページがキャ
ッシュにあるかどうかを決定する。もしステップ９２が
肯定であればそのページではキャッシュにある。この時
点でシステムＳＩ用のＳビットは、他のシステムがその
ページを変更したかどうかの決定のためにそのページエ
ンリトのＳＶビットベクトル内でチェックされる。Ｓ１
ビットが１にセットされれば、そのページへの変更は生
じておらず、ステップ９３は肯定となる。ここで管理ロ
ジック１７はそのページがキャッシュにあり、Ｓ１によ
り与えられるページがキャッシュ内のページと同じであ
り、そのページでの重ね書きが要求されないことを決定
する。このように管理ロジック１７はステップ９５でＣ
ＯＮＤＩＴＩＯＮＡＬ ＷＲＩＴＥの許可を示す適正な
コードをもどす。しかしながら、システムＳＩのメモリ
から共用キャッシュ２０へのデータの転送はない。この
ロジックは次に待機に入る。
【００５１】第２のケースではページＰ用の登録簿エン
トリがあり、ステップ９１は肯定となる。しかしなが
ら、ステップ９２で管理ロジック１７が、そのページが
キャッシュになく、決定ステップ９２が否定となるとす
ると、次に決定ステップ９７に入る。ステップ９７でペ
ージＰ用のＳＶビットベクトルのビットＳＩが検査され
る。このビットが１にセットされていれば、システムＳ
Ｉは有効ページを所有する。この時点で決定ステップ９
７は肯定となる。共用キャッシュ内にスペースが割当て
られ、そのページのデータがシステムＳ１のバッファア
ドレスからそのスペースに移される。ステップ１００で
Ｅビットが０にセットされる。ステップ１０２でページ
アドレスが登録簿にセットされ、登録簿にエントリが置
かれる。最後に管理ロジックがシステムＳＩにＣＯＮＤ
ＩＴＩＯＮＡＬ ＷＲＩＴＥの許可をもどし待機に入
る。
【００５２】このケースではステップ９７は否定である
とする。このときシステムＳＩは有効ページを所有せ
ず、条件付書込処理がステップ１０５で終了し、管理ロ
ジック１７がＣＯＮＤＩＴＩＯＮＡＬ ＷＲＩＴＥコマ
ンドの拒否をシステムＳＩにもどし、待機状態５０に入
る。
【００５３】最後に管理ロジックが受け入れたＣＯＮＤ
ＩＴＩＯＮＡＬ ＷＲＩＴＥコマンドに応じて、登録簿
２４にページＰ用のエントリがなされなかったと決定す
れば、決定ステップ９１は否定となり、コマンド処理が
終了しそのコマンドがステップ１０５で拒否され、管理
ロジックは待機状態５０に入る。本発明の実施態様例 図６を参照して本発明の具体的実施態様の一例を述べ
る。コマンドと処理を上述のものとすると、この例は、
一つのページについてのコマンドが直列に処理される場
合にＮＶメモリで複数のシステムが非ブロッキング直列
化をもってそのページを読取り、更新しうるとき、本発
明はこのページのダウンレベルバージョンをそのページ
の最新のコピーに重ね書きしないようにするものである
ことを示す。非ブロッキング直列化は、ブロッキング直
列化には要求の待ち行列化、要求の回復が必要であり、
複雑な回復機構が必要であるから、ブロッキング直列化
より有利である。
【００５４】この例ではデータを共用する二つのシステ
ムＳ１とＳ２があるものとする。この例における事象の
シーケンスを示すため、ページＰについての代表的な登
録簿エントリ２００を用いる。また、時間の経過を下向
きの矢印「時間」で示す。
【００５５】まず、動作２０９でシステムＳ１がページ
ＰについてのＲＥＡＤ ＰＡＧＥコマンドを出すものと
する。更に、ＮＶメモリはＰについての登録簿エントリ
を有しないものとする。この場合、管理ロジックは動作
２１０でＲＥＡＤ処理のケース３を実行し、Ｐ用の登録
簿エントリをつくり、ページ各フィールドを満たすこと
によってそのエントリを初期化し、空ビットフィールド
を１にセットし、ページアドレスフィールドを０にセッ
トし、変化ビットフィールドを０にセツトし、Ｓ１とＳ
２フィールドにＳ１＝１，Ｓ２＝０を付加する。ケース
３の読取処理の終りに、動作２１１でＮＶメモリがシス
テムＳ１にキャッシュミス標識を出し、その場合Ｓ１は
動作２１２で２次記憶手段からのページＰの読取プロセ
スを開始する。
【００５６】次にＳ２が動作２１４でページＰについて
のＲＥＡＤ ＰＡＧＥコマンドを出すとする。この場
合、管理ロジックは動作２１５で読取処理ケース２を実
行し、Ｓ２＝１をセットし、動作２１６でキャッシュミ
スをもどす。この時点でシステムＳ２は動作２１８で２
次記憶手段からのページＰの読取処理を開始する。
【００５７】ここでシステムＳ２はページＰのＤＡＳＤ
バージョンを得る最初のシステムであるとする。このバ
ージョンではシステムＳ２は動作２１９でＣＯＮＤＩＴ
ＩＯＮＡＬ ＷＲＩＴＥをＣＢ＝０と共にＮＶメモリに
出す。ページＰについてのページエントリを得たがその
ページのコピーがキャッシュになく、ＳＶビットベクト
ルビットがＳ２＝１であると、管理ロジック１７は動作
２２０でＣＯＮＤＩＴＩＯＮＡＬ ＷＲＩＴＥコマンド
処理ステップ９０，９１，９２，９７，９９，１００，
１０２を実行し、そのページを共用キャッシュ２０に入
れ、Ｅビットを０にセットし、そのページのキャッシュ
アドレスを登録簿に入れ、動作２２１でＣＯＮＤＩＴＩ
ＯＮＡＬ ＷＲＩＴＥの許可を出す。
【００５８】次にシステムＳ１がそれをＤＡＳＤから読
取る前にシステムＳ２がページＰを更新し、動作２２３
でＣＢ＝１と共にＷＲＩＴＥコマンドを出すとする。こ
れに応じ、管理ロジック１７は動作２２５でＷＲＩＴＥ
処理のケース１を実行し、ＳＶ ＢＩＴ ＶＥＣＴＯＲ
内のビットＳ１を０に変化させる。これは、システムＳ
１の所有するページＰのコピーがダウンレベルであるこ
とを示す。
【００５９】最後に、ページＰについて動作２１２にお
けるシステムＳ１により開始されるディスク読取処理が
完了したとする。このとき、システムＳ１は動作２２７
でページＰのダウンレベルバージョンをＣＯＮＤＩＴＩ
ＯＮＡＬ ＷＲＩＴＥコマンドによりＮＶメモリに置こ
うとする。管理ロジック１７はＣＯＮＤＩＴＩＯＮＡＬ
ＷＲＩＴＥ処理のステップ９０〜９３を経て、決定ス
テップ９３を否定とし、動作２２８でＣＯＮＤＩＴＩＯ
ＮＡＬ ＷＲＩＴＥを拒否する。ＣＯＮＤＩＴＩＯＮＡ
Ｌ ＷＲＩＴＥの拒否により、システムＳ１は他のＲＥ
ＡＤＰＡＧＥコマンド動作２３０でＮＶメモリからペー
ジＰを得ることが出来る。
【００６０】第１レベルの記憶手段から得たページを共
用ＮＶメモリに移すためのブロッキング直列化プロセス
は、登録簿エントリまたはデータがないことによりコマ
ンドがキャッシュミスを生じさせてもＮＶメモリが第１
ＲＥＡＤ ＰＡＧＥコマンドでそのページのキャッシン
グ（ＳＶビットベクトル内）の追跡を開始するから、良
好に機能する。他のシステムからの無条件ＷＲＩＴＥコ
マンドはページＰ用の変更ビットをセットし、そのペー
ジのＳＶビットベクトル内の書込システム以外のすべて
の他のシステムのＳビットをリセットする。次のＣＯＮ
ＤＩＴＩＯＮＡＬ ＷＲＩＴＥコマンドの処理は（ａ）
ＳＶビットベクトル内の書込システムのＳビットまたは
（ｂ）ページ用の登録簿エントリの欠除による。ＮＶメ
モリは上記いずれの場合もＣＯＮＤＩＴＩＯＮＡＬ Ｗ
ＲＩＴＥコマンドを拒否する。
【００６１】ケース（ａ）についてＣＯＮＤＩＴＩＯＮ
ＡＬ ＷＲＩＴＥコマンドを拒否する理由は、他のシス
テムがそのページを更新していることがあり、あるいは
ＮＶメモリがそのエントリを失った後再びつくったこと
がありうるからである。
【００６２】ケース（ｂ）についてＣＯＮＤＩＴＩＯＮ
ＡＬ ＷＲＩＴＥコマンドが拒否される理由は、次のシ
ナリオ、すなわちシステムＳ１がページＰのＲＥＡＤ
ＰＡＧＥコマンドを出してキャッシュミスを受ける場合
について述べる。システムＳ１はこのとき、２次記憶手
段からそのページを読取る。その間、システムＳ２がペ
ージＰのＲＥＡＤ ＰＡＧＥコマンドを出し、キャッシ
ュミスを受け、システムＳ１の前に２次記憶手段からペ
ージＰを得る。ここでシステムＳ２はページＰに入るた
めにＣＯＮＤＩＴＩＯＮＡＬ ＷＲＩＴＥコマンドを出
し、ページＰを更新してＣＢ＝１と共にＷＲＩＴＥコマ
ンドを出し、システムＳ１用のＳビットに無効をマーク
する。（これは図６に示す処理である）。次にシステム
Ｓ２はページＰをＮＶメモリから除去しそれを２次記憶
手段に書込む。ページＰ用の登録簿エントリ及び共用キ
ャッシュの割当分は利用可能となり、ＮＶメモリにより
使用される。ここで、システムＳ１のＣＯＮＤＩＴＩＯ
ＮＡＬ ＷＲＩＴＥコマンドが許可されるべきものとす
ると、ページＰのダウンレベルコピーがＮＶメモリにキ
ャッシュされる。従ってＣＯＮＤＩＴＩＯＮＡＬ ＷＲ
ＩＴＥコマンドはそのページＰについての登録簿エント
リがない場合には拒否されねばならない。ＣＢ＝１を伴うＣＯＮＤＩＴＩＯＮＡＬ ＷＲＩＴＥ 本発明ではＣＯＮＤＩＴＩＯＮＡＬ ＷＲＩＴＥコマン
ドは変更ビットを１にセットしてコンピュータシステム
により出すことが出来る。これに関し、このコマンドは
そのコンピュータシステムが更新した、２次記憶手段か
ら得られるページをＮＶメモリに入れるために用いられ
る。この場合、コンピュータシステムは、ＣＢ＝１を除
き上記と同一のパラメータ群を有するＣＯＮＤＩＴＩＯ
ＮＡＬＷＲＩＴＥコマンドで更新されたページをキャッ
シュに入れるように管理ロジック１７を促す。この条件
で一つのページに対する更新の直列化のための大域ロッ
クが回避される。そのような大域ロックの回避は次の１
〜１２に示す通りである。 １． システムＳ１がページＰ用のＲＥＡＤ ＰＡＧＥ
を出す。 ２． システムＳ２がページＰ用のＲＥＡＤ ＰＡＧＥ
を出す。 ３． システムＳ２がページＰを得て、その共用キャッ
シュへの条件付き書込みの前にそのバッファでそのペー
ジを更新する。 ４． システムＳ２がＣＢ＝１として、ページＰについ
てのＣＯＮＤＩＴＩＯＮＡＬ ＷＲＩＴＥを出す。 ５． システムＳ１がページＰを得て、そのページをそ
のバッファで更新する。
【００６３】６． システムＳ１がＣＢ＝１としてペー
ジＰのＣＯＮＤＩＴＩＯＮＡＬ ＷＲＩＴＥを出す。 ７． システムＳ１のＣＯＮＤＩＴＩＯＮＡＬ ＷＲＩ
ＴＥは、ページＰのＳＶビットベクトル内のビットＳ１
が「無効」とマークされる（その値は０）から拒否され
る。 ８． システムＳ１がページＰのＲＥＡＤ ＰＡＧＥを
出す。 ９． Ｓ１のＲＥＡＤ ＰＡＧＥコマンドに応じて管理
ロジックがページＰのＳＶビットベクトル内のビットＳ
１を「有効」にセットする（値１）。 10． システムＳ１が共用キャッシュまたは２次記憶手
段からページＰの最新のバージョンを得る。このバージ
ョンはシステムＳ２でなされた更新を含みうる。 11． システムＳ１がそのバッファ内のページＰを更新
する。 12． システムＳ１がＣＢ＝１としてＣＯＮＤＩＴＩＯ
ＮＡＬ ＷＲＩＴＥコマンドを出す。
【００６４】他のシステムがページＰを更新していない
とすると、システムＳ１のＣＯＮＤＩＴＩＯＮＡＬ Ｗ
ＲＩＴＥコマンドは受け入れられ、そしてそれはシステ
ムＳ１とＳ２の更新を含みうる。従って本発明のこの例
では任意のコンピュータシステムにおいて共用キャッシ
ュ２０への条件付き書込についてのシステムの障害には
ＣＯＮＤＩＴＩＯＮＡＬ ＷＲＩＴＥコマンドが続き、
そしてこれはシステムがそのページの更新を行なおうと
する限り続く。このように、大域ロックを避け、ＣＯＮ
ＤＩＴＩＯＮＡＬ ＷＲＩＴＥコマンドで更新が直列化
される。最良の態様 本発明では図１に示し説明したものが最良のシステムの
実施態様である。本発明は管理ロジック１７およびコン
ピュータシステム１０，１１，１２のデータベース管理
システムのプログラミングの形で実施しうる。そのよう
なプログラミングは図３，４，５のプロセスフロー図、
図６の動作のフロー図、およびそれらについての説明か
ら実現しうる。これに関し、管理ロジック１７は図２の
共用キャッシュ２０へのＤＡＳＤから得られたデータの
非ブロック化キャッシングのための機構として実現しう
る。これは、管理ロジックが上記の説明およびフロー図
から引き出しうる回路を用いた部分的または完全にハー
ドワイヤードとされたものとすることを妨げるものでは
ない。
【００６５】
【発明の効果】本発明によれば、共用データ多重コンピ
ュータシステムにおいて、共用キャッシュ内の任意のデ
ータページが他の共用データ記憶資源から得られたその
ページの前のバージョンで重ね書きされないようにする
ことができる。
【図面の簡単な説明】
【図１】共用キャッシュとして用いられる高速不揮発性
メモリを含む多重システムデータ共用複合体のブロック
図。
【図２】図１の共用メモリと本発明の実施に必要なデー
タ構造の詳細を示すブロック図。
【図３】本発明によるＲＥＡＤコマンドについてのプロ
セスフローを示す図。
【図４】本発明による無条件ＷＲＩＴＥについてのプロ
セスフロー図。
【図５】本発明によるＣＯＮＤＩＴＩＯＮＡＬ ＷＲＩ
ＴＥコマンドについてのプロセスフロー図。
【図６】本発明の方法を示すフロー図。
【符号の説明】
１０，１１，１２ コンピュータシステム １４，１５ ＤＡＳＤ １６ ＮＶメモリ １８，１９，２０ 高速リンク １７ 管理ロジック ２０ 共用キャッシュ ２２ システムリスト ２４ 登録簿

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】ＷＲＩＴＥコマンドに応じて比較的高速の
    メモリにデータを記憶させ、ＲＥＡＤコマンドに応じて
    前記メモリからデータを得、更に前記メモリに記憶され
    ているデータを示す登録簿エントリを生成、管理、及び
    削除するための管理ロジック手段と、データを記憶する
    ための比較的低速の記憶手段と、前記メモリ、前記管理
    ロジック手段、及び前記記憶手段それぞれに接続されて
    いる複数のコンプピュータシステムを含む複合システム
    において、前記メモリへのデータブロックのエントリを
    制御する方法であって、 第１コンピュータシステムがデータブロックを読み出す
    ために前記管理ロジック手段にＲＥＡＤコマンドを与え
    るステップと、 このＲＥＡＤコマンドに応じて、前記管理ロジック手段
    が前記データブロックの登録簿エントリを生成するステ
    ップと、 前記管理ロジック手段が登録簿の中に前記データブロッ
    クのための登録簿エントリを保存するステップと、 第２コンピュータシステムが前記記憶手段から前記デー
    タブロックを読取るステップと、 前記第２コンピュータシステムが前記メモリに前記デー
    タブロックを記憶させるためにＷＲＩＴＥコマンドを発
    生するステップと、 このＷＲＩＴＥコマンドに応じて、前記管理ロジック手
    段がもし前記登録簿から前記データブロック用の登録簿
    エントリが削除されていれば前記メモリへの前記データ
    ブロックのエントリを禁止し、そうでなければ前記メモ
    リに前記データブロックを記憶させるステップと、 を有する、比較的高速のメモリへのデータブロックのエ
    ントリを制御する方法。
  2. 【請求項２】ＷＲＩＴＥコマンドに応じて比較的高速の
    メモリにデータを記憶させ、ＲＥＡＤコマンドに応じて
    前記メモリからデータを得るための管理ロジック手段
    と、データを記憶するための比較的低速の記憶手段と、
    前記メモリ、前記管理ロジック手段、及び前記記憶手段
    それぞれに接続されている複数のコンプピュータシステ
    ムとを含む複合システムにおいて、前記メモリへのデー
    タブロックのエントリを制御する方法であって、 データブロックを得るためにそのデータブロックが前記
    メモリに記憶される前に第１コンピュータシステムによ
    って発せられるＲＥＡＤコマンドに応じて、前記管理ロ
    ジック手段が前記複数のコンピュータシステムそれぞれ
    を示すシステム識別子を含みかつ前記データブロックを
    示す登録簿エントリを登録簿内に生成し、記憶するステ
    ップと、 前記ＲＥＡＤコマンドに応じて、前記管理ロジック手段
    が第１コンピュータシステム用のシステム識別子に前記
    データブロックのバージョンが有効であることを示す第
    １状態をセットするステップと、 もし前記データブロックが第２コンピュータシステムに
    よって更新されたバージョンであるならば、前記管理ロ
    ジック手段が第１コンピュータシステム用のシステム識
    別子に前記データブロックのバージョンが有効でないこ
    とを示す第２状態をセットするステップと、 第１コンピュータシステムが前記記憶手段から前記デー
    タブロックを読み出すステップと、 第１コンピュータシステムが前記データブロックを前記
    メモリに記憶させるためにＷＲＩＴＥコマンドを発する
    ステップと、 前記ＷＲＩＴＥコマンドに応じて、前記管理ロジック手
    段が、もし第１コンピュータシステム用のシステム識別
    子が第２状態にセットされていれば、第１コンピュータ
    システムから前記メモリへの前記データブロックを禁止
    するステップと、 そうでないならば前記管理ロジック手段が、前記第１コ
    ンピュータシステムから前記メモリへの前記データブロ
    ックを記憶させるステップと、 を有する、比較的高速のメモリへデータブロックのエン
    トリを制御する方法。
  3. 【請求項３】前記ＲＥＡＤコマンドは、 前記データブロックを示す登録簿エントリが登録簿に存
    在するか否かをチェックするステップと、 もし前記データエントリが存在し、かつ前記データブロ
    ックが前記メモリに存在していれば、前記第１コンピュ
    ータシステム用のシステム識別子に前記第１状態をセッ
    トし、前記第１コンピュータシステムに前記データブロ
    ックが上記メモリ内にあることを指摘するステップと、 そうでないならば、前記第１コンピュータシステム用の
    システム識別子を前記第１状態にセットし、前記第１コ
    ンピュータシステムに前記データブロックが前記メモリ
    内にないことを指摘するステップと、 を含んでいる、請求項２に記載の方法。
  4. 【請求項４】前記ＲＥＡＤコマンドは、 前記データブロックを示す登録簿エントリが登録簿に存
    在しないならば、その登録簿にそのデータブロックを示
    す登録簿エントリを記憶するステップと、 前記登録簿エントリに含まれる全てのシステム識別子に
    前記第２状態を初期設定するステップと、 第１コンピュータシステム用のシステム識別子に前記第
    １状態をセットするステップと、 前記第１コンピュータシステムに前記データブロックが
    前記メモリに記憶されていないことを指摘するステップ
    と、 を含んでいる請求項３に記載の方法。
  5. 【請求項５】前記第１コンピュータシステムから前記メ
    モリへの前記データブロックを記憶させるステップは、 もし前記データブロックが前記メモリ内に記憶されてい
    る場合、もし第１コンピュータイステム用のシステム識
    別子が前記第２状態にセットされていれば第１コンピュ
    ーラシステムにＷＲＩＴＥコマンドが受入れらないこと
    を指摘するステップと、 そうでなければ第１コンピューラシステムにＷＲＩＴＥ
    コマンドが受入れられることを指摘するステップと、 を含んでいる、請求項２に記載の方法。
  6. 【請求項６】前記第１コンピュータシステムから前記メ
    モリへの前記データブロックを記憶させるステップは、 前記データブロックを示す登録簿エントリが前記メモリ
    に存在しかつ前記データブロックが前記メモリに存在し
    ない場合、もし第１コンピュータシステム用のシステム
    識別子が前記第２状態にセットされているならば、前記
    メモリへの前記データブロックのエントリを禁止するス
    テップと、 そうでなければ、第１コンピュータシステムからメモリ
    へデータブロックを記憶させるステップと、 を含んでいる、請求項２に記載の方法。
  7. 【請求項７】前記データブロックを示す登録簿エントリ
    が登録簿に存在しないならば、前記メモリへの前記デー
    タブロックのエントリを禁止し、第１コンピュータシス
    テムにそのエントリが拒絶されたことを指摘するステッ
    プと、 を含んでいる請求項６に記載の方法。
  8. 【請求項８】比較的高速のメモリ、データを記憶するた
    めの少なくとも１個の比較的低速の記憶手段、このメモ
    リと記憶手段とに接続される複数のコンピュータシステ
    ム、及び前記複数のコンピュータシステムに接続され、
    前記メモリにおけるデータのキャッシングを直列化する
    ための大域ロック機構を使用しない管理ロジック装置を
    含むコンピュータ装置において、 前記管理ロジック装置は、 前記メモリに存在しないデータブロックの読み出し要求
    に応じ、前記各コンピュータシステムそれぞれが有効な
    データブロックのバージョンを有するか否かを示す複数
    のシステム識別子フィールドを含むシステム有効ベクト
    ルを前記メモリ内に生成し記憶するためのシステム有効
    ベクトル手段と、 １つのコンピュータシステムからの要求に応じて、その
    要求したコンピュータシステム用のシステム識別子フィ
    ールドに、その要求したコンピュータシステムが有効な
    データブロックのバージョンを有することを示す状態を
    セットし、他の要求しなかった全てのコンピュータシス
    テム用のシステム識別子フィールドに、各データブロッ
    クが有効なデータブロックのバージョンを有してしない
    ことを示す状態をセットするように、前記メモリ内にデ
    ータブロックの更新バージョンを記憶する第１ＷＲＩＴ
    Ｅ手段と、 前記記憶手段から得られるデータブロックのバージョン
    を保持するコンピュータシステムからの要求に応じて、
    前記記憶手段から得られるデータブロックのバージョン
    を前記メモリに記憶し、前記データブロックのバージョ
    ンを保持するその要求したコンピュータシステム用のシ
    ステム識別子フィールドが、その要求したコンピュータ
    システムが有効なデータブロックのバージョンを有する
    ことを示す状態にセットされる時に、前記記憶手段から
    得られるデータブロックのバージョンを前記メモリに記
    憶する第２ＷＲＩＴＥ手段と、 を有するコンピュータ装置。
  9. 【請求項９】比較的高速のメモリ、データを記憶するた
    めの少なくとも１個の比較的低速の記憶手段、このメモ
    リおよび記憶手段に接続される複数のコンピュータシス
    テム、及びＷＲＩＴＥコマンドに応じて前記メモリにデ
    ータを記憶させ、ＲＥＡＤコマンドに応じてそのメモリ
    からデータを獲得し又そのメモリに記憶されたデータに
    対応する登録簿エントリを生成する管理ロジック手段を
    含むシステムにおいて、前記メモリへのデータブロック
    へのエントリを制御する方法であって、 第１コンピュータシステムが前記メモリからデータブロ
    ックを読取るためにＲＥＡＤコマンドを発するステップ
    と、 このＲＥＡＤコマンドに応じ、前記管理ロジック手段
    は、前記各コンピュータシステムが有効なデータブロッ
    クバージョンを有することを示す第１状態又は各コンピ
    ュータシステムが有効なデータブロックバージョンを有
    しないことを示す第２状態のいずれかが選択的にセット
    される各コンピュータシステム毎のシステム識別子を含
    む第１情報を有する前記データブロックに対応する登録
    簿エントリを生成するステップと、 このＲＥＡＤコマンドに応じて、前記管理ロジック手段
    が前記第１コンピュータシステム用のシステム識別子に
    前記第１状態をセットするステップと、 第２コンピュータシステムが前記データブロックを更新
    し、その更新されたデータブロックを前記メモリに書込
    むステップと、 前記メモリへの更新されたデータブロックの書込みに応
    じて、前記管理ロジック手段が前記第１コンピュータシ
    ステム用のシステム識別子の状態を前記第２状態に変更
    するステップと、 前記第１コンピュータシステムが、前記比較的低速な記
    憶手段からデータブロックを得て、その記憶手段から得
    たデータブロックを変更・更新されるように変更するス
    テップと、 前記第１コンピュータシステムが、前記変更・更新され
    たデータブロックを前記メモリに記憶するためにＷＲＩ
    ＴＥコマンドを発するステップと、 前記第１コンピュータシステム用のシステム識別子の前
    記第２状態に応じて、前記管理ロジック手段が前記第１
    コンピュータシステムから前記メモリへの前記変更・更
    新されたデータブロックのエントリを禁止するステップ
    と、 （ａ） 前記第１コンピュータシステムが前記メモリか
    らのデータブロックを読み取るためにＲＥＡＤコマンド
    を発するステップと、 （ｂ） このＲＥＡＤコマンドに応じて、前記管理ロジ
    ック手段が前記第１コンピュータシステム用のシステム
    識別子の状態を前記第１状態に変えるステップと、 （ｃ） 前記第１コンピュータシステムが変更・更新さ
    れたデータブロックを前記メモリに記憶するために、Ｗ
    ＲＩＴＥコマンドを発するステップと、 （ｄ） もし前記第１コンピュータシステム用のシステ
    ム識別子が前記第１状態であれば、前記管理ロジック手
    段が変更・更新されたデータブロックを前記メモリに記
    憶し、そうでない場合には上記変更・更新されたデータ
    ブロックが前記メモリに記憶されるまで前記ステップ
    （ａ）〜（ｄ）を実行するステップと、 を含んでいる、メモリへのデータブロックのエントリを
    制御する方法。
JP3294645A 1990-12-14 1991-11-11 メモリへのデータブロックのエントリを制御する方法 Expired - Lifetime JPH0799509B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US628211 1990-12-14
US07/628,211 US5276835A (en) 1990-12-14 1990-12-14 Non-blocking serialization for caching data in a shared cache

Publications (2)

Publication Number Publication Date
JPH04268649A JPH04268649A (ja) 1992-09-24
JPH0799509B2 true JPH0799509B2 (ja) 1995-10-25

Family

ID=24517943

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3294645A Expired - Lifetime JPH0799509B2 (ja) 1990-12-14 1991-11-11 メモリへのデータブロックのエントリを制御する方法

Country Status (3)

Country Link
US (1) US5276835A (ja)
EP (1) EP0490526A3 (ja)
JP (1) JPH0799509B2 (ja)

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04284548A (ja) * 1991-03-14 1992-10-09 Nec Corp データベース排他制御方式
US5426747A (en) * 1991-03-22 1995-06-20 Object Design, Inc. Method and apparatus for virtual memory mapping and transaction management in an object-oriented database system
JP2533266B2 (ja) * 1991-06-14 1996-09-11 インターナショナル・ビジネス・マシーンズ・コーポレイション 共用デ―タシステムにおけるデ―タ資源のロッキング方法及びシステム間のデ―タロック管理方法
EP0553743A1 (en) * 1992-01-31 1993-08-04 Motorola, Inc. A cache controller
US5428761A (en) * 1992-03-12 1995-06-27 Digital Equipment Corporation System for achieving atomic non-sequential multi-word operations in shared memory
US5408653A (en) * 1992-04-15 1995-04-18 International Business Machines Corporation Efficient data base access using a shared electronic store in a multi-system environment with shared disks
US5974508A (en) * 1992-07-31 1999-10-26 Fujitsu Limited Cache memory system and method for automatically locking cache entries to prevent selected memory items from being replaced
US5715424A (en) * 1992-12-10 1998-02-03 International Business Machines Corporation Apparatus and method for writing data onto rewritable optical media
JP2784440B2 (ja) * 1993-04-14 1998-08-06 インターナショナル・ビジネス・マシーンズ・コーポレイション データ・ページの転送制御方法
US5519846A (en) * 1993-12-23 1996-05-21 Unisys Corporation Multiprocessor system with scheme for managing allocation and reservation of cache segments in a cache system employing round-robin replacement and exclusive access
TW243509B (en) * 1994-01-31 1995-03-21 Ibm Data processor with memory cache and method of operation
US5574902A (en) * 1994-05-02 1996-11-12 International Business Machines Corporation Efficient destaging of updated local cache pages for a transaction in a multisystem and multiprocess database management system with a high-speed shared electronic store
US5546579A (en) * 1994-05-02 1996-08-13 International Business Machines Corporation Page refreshing procedure using two locking granularities to ensure cache coherency in a multisystem database processing environment having a high-speed shared electronic store
US5577226A (en) * 1994-05-06 1996-11-19 Eec Systems, Inc. Method and system for coherently caching I/O devices across a network
US5893147A (en) * 1994-12-22 1999-04-06 Intel Corporation Method and apparatus for distinguishing system memory data from alternative memory data in a shared cache memory
US5671390A (en) * 1995-05-23 1997-09-23 International Business Machines Corporation Log structured array storage subsystem using LSA directory and LSA sub-directory stored in different storage media
US5692182A (en) * 1995-10-05 1997-11-25 International Business Machines Corporation Bufferpool coherency for identifying and retrieving versions of workfile data using a producing DBMS and a consuming DBMS
US5727220A (en) * 1995-11-29 1998-03-10 International Business Machines Corporation Method and system for caching and referencing cached document pages utilizing a presentation data stream
US6012085A (en) * 1995-11-30 2000-01-04 Stampede Technolgies, Inc. Apparatus and method for increased data access in a network file object oriented caching system
US5835943A (en) * 1995-11-30 1998-11-10 Stampede Technologies, Inc. Apparatus and method for increased data access in a network file oriented caching system
US5682514A (en) * 1995-11-30 1997-10-28 Stampede Technologies, Inc. Apparatus and method for increased data access in a network file oriented caching system
US6122637A (en) * 1995-11-30 2000-09-19 Yohe; Thomas Patrick Apparatus and method for increased data access in an object oriented caching system
US6065100A (en) * 1996-11-12 2000-05-16 Micro-Design International Caching apparatus and method for enhancing retrieval of data from an optical storage device
US6240414B1 (en) 1997-09-28 2001-05-29 Eisolutions, Inc. Method of resolving data conflicts in a shared data environment
US7447712B2 (en) 1997-09-28 2008-11-04 Global 360, Inc. Structured workfolder
US6353836B1 (en) * 1998-02-13 2002-03-05 Oracle Corporation Method and apparatus for transferring data from the cache of one node to the cache of another node
US7930278B2 (en) * 1998-02-13 2011-04-19 Oracle International Corporation Methods to perform disk writes in a distributed shared disk system needing consistency across failures
US7200623B2 (en) * 1998-11-24 2007-04-03 Oracle International Corp. Methods to perform disk writes in a distributed shared disk system needing consistency across failures
US7065540B2 (en) * 1998-11-24 2006-06-20 Oracle International Corporation Managing checkpoint queues in a multiple node system
US6553391B1 (en) * 2000-06-08 2003-04-22 International Business Machines Corporation System and method for replicating external files and database metadata pertaining thereto
US6618793B2 (en) * 2000-12-18 2003-09-09 Redback Networks, Inc. Free memory manager scheme and cache
US6850938B1 (en) * 2001-02-08 2005-02-01 Cisco Technology, Inc. Method and apparatus providing optimistic locking of shared computer resources
US7895173B1 (en) 2001-06-27 2011-02-22 Microsoft Corporation System and method facilitating unified framework for structured/unstructured data
US7120746B2 (en) * 2002-09-09 2006-10-10 International Business Machines Corporation Technique for data transfer
US7020746B2 (en) * 2003-01-28 2006-03-28 Microsoft Corporation Method and system for an atomically updated, central cache memory
US20040199727A1 (en) * 2003-04-02 2004-10-07 Narad Charles E. Cache allocation
US7047379B2 (en) * 2003-07-11 2006-05-16 International Business Machines Corporation Autonomic link optimization through elimination of unnecessary transfers
US7222117B1 (en) 2003-11-14 2007-05-22 Advent Software, Inc. Segmented global area database
EP1622009A1 (en) * 2004-07-27 2006-02-01 Texas Instruments Incorporated JSM architecture and systems
US20060143256A1 (en) * 2004-12-28 2006-06-29 Galin Galchev Cache region concept
US20060143389A1 (en) * 2004-12-28 2006-06-29 Frank Kilian Main concept for common cache management
US7539821B2 (en) * 2004-12-28 2009-05-26 Sap Ag First in first out eviction implementation
US8176022B1 (en) 2006-08-26 2012-05-08 Radames Garcia Locking protocol using dynamic locks and dynamic shared memory
US8499120B2 (en) * 2008-10-17 2013-07-30 Seagate Technology Llc User selectable caching management
US8458217B1 (en) 2009-08-24 2013-06-04 Advent Software, Inc. Instantly built information space (IBIS)
US8510334B2 (en) * 2009-11-05 2013-08-13 Oracle International Corporation Lock manager on disk
US8769350B1 (en) 2011-09-20 2014-07-01 Advent Software, Inc. Multi-writer in-memory non-copying database (MIND) system and method
US8332349B1 (en) 2012-01-06 2012-12-11 Advent Software, Inc. Asynchronous acid event-driven data processing using audit trail tools for transaction systems
CN103309754B (zh) * 2012-03-15 2017-02-15 宇龙计算机通信科技(深圳)有限公司 终端和数据分区管理方法
US9223780B2 (en) 2012-12-19 2015-12-29 Microsoft Technology Licensing, Llc Non-blocking caching technique
US9286002B1 (en) 2012-12-28 2016-03-15 Virident Systems Inc. Dynamic restriping in nonvolatile memory systems
US9842660B1 (en) 2012-12-28 2017-12-12 Virident Systems, Llc System and method to improve enterprise reliability through tracking I/O performance metrics in non-volatile random access memory
US9135164B2 (en) 2013-03-15 2015-09-15 Virident Systems Inc. Synchronous mirroring in non-volatile memory systems
US8996796B1 (en) 2013-03-15 2015-03-31 Virident Systems Inc. Small block write operations in non-volatile memory systems
US10073626B2 (en) 2013-03-15 2018-09-11 Virident Systems, Llc Managing the write performance of an asymmetric memory system
US9122588B1 (en) 2013-03-15 2015-09-01 Virident Systems Inc. Managing asymmetric memory system as a cache device
US8886671B1 (en) 2013-08-14 2014-11-11 Advent Software, Inc. Multi-tenant in-memory database (MUTED) system and method
US10802973B1 (en) 2019-07-01 2020-10-13 Bank Of America Corporation Data access tool
EP3673376B1 (en) 2019-09-12 2022-11-30 Advanced New Technologies Co., Ltd. Log-structured storage systems
SG11202002614XA (en) 2019-09-12 2020-04-29 Alibaba Group Holding Ltd Log-structured storage systems
WO2019228569A2 (en) 2019-09-12 2019-12-05 Alibaba Group Holding Limited Log-structured storage systems
CN111183450B (zh) 2019-09-12 2024-04-19 创新先进技术有限公司 日志结构存储系统
WO2019228572A2 (en) 2019-09-12 2019-12-05 Alibaba Group Holding Limited Log-structured storage systems
US10942852B1 (en) 2019-09-12 2021-03-09 Advanced New Technologies Co., Ltd. Log-structured storage systems
CN119271644A (zh) 2019-09-12 2025-01-07 蚂蚁链技术有限公司 日志结构存储系统
EP3669263B1 (en) * 2019-09-12 2022-03-02 Advanced New Technologies Co., Ltd. Log-structured storage systems
WO2019228574A2 (en) 2019-09-12 2019-12-05 Alibaba Group Holding Limited Log-structured storage systems

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4080651A (en) * 1977-02-17 1978-03-21 Xerox Corporation Memory control processor
US4126894A (en) * 1977-02-17 1978-11-21 Xerox Corporation Memory overlay linking system
US4399504A (en) * 1980-10-06 1983-08-16 International Business Machines Corporation Method and means for the sharing of data resources in a multiprocessing, multiprogramming environment
US4410944A (en) * 1981-03-24 1983-10-18 Burroughs Corporation Apparatus and method for maintaining cache memory integrity in a shared memory environment
US4445174A (en) * 1981-03-31 1984-04-24 International Business Machines Corporation Multiprocessing system including a shared cache
US4551799A (en) * 1983-02-28 1985-11-05 Honeywell Information Systems Inc. Verification of real page numbers of stack stored prefetched instructions from instruction cache
US4891749A (en) * 1983-03-28 1990-01-02 International Business Machines Corporation Multiprocessor storage serialization apparatus
JPS6079460A (ja) * 1983-10-07 1985-05-07 Nec Corp 密結合多重演算装置における制御方式
US4561051A (en) * 1984-02-10 1985-12-24 Prime Computer, Inc. Memory access method and apparatus in multiple processor systems
US4768148A (en) * 1986-06-27 1988-08-30 Honeywell Bull Inc. Read in process memory apparatus
US4920485A (en) * 1986-09-02 1990-04-24 Amdahl Corporation Method and apparatus for arbitration and serialization in a multiprocessor system
US4809168A (en) * 1986-10-17 1989-02-28 International Business Machines Corporation Passive serialization in a multitasking environment
US4843542A (en) * 1986-11-12 1989-06-27 Xerox Corporation Virtual memory cache for use in multi-processing systems
JPS63267670A (ja) * 1987-04-23 1988-11-04 Murata Mach Ltd 自動ワインダ−
JPS63277943A (ja) * 1987-05-09 1988-11-15 Citizen Watch Co Ltd 電子体温計
JPS6478361A (en) * 1987-06-22 1989-03-23 Hitachi Ltd Data processing system
US4888681A (en) * 1987-10-19 1989-12-19 International Business Machines Corporation Space management system for data files having shared access
US5023776A (en) * 1988-02-22 1991-06-11 International Business Machines Corp. Store queue for a tightly coupled multiple processor configuration with two-level cache buffer storage
JPH01303527A (ja) * 1988-05-31 1989-12-07 Hitachi Ltd 共有資源の管理方法
US4928225A (en) * 1988-08-25 1990-05-22 Edgcore Technology, Inc. Coherent cache structures and methods
JP2685530B2 (ja) * 1988-09-14 1997-12-03 株式会社日立製作所 共用データの管理方法
US5119485A (en) * 1989-05-15 1992-06-02 Motorola, Inc. Method for data bus snooping in a data processing system by selective concurrent read and invalidate cache operation
US5130922A (en) * 1989-05-17 1992-07-14 International Business Machines Corporation Multiprocessor cache memory system using temporary access states and method for operating such a memory
US5075846A (en) * 1989-09-29 1991-12-24 Motorola, Inc. Memory access serialization as an MMU page attribute

Also Published As

Publication number Publication date
US5276835A (en) 1994-01-04
EP0490526A3 (en) 1993-11-10
EP0490526A2 (en) 1992-06-17
JPH04268649A (ja) 1992-09-24

Similar Documents

Publication Publication Date Title
JPH0799509B2 (ja) メモリへのデータブロックのエントリを制御する方法
JP2505939B2 (ja) デ―タのキャストアウトを制御する方法
JP2559959B2 (ja) 複数の非同期的プロセスによりレコードを更新する方法
US5537574A (en) Sysplex shared data coherency method
US5544345A (en) Coherence controls for store-multiple shared data coordinated by cache directory entries in a shared electronic storage
US6625698B2 (en) Method and apparatus for controlling memory storage locks based on cache line ownership
US5546579A (en) Page refreshing procedure using two locking granularities to ensure cache coherency in a multisystem database processing environment having a high-speed shared electronic store
JP2603369B2 (ja) ローカルキャッシュに共通のページ間の一貫性を確保する方法
US5574902A (en) Efficient destaging of updated local cache pages for a transaction in a multisystem and multiprocess database management system with a high-speed shared electronic store
US5237694A (en) Processing system and method including lock buffer for controlling exclusive critical problem accesses by each processor
US7120746B2 (en) Technique for data transfer
US5408653A (en) Efficient data base access using a shared electronic store in a multi-system environment with shared disks
US5455942A (en) Partial page write detection for a shared cache using a bit pattern written at the beginning and end of each page
US5715447A (en) Method of and an apparatus for shortening a lock period of a shared buffer
JPH0679285B2 (ja) トランザクション処理方法およびシステム
KR20080086875A (ko) 데이터베이스를 관리하기 위한 컴퓨터 구현 방법, 및데이터베이스에 지향되는 트랜잭션들을 관리하기 위한컴퓨터 구현 방법
CN113220490A (zh) 异步写回持久化内存的事务持久化方法及系统
US7024520B2 (en) System and method enabling efficient cache line reuse in a computer system
JPH05216757A (ja) プロセツサシステム及びそのデータ転送方法
CN101339527B (zh) 影子内存的备份方法及装置
US7222222B1 (en) System and method for handling memory requests in a multiprocessor shared memory system
JP3107094B2 (ja) 共用バッファのロック期間短縮処理方法及び装置
JP3093609B2 (ja) キャッシュメモリの記憶一致制御装置及び方法
JPWO1993003436A1 (ja) 共用バッファのロック期間短縮処理方法及び装置
JP2765672B2 (ja) データ転送及びデータ除去のための制御方法並びにコンピュータ・システム