JPH0799624B2 - マイクロプロセッサシステムのｒａｍリフレッシュ方式 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、マイクロプロセッサを用いた装置における擬
似スタティックRAMやダイナミックRAMのリフレッシュ方
式に係り、特にマイクロプロセッサが停止しているとき
でもRAMをリフレッシュすることが出来るようにしたマ
イクロプロセッサシステムのRAMリフレッシュ方式に関
する。

［従来の技術］ 一般に、マイクロプロセッサには、ここで処理された結
果を記憶するために例えば擬似スタティックRAMやダイ
ナミックRAM等の記憶保持用のリフレッシュを必要とす
る記憶素子や、スタティックRAMなどのようにリフレッ
シュを必要としない記憶素子などが並用されている。そ
して、前者の記憶素子のリフレッシュは通常、マイクロ
プロセッサが動作しているときに、これより定期的に出
力されるバス制御出力信号（以下ALE信号という）に基
づいて行われている。

ところで、マイクロプロセッサのプログラム開発を行な
う場合は、一般的にマイクロプロセッサとしてデバック
装置を用いて連続動作させたり、停止させたりして、そ
のときにRAM内に記憶されている情報を消滅させること
なく読み出す必要がある、そして、マイクロプロセッサ
が停止しているときにはマイクロプロセッサのALE信号
が出力されないことからALE信号によるRAMのリフレッシ
ュを行なえない。したがってリフレッシュを必要とする
RAMを、リフレッシュを必要としないスタティックRAMと
あらかじめ交換しておき、RAM内の情報が消滅しないよ
うにしていた。

［発明が解決しようとする課題］ しかしながら、上述した如くスタティックRAMに交換す
る方法にあっては、これに使用するスタティックRAMを
別途用意しなければならずコスト高になる問題があっ
た。

また、スタティックRAMの配線のために基板のパターン
カット等の改修が必要となるために時間がかかるのみな
らず、後で元の状態に戻すこともできないという問題も
あった。

本発明は、以上のような問題点に着目し、これを有効に
解決すべく創案されたものである。

本発明の目的は、マイクロプロセッサが停止していると
きには、クロック信号に基づいてリフレッシュ信号を発
生するようにし、もってスタティックRAMとの交換を不
要にして、設計評価やデバック効率を向上させることが
できるマイクロプロセッサシステムのRAMリフレッシュ
方式を提供するにある。

［課題を解決するための手段］ 本発明は、データを保持し続けるためにリフレッシュ動
作を必要とするRAMを有し、マイクロプロセッサのバス
制御出力信号により前記RAMのリフレッシュのコントロ
ールを行なうようにしたマイクロプロセッサシステムに
おいて、前記バス制御出力信号の連続性を検出するため
の連続性検出回路と、前記バス制御出力信号に同期して
リフレッシュ信号を発生する外部信号同期リフレッシュ
信号発生回路と、クロック信号によりリフレッシュ信号
を発生する自己リフレッシュ信号発生回路と、上記検出
回路がバス制御出力信号の連続性を検出しているとき
は、このバス制御出力信号に同期したリフレッシュ信号
でRAMのリフレッシュを行ない、これに対して非連続性
を検出したときは自己リフレッシュ信号発生回路の出力
信号でRAMのリフレッシュを行なうようにしたリフレッ
シュ信号切換え回路とを設けるようにしたものである。

［作用］ 通常の動作時においては、マイクロプロセッサが動作し
ていることからこれによりALE信号が定期的に出力され
ており、このALE信号に基づいて発生したリフレッシュ
信号でRAM内の情報はリフレッシュされる。

一方、マイクロプロセッサのプログラムの設計評価やデ
バックを行なうときにはマイクロプロセッサの動作が停
止される。するとALE信号の出力も停止されることにな
る。このとき連続性検出回路は、このALE信号の出力の
停止をただちに検出し、リフレッシュ信号切換え回路を
切換えることにより、クロック信号に基づいて発生した
リフレッシュ信号でRAMのリフレッシュを行なうように
する。

この結果、リフレッシュ信号は中断せず、リフレッシュ
動作を必要とするRAMを使用しても、RAM内に記憶された
受信データ等の情報は消滅することなく保持されること
となる。

［実施例］ 以下に、本発明の好適一実施例を添付図面に基づいて詳
述する。

第４図は、本発明に係るRAMリフレッシュ方式を使用す
るためのマイクロプロセッサシステムを示す概略図であ
る。

ここで、マイクロプロセッサ１は、例えば、図示しない
ドットマトリックスプリンタを制御するものであり、リ
ードオンリーメモリ（ROM）２にはプリントに必要なプ
ログラム及び文字、記号等のフォントデータが格納され
ている。ランダムアクセスメモリ（RAM）３は外部から
の受信データ等を一時的に記憶するものであり、これら
受信データ等を保持するためにリフレッシュ動作を必要
とする。I/Oドライバ４は上記マイクロプロセッサ１か
らの指令を受けて入出力装置を駆動するものである。

上記マイクロプロセッサ１、ROM2、RAM3及びI/Oドライ
バ４は、それぞれ相互にバスライン５により接続されて
おり、データ及び指令の送受信を行ない得るようになっ
ている。

そして、上記I/Oドライバ４には、外部装置（図示せ
ず）とのインタフェースを行なうインタフェース回路、
印字を行なう印字ヘッド、行の改行を行なう改行用モー
タ及び上記印字ヘッドを印字方向に移動させるスペーシ
ング用モータが接続されている。

そして、ドットマトリックスプリンタの印字動作は、次
の如く行われる。まず、パソコン等のシステムから文字
コードを受信すると、このコードに対応したROM2の格納
アドレスよりフォントデータを取り出して印字ヘッドの
ドット駆動情報として印字ヘッドを駆動し、印字を行な
う。

また、パソコン等のシステムからの受信データや印字を
するためのドット駆動情報などは一時的にRAMに格納さ
れるが、記憶状態を保持するために、このRAMは定期的
にリフレッシュされなければならない。

このように構成されたシステムに本発明に係るRAMリフ
レッシュ方式が採用されることになる。

第１図は本発明に係るRAMリフレッシュ方式例の概略ブ
ロック図を示す。

図示するごとく外部信号同期リフレッシュ信号発生回路
６は、CPU等から発生されるALE信号に基づいてRAMのリ
フレッシュ信号を発生する回路であり、自己リフレッシ
ュ信号発生回路７は、図示しないオシレータのクロック
信号に基づいてRAMリフレッシュ信号を発生する回路で
ある。そして、両回路6,7は、これらのリフレッシュ信
号を切換えるためのリフレッシュ信号切換え回路８へ接
続されている。

また、ALE信号はこの信号が連続的に出力されているか
否かを検出するための連続性検出回路９へも入力されて
いる。この連続性検出回路９は上記リフレッシュ信号切
換え回路８へ接続されており、検出結果をこの切換え回
路８へ出力するようになっている。ここで上記切換え回
路８は、上記連続性検出回路９からの検出信号がALE信
号の連続性を示しているときは、上記外部信号同期リフ
レッシュ信号発生回路６からのリフレッシュ信号を出力
し、他方、検出信号がALE信号が連続的でなく中断した
ことを示したときは、上記自己リフレッシュ信号発生回
路７からのリフレッシュ信号を出力するように構成され
ている。

ここで、上記外部信号同期リフレッシュ信号発生回路６
は、ALE信号を入力として、数段のフリップフロップ回
路を組み合わせることによりRAMに必要なリフレッシュ
信号を発生することができ、また、上記自己リフレッシ
ュ信号発生回路７は、上記外部信号同期リフレッシュ信
号発生回路６と同様に、フリップフロップ回路を数段組
み合わせることにより構成することができる。

上記連続性検出回路９及びリフレッシュ信号切換え回路
８は、具体的には第２図に示す如く構成される。

第２図は、上記連続性検出回路９とリフレッシュ信号切
換え回路８の構成を示す図である。

図示するごとく連続性検出回路９は、クロック信号をカ
ウントするカウンタ回路10と、このカウンタ回路10のカ
ウント数が所定の数、例えば13に達すると入力を受ける
フリップフロップ回路11と、上記カウンタ回路10の出力
とALE信号とを比較する比較回路12とにより主に構成さ
れている。そして、上記比較回路12からの出力は、上記
カウンタ回路10及びフリップフロップ回路11のリセット
入力にそれぞれ接続されている。上記フリップフロップ
回路11は、ALE信号が入力されているとき、即ちALE信号
が連続しているときは“Low"にセットされ、逆に上記カ
ウンタ回路10から入力が行われたとき、即ちALE信号が
連続的でなく中断したときには“High"にセットされ、
これに基づいて後述する如くリフレッシュ信号の切換え
が行われる。

一方、リフレッシュ信号切換え回路８は、上記フリップ
フロップ回路11の出力とクロック信号により発生された
リフレッシュ信号とを入力する第１アンド回路13と、上
記フリップフロップ回路11の出力をインバータ14を介し
て反転することにより得られる信号とALE信号により発
生されたリフレッシュ信号とを入力する第２アンド回路
15と、上記第１及び第２アンド回路13,15からの出力を
入力としてリフレッシュ信号を出力するオア回路16とに
より主に構成されている。

次に、このように構成された回路の動作について説明す
る。

まず、ここで使用されるCPUのクロック信号とALE信号と
の関係の一例を第３図を基に説明する。

１マシンサイクルは、クロック信号の６周期分で構成さ
れており、RAMの読み書き等の長い命令は２マシンサイ
クルクロック信号の12周期分で構成されている。そし
て、長い命令の２マシンサイクルのうち後半の１マシン
サイクルにおいてはALE信号は発生しない。また、CPU動
作時にあっては、命令（図示では▲▼／▲▼）
が連続して発せられることはない。従って、CPUの通常
の動作時にあっては、先のALE信号がCPUより出力さえた
後、長くともクロック信号が13周期目には次のALE信号
が出力されることになる。

しかしながら、設計評価やデバック時のときには命令実
行後、デバック機を停止させることが出来るため、クロ
ック信号が13周期目になってもALE信号は発生しない。

このような状況下において、第２図の回路の動作を説明
する。

前述の如く、まずCPUの通常動作時においては、ALE信号
は、連続的にすなわち１マシンサイクルあるいは２マシ
ンサイクルに１度出力されている。このALE信号は比較
回路12を介してフリップフロップ回路11のリセット端子
へ入力され、これを定期的にリセットする。連続する２
つのリセット信号の間には、後述する如くカウンタ回路
10から“High"の入力はなく、従って、上記フリップフ
ロップ回路11は、CPUの通常動作時においては、定期的
に入力されるリセット信号（ALE信号）により常に“Lo
w"にセットされている。

このフリップフロップ回路11からの出力は、２つに分岐
されて、一方は第１アンド回路13へ入力されて、ここで
クロック信号によるリフレッシュ信号とアンドが取られ
る。ここで前述の如くフリップフロップ回路11からの出
力は“Low"が維持されていることから、この第１アンド
回路13からの出力も“Low"っとなり、その結果、クロッ
ク信号によるリフレッシュ信号はオア回路16から出力さ
れることはない。

これに対して、分岐された他方の出力は、インバータ14
により反転されて“High"となり、この信号は第２アン
ド回路15へ入力されて、ここでALE信号によるリフレッ
シュ信号とアンドが取られる。そして、このリフレッシ
ュ信号は、この第２アンド回路15をへてオア回路16から
出力される。

従って、CPUの通常の動作時においては、ALE信号に基づ
いたリフレッシュ信号がRAMに向けて出力されることに
なる。

次に、設計評価やデバックを行なう場合には、CPUを途
中で停止する結果、ALE信号の出力が途中で停止される
ことになり、このときの動作を説明する。

まず、CPUが動作してALE信号が定期的に出力されている
ときは、前述の如くその出力毎にカウンタ回路10及びフ
リップフロップ回路11がリセットされていたが、CPUの
動作が停止すると前回のALE信号の発生からクロック周
期が13周期目になってもALE信号が発生しない。する
と、この13周期目をカウントしたカウンタ回路10は、デ
バック時であるとみなし、これからの出力を“High"に
する。すると次段のフリップフロップ回路11は反転して
“High"にセットされる。この“High"の状態は、デバッ
ク等が終了して次のALE信号が入力されるまで保持する
ことになる。そして、このフリップフロップ回路11の出
力が“High"である間は、前述とは逆に、クロック信号
によるリフレッシュ信号が第１アンド回路13を介してオ
ア回路16から出力されることとなり、ALE信号によるリ
フレッシュ信号は第２アンド回路15にてカットされるこ
とになる。

このように、通常のCPU動作時にあっては、ALE信号が連
続的に発生するのでALE信号によりリフレッシュ信号を
発生させ、他方、設計評価やデバック時のようにALE信
号が連続して発生しないときにあっては、オシレータの
クロック信号によるリフレッシュ信号に切換えることが
できる。

ところで、クロック信号によるリフレッシュ信号により
RAMをリフレッシュしている場合に、ALE信号が入力され
たとき直ちにリフレッシュ信号を切換えると、もしその
ときリフレッシュが行われている場合には正常にリフレ
ッシュされなくなる。従って、このような不具合をなく
すために、比較回路12でカウンタ回路10のカウント値と
ALE信号の両方を比較して、クロック信号によりリフレ
ッシュが行われていない時点でリフレッシュ信号を切換
えるようになっている。

以上述べたように本実施例によれば、常にリフレッシュ
信号が発生するようにしたので、ドットマトリックスプ
リンタを制御するようなシステムのデバッグにおいて、
マイクロプロセッサを停止させたような場合でも、受信
データや印字をするためのドット駆動情報を格納してい
るRAMのリフレッシュが行えることになり、したがっ
て、デバッグ時リフレッシュを必要とするRAMを、リフ
レッシュを必要としないスタティックRAMとあらかじめ
交換しなくても、RAM内の情報が消滅するということが
ない。

また、スタティックRAMへの交換が不要になるため、ス
タティックRAM配線のための基板に対するパターンカッ
ト等の改修や、その復元が要求されることもない。

なお、上記実施例の説明において１マインサイクルをク
ロック信号の６周期に対応させて説明したが、これに限
定されないのは勿論である。

｛発明の効果］ 本発明によれば、バス制御出力信号の有無を判断して、
通常の動作時バス制御出力信号が連続して発生している
ときは、バス制御出力信号によりリフレッシュ信号を作
ってこれによりRAMをリフレッシュし、他方、デバック
時等バス制御出力信号が連続して発生しないときは、ク
ロック信号によりリフレッシュ信号を作ってこれにより
RAMをリフレッシュ出来るようにして、常にリフレッシ
ュ信号を確保できるようにしたので、設計評価やデバッ
グ時にリフレッシュを必要とするダイナミックRAMを、
リフレッシュを不要とするスタティックRAMに交換する
ような手間を省くことができる。

従って、設計評価やデバック効率を向上させることがで
きる。

【図面の簡単な説明】

第１図は本発明に係るRAMリフレッシュ方式の実施例を
示す概略ブロック図、第２図はリフレッシュ信号切換え
回路と連続性検出回路の実施例を示す構成図、第３図は
CPUのクロック信号とALE信号との関係を示すタイミング
チャート、第４図はマイクロプロセッサシステムの概略
図である。 ６…外部信号同期リフレッシュ信号回路、７…自己リフ
レッシュ信号発生回路、８…リフレッシュ信号切換え回
路、９…連続性検出回路。

Claims (1)

【特許請求の範囲】
1. 【請求項１】マイクロプロセッサのバス制御出力信号に
   よりRAMのリフレッシュのコントロールを行うようにし
   たマイクロプロセッサシステムにおいて、 前記バス制御出力信号に同期してリフレッシュ信号を発
   生する外部信号同期リフレッシュ信号発生回路と、 クロック信号によりリフレッシュ信号を発生する自己リ
   フレッシュ信号発生回路と、 前記自己リフレッシュ期間外に前記バス制御出力信号の
   連続性を検出する連続性検出回路と、 前記連続性検出回路が前記バス制御出力信号の連続性を
   検出しているときは前記外部信号同期リフレッシュ信号
   発生回路の出力信号を前記RAMのリフレッシュ信号とし
   て出力し、前記連続性検出回路が前記バス制御出力信号
   の非連続性を検出したときは前記自己リフレッシュ信号
   発生回路の出力信号を前記RAMのリフレッシュ信号とし
   て出力するリフレッシュ信号切換え回路とを備えたこと
   を特徴とする マイクロプロセッサシステムのRAMリフレッシュ方式。