JPH03183095A - マイクロプロセッサシステムのｒａｍリフレッシュ方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、マイクロプロセッサを用いた装置における擬
似スタティックＲＡＭやダイナミックＲＡＭのリフレッ
シュ方式に係り、特にマイクロプロセッサが停止してい
るときでもＲＡＭをリフレッシュすることが出来るよう
にしたマイクロプロセッサシステムのＲＡＭリフレッシ
ュ方式に関する。

［従来の技術］ 一般に、マイクロプロセッサには、ここで処理された結
果を記憶するために例えば擬似スタティックＲＡＭやダ
イナミックＲＡＭ等の記憶保持用のリフレッシュを必要
とする記憶素子や、スタティックＲＡＭなどのようにリ
フレッシュを必要としない記憶素子などが並用されてい
る。そして、前者の記憶素子のリフレッシュは通常、マ
イクロプロセッサが動作しているときに、これより定期
的に出力されるバス制御出力信号（以下ＡＬＥ信号とい
う）に基づいて行われている。

ところで、マイクロプロセッサのプログラム開発を行な
う場合は、−船釣にマイクロプロセッサとしてデパック
装置を用いて連続動作させたり、停止させたりして、そ
のときにＲＡＭ内に記憶されている情報を消滅させるこ
となく読み出す必要がある。そして、マイクロプロセッ
サが停止しているときにはマイクロプロセッサのＡＬＥ
信号が出力されないことからＡＬＥ信号によるＲＡＭの
リフレッシュを行なえない。したがってリフレッシュを
必要とするＲＡＭを、リフレッシュを必要としないスタ
ティックＲＡＭとあらかじめ交換しておき、ＲＡＭ内の
情報が消滅しないようにしていた。［発明が解決しよう
とする課題］しかしながら、上述した如くスタティック
ＲＡＭに交換する方法にあっては、これに使用するスタ
ティックＲＡＭを別途用意しなければならずコスト高に
なる問題があった。

また、スタティックＲＡＭの配線のために基板のパター
ンカット等の改修が必要となるために時間がかかるのみ
ならず、後で元の状態に戻すこともできないという問題
もあった。

本発明は、以上のような問題点に着目し、これを有効に
解決すべく創案されたものである。

本発明の目的は、マイクロプロセッサが停止していると
きには、クロック信号に基づいてリフレッシュ信号を発
生するようにし、もってスタティックＲＡＭとの交換を
不要にして、設計評価やデパック効率を向上させること
ができるマイクロプロセッサシステムのＲＡＭリフレッ
シュ方式ヲ提洪するにある。

［課題を解決するための手段］ 本発明は、データを保持し続けるためにリフレッシュ動
作を必要とするＲＡＭを有し、マイクロプロセッサのバ
ス制御出力信号により前記ＲＡＭのリフレッシュのコン
トロールを行なうようにしたマイクロプロセッサシステ
ムにおいて、前記バス制御出力信号の連続性を検出する
ための連続性検出回路と、前記バス制御出力信号に同期
してリフレッシュ信号を発生する外部信号同期リフレッ
シュ信号発生回路と、クロック信号によりリフレッシュ
信号を発生する自己リフレッシュ信号発生回路と、上記
検出回路がバス制御出力信号の連続性を検出していると
きは、このバス制御出力信号に同期したリフレッシュ信
号でＲＡＭのリフレッシュを行ない、これに対して非連
続性を検出したときは自己リフレッシュ信号発生回路の
出力信号でＲＡＭのりフレッンユを行なうようにしたリ
フレッシュ信号切換え回路とを設けるようにしたもので
ある。

［作用］ 通常の動作時においては、マイクロプロセッサが動作し
ていることからこれよりＡＬＥ信号が定期的に出力され
ており、このＡＬＥ信号に基づいて発生したリフレッシ
ュ信号でＲＡＭ内の情報はリフレッシュされる。

一方、マイクロプロセッサのプログラムの設計評価やデ
パックを行なうときにはマイクロプロセッサの動作が停
止される。するとＡＬＥ信号の出力も停止されることに
なる。このとき連続性検出回路は、このＡＬＥ信号の出
力の停止をただちに検出し、リフレッシュ信号切換え回
路を切換えることにより、クロック信号に基づいて発生
したリフレッシュ信号でＲＡＭのリフレッシュを行なう
ようにする。

この結果、リフレッシュ信号は中断せず、リフレッシュ
動作を必要とするＲＡＭを使用しても、ＲＡＭ内に記憶
された受信データ等の情報は消滅することなく保持され
ることとなる。

［実施例］ 以下に、本発明の好適一実施例を添付図面に基づいて詳
述する。

第４図は、本発明に係るＲＡＭリフレ・ノシュ方式を使
用するためのマイクロプロセ、１サシステムを示す概略
図である。

ここで、マイクロプロセッサｌは、例えば、図示しない
ドツトマトリックスプリンタを制御するものであり、リ
ードオンリーメモリ　（ＲＯＭ）２にはプリントに必要
なプログラム及び文字、記号等のフォントデータが格納
されている。ランダムアクセスメモリ（ＲＡＭ）３は外
部からの受信データ等を一時的に記憶するものであり、
これら受信データ等を保持するためにリフレッシュ動作
を必要とする。Ｉ１０ドライバ４は上記マイクロプロセ
ッサｌからの指令を受けて入出力装置を駆動するもので
ある。

上記マイクロプロセッサ１．ＲＯＭ２、ＲＡＭ３及びＩ
１０ドライバ４は、それぞれ相互にパスライン５により
接続されており、データ及び指令の送受信を行ない得る
ようになっている。

そして、上記ｒ１０ドライバ４には、外部装置（図示せ
ず）とのインタフェースを行なうインタフェース回路、
印字を行なう印字ヘッド、行の改行を行なう改行用モー
タ及び上記印字ヘッドを印字方向に移動させるスペーシ
ング用モータが接続されている。

そして、ドツトマトリックスプリンタの印字動作は、次
の如く行われる。まず、パソコン等のシステムから文字
コードを受信すると、このコードに対応したＲＯＭ２の
格納アドレスよりフォントデータを取り出して印字ヘッ
ドのドツト駆動情報として印字ヘッドを駆動し、印字を
行なう。

また、パソコン等のシステムからの受信データや印字を
するためのドツト駆動情報などは一時的にＲＡＭに格納
されるが、記憶状態を保持するために、このＲＡＭは定
期的にリフレッシュされなければならない。

このように構成されたシステムに本発明に係るＲＡＭリ
フレッシュ方式が採用されることになる。

第１図は本発明に係るＲ　Ａ　Ｍ　！Ｊフレッシュ方式
例の概略ブロック図を示す。

図示するごとく外部信号同期リフレッシュ信号発生回路
６は、ＣＰＵ等から発生されるＡＬＥ信号に基づいてＲ
ＡＭのリフレッシュ信号を発生する回路であり、自己リ
フレッシュ信号発生回路７は、図示しないオシレータの
クロック信号に基づいてＲＡＭリフレッシュ信号を発生
する回路である。そして、両回路６，７は、これらのリ
フレッシュ信号を切換えるためのリフレッシュ信号切換
え回路８へ接続されている。

また、ＡＬＥ信号はこの信号が連続的に出力されている
か否かを検出するための連続性検出回路９へも人力され
ている。この連続性検出回路９は上記リフレッシュ信号
切換え回路８へ接続されており、検出結果をこの切換え
回路８へ出力するようになっている。ここで上記切換え
回路８は、上記連続性検出回路９からの検出信号がＡＬ
Ｅ信号の連続性を示しているときは、上記外部信号同期
リフレッシュ信号発生回路６からのリフレッシュ信号を
出力し、他方、検出信号がＡＬＥ信号が連続的でなく中
断したことを示したときは、上記自己リフレッシュ信号
発生回路７からのリフレッシュ信号を出力するように構
成されている。

ここで、上記外部信号同期リフレッシュ信号発生回路６
は、ＡＬＥ信号を入力として、数段のフリップフロップ
回路を組み合わせることによりＲＡＭに必要なリフレッ
シュ信号を発生することができ、また、上記自己リフレ
ッシュ信号発生回路７は、上記外部信号同期リフレッシ
ュ信号発生回路６と同様に、フリップフロップ回路を数
段組み合わせることにより構成することができる。

上記連続性検出回路９及びリフレッシュ信号切換え回路
８は、具体的には第２図に示す如く構成される。

第２図は、上記連続性検出回路９とリフレッシュ信号切
換え回路８の構成を示す図である。

図示するごとく連続性検出回路９は、クロック信号をカ
ウントするカウンタ回路１０と、このカウンタ回路ｌＯ
のカウント数が所定の数、例えば１３に達すると入力を
受けるフリップフロップ回路１１と、上記カウンタ回路
１０の出力とＡＬＥ信号とを比較する比較回路１２とに
より主に構成されている。そして、上記比較回路１２か
らの出力は、上記カウンタ回路１０及びフリップフロッ
ブ回路ＩＩのリセット入力にそれぞれ接続されている。

上記フリップフロップ回路１１は、ＡＬＥ信号が入力さ
れているとき、即ちＡＬＥ信号が連続しているときはＬ
ｏｗ”にセットされ、逆に上記カウンタ回路１０から人
力が行われたとき、即ちＡＬＥ信号が連続的でなく中断
したときには“Ｈｉｇｈ”にセットされ、これに基づい
て後述する如くリフレッシュ信号の切換えが行われる。

一方、リフレッシュ信号切換え回路８は、上記フリップ
フロップ回路１１の出力とクロック信号により発生され
たリフレッシュ信号とを人力する第１アンド回路１３と
、上記フリップフロップ回路１１の出力をインバータ１
４を介して反転することにより得られる信号とＡＬＥ信
号により発生されたリフレッシュ信号とを入力する第２
アンド回路１５と、上記第１及び第２アンド回路１３゜
１５からの出力を人力としてリフレッシュ信号を出力す
るオア回路１６とにより主に構成されている。

次に、このように構成された回路の動作について説明す
る。

まず、ここで使用されるＣＰＵのクロック信号とＡＬＥ
信号との関係の一例を第３図を基に説明する。

１マシンサイクルは、クロック信号の６周期分で構成さ
れており、ＲＡＭの読み書き等の長い命令は２マンンサ
イクルクロック信号の１２周期分で構成されている。そ
して、長い命令の２マシンサイクルのうち後半の１マシ
ンサイクルにおいてはＡＬＥ信号は発生しない。また、
ＣＰＵ動作時にあっては、命令（図示例ではＲＤ／ＷＲ
）が連続して発せられることはない。従って、ＣＰＵの
通常の動作時にあっては、先のＡＬＥ信号がＣＰＵより
出力された後、長くともクロック信号が１３周周期化は
次のＡ、　Ｌ　Ｅ信号が出力されることになる。

しかしながら、設計評価やデパック時のときには命令実
行後、デパック機を停止させることが出来るため、クロ
ック信号が１３周周期化なってもＡＬＥ信号は発生しな
い。

このような状況下において、第２図の回路の動作を説明
する。

前述の如く、まずＣＰＵの通常動作時においては、ＡＬ
Ｅ信号は、連続的にすなわち１マシンサイクルあるいは
２マシンサイクルに１度出力されている。このＡＬＥ信
号は比較回路１２を介してフリップフロップ回路１１の
リセット端子へ入力され、これを定期的にリセットする
。連続する２つのリセット信号の間には、後述する如く
カウンタ回路１０から“Ｈｉｇｈ”の入力はなく、従っ
て、上記フリツプフロツプ回路１１は、ＣＰＵの通常動
作時においては、定期的に入力されるリセット信号（Ａ
ＬＥ信号）により常に“Ｌｏｗ”にセットされている。

このフリップフロップ回路１１からの出力は、２つに分
岐されて、一方は第１アンド回路１３へ入力されて、こ
こでクロック信号によるリフレッシュ信号とアンドが取
られる。ここで前述の如くフリップフロップ回路１１か
らの出力はＬｏｗ”が維持されていることから、この第
１アンド回路１３からの出力も“Ｌｏｗ”となり、その
結果、クロック信号によるリフレッシュ信号はオア回路
１６から出力されることはない。

これに対して、分岐された他方の出力は、インバータ１
４により反転されてＨｉｇｈ″となり、この信号は第２
アンド回路１５へ入力されて、ここでＡＬＥ信号による
リフレッシュ信号とアンドが取られる。そして、このリ
フレッシュ信号は、この第２アンド回路１５をへてオア
回路１６から出力される。

従って、ＣＰＵの通常の動作時においては、ＡＬＥ信号
に基づいたリフレッシュ信号がＲＡＭに向けて出力され
ることになる。

次に、設計評価やデパックを行なう場合には、ＣＰＵを
途中で停止する結果、ＡＬＥ信号の出力が途中で停止さ
れることになり、このときの動作を説明する。

まず、ＣＰＵが動作してＡＬＥ信号が定期的に出力され
ているときは、前述の如くその出力毎にカウンタ回路１
０及びフリップフロップ回路１１がリセットされていた
が、ＣＰＵの動作が停止すると前回のＡＬＥ信号の発生
からクロック周期が１３周周期型なってもＡＬＥ信号が
発生しない。

すると、この１３周周期型カウントしたカウンタ回路ｌ
Ｏは、デパック時であるとみなし、これからの出力を“
Ｈｉｇｈ”にする。すると次段のフリップフロップ回路
１１は反転して“Ｈｉｇｈ”にセットされる。この“Ｈ
ｉｇｈ″の状態は、デパック等が終了して次のＡ　Ｌ　
Ｅ信号が入力されるまで保持することになる。そして、
このフリップフロップ回路１１の出力が’Ｈｉｇｈ”で
ある間は、前述とは逆に、クロック信号によるリフレッ
シュ信号が第１アンド回路１３を介してオア回路１６か
ら出力されることとなり、ＡＬＥ信号によるリフレッシ
ュ信号は第２アンド回路１５にてカットされることにな
る。

このように、通常のＣＰＵ動作時にあっては、ＡＬＥ信
号が連続的に発生するのでＡＬＥ信号によりリフレッシ
ュ信号を発生させ、他方、設計評価やデパック時のよう
にＡＬＥ信号が連続して発生しないときにあっては、オ
シレータのクロック信号によるリフレッシュ信号に切換
えることができる。

ところで、クロック信号によるリフレッシュ信号により
ＲＡＭをリフレッシュしている場合に、ＡＬＥ信号が入
力されたとき直ちにリフレッシュ信号を切換えると、も
しそのときリフレッシュが行われている場合には正常に
リフレッシュされなくなる。従って、このような不具合
をなくすために、比較回路！２でカウンタ回路１０のカ
ウント値とＡＬＥ信号の両方を比較して、クロック信号
によりリフレッシュが行われていない時点でリフレッシ
ュ信号を切換えるようになっている。

以上述べたように本実施例によれば、常にリフレッシュ
信号が発生するようにしたので、ドツトマトリックスプ
リンタを制御するようなシステムのデバッグにおいて、
マイクロプロセッサを停止させたような場合でも、受信
データや印字をするためのドツト駆動情報を格納してい
るＲＡＭのリフレッシュが行えることになり、したがっ
て、デバッグ時リフレッシュを必要とするＲＡＭを、リ
フレッシュを必要としないスタティックＲＡＭとあらか
じめ交換しなくても、ＲＡＭ内の情報が消滅するという
ことがない。

また、スタティックＲＡＭへの交換が不要になるため、
スタティックＲＡＭ配線のための基板に対するパターン
カット等の改修や、その復元が要求されることもない。

尚、上記実施例の説明において１マシンサイクルをクロ
ック信号の６周期に対応させて説明したが、これに限定
されないのは勿論である。

（発明の効果コ 本発明によれば、バス制御出力信号の有無を判断して、
通常の動作時バス制御出力信号が連続して発生している
ときは、バス制御出力信号によりリフレッシュ信号を作
ってこれによりＲＡＭをリフレッシュし、他方、デパッ
ク特等バス制御出力信号が連続して発生しないときは、
クロック信号によりリフレッシュ信号を作ってこれによ
りＲＡＭをリフレッシュ出来るようして、常にリフレッ
シュ信号を確保できるようにしたので、設計評価やデバ
ッグ時にリフレッシュを必要とするダイナミックＲＡＭ
を、リフレッシュを不要とするスタティックＲＡＭに交
換するような手間を省くことができる。

従って、設計評価やデバ、り効率を向上させることがで
きる。

【図面の簡単な説明】

第１図は本発明に係るＲ　Ａ　Ｍ　ｌ）フレッシュ方式
の実施例を示す概略ブロック図、第２図はリフレッシュ
信号切換え回路と連続性検出回路の実施例を示す構成図
、第３図はＣＰＵのクロック信号とＡＬＥ信号との関係
を示すタイミングチャート、第４図はマイクロプロセッ
サシステムの概略図である。 ６・・・外部信号同期リフレッシュ信号回路、７・・・
自己リフレッシュ信号発生回路、８・・・リフレッシュ
信号切換え回路、９・・・連続性検出回路。

Claims (1)

1. 【特許請求の範囲】 データを保持し続けるためにリフレッシュ動作を必要と
   するＲＡＭを有し、マイクロプロセッサのバス制御出力
   信号により前記ＲＡＭのリフレッシュのコントロールを
   行なうようにしたマイクロプロセッサシステムにおいて
   、 前記バス制御出力信号の連続性を検出するための連続性
   検出回路と、 前記バス制御出力信号に同期してリフレッシュ信号を発
   生する外部信号同期リフレッシュ信号発生回路と、 クロック信号によりリフレッシュ信号を発生する自己リ
   フレッシュ信号発生回路と、 前記連続性検出回路が前記バス制御出力信号の連続性を
   検出しているときは前記外部信号同期リフレッシュ信号
   発生回路からの出力信号を前記ＲＡＭのリフレッシュ信
   号として出力し、前記連続性検出回路が前記バス制御出
   力信号の非連続性を検出したときは前記自己リフレッシ
   ュ信号発生回路からの出力信号を前記ＲＡＭのリフレッ
   シュ信号として出力するリフレッシュ信号切換え回路と
   を備えたことを特徴とするマイクロプセッサシステムの
   ＲＡＭリフレッシュ方式。