JPH0799792A - 単一キャパシタを使用するハーフブリッジターンオフスルーイング速度コントローラ - Google Patents
単一キャパシタを使用するハーフブリッジターンオフスルーイング速度コントローラInfo
- Publication number
- JPH0799792A JPH0799792A JP6142424A JP14242494A JPH0799792A JP H0799792 A JPH0799792 A JP H0799792A JP 6142424 A JP6142424 A JP 6142424A JP 14242494 A JP14242494 A JP 14242494A JP H0799792 A JPH0799792 A JP H0799792A
- Authority
- JP
- Japan
- Prior art keywords
- output stage
- transistor
- pair
- controlling
- slewing speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P6/00—Arrangements for controlling synchronous motors or other dynamo-electric motors using electronic commutation dependent on the rotor position; Electronic commutators therefor
- H02P6/08—Arrangements for controlling the speed or torque of a single motor
- H02P6/085—Arrangements for controlling the speed or torque of a single motor in a bridge configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
(57)【要約】
【目的】 構造が簡単でスルーイング速度をコントロー
ルできるハーフブリッジ出力段を提供する。 【構成】 複数の集積段が単一のキャパシタＣを共有
し、そのターミナルが２個のスイッチＳ１及びＳ２によ
りスイッチオンされる出力段。単一のキャパシタが、そ
れぞれ２個の相補出力トランジスタＰＵ及びＮＵを駆動
するために使用される２個の構造的に類似する集積段に
より共有され、これによりターンオフフェーズの間のそ
れらのスルーイング速度をコントロールできる。
ルできるハーフブリッジ出力段を提供する。 【構成】 複数の集積段が単一のキャパシタＣを共有
し、そのターミナルが２個のスイッチＳ１及びＳ２によ
りスイッチオンされる出力段。単一のキャパシタが、そ
れぞれ２個の相補出力トランジスタＰＵ及びＮＵを駆動
するために使用される２個の構造的に類似する集積段に
より共有され、これによりターンオフフェーズの間のそ
れらのスルーイング速度をコントロールできる。
Description
【０００１】
【産業上の利用分野】本発明は、相補トランジスタ対を
使用するハーフブリッジ出力段のパワートランジスタの
スルーイング速度コントローラに関する。
使用するハーフブリッジ出力段のパワートランジスタの
スルーイング速度コントローラに関する。
【０００２】
【従来技術及びその問題点】スイッチングモードで誘導
負荷を駆動する場合、巻線中の電流の突然の変化は電磁
気的な放出だけでなく、雑音の発生する動作を生じさせ
る電気的モータのトルクの不連続性を生じさせる。典型
的な状況が図１に示され、ここではそれぞれが３相ＤＣ
ブラシレスモータの一本の巻線（Ｌ１、Ｌ２及びＬ３）
を駆動する３個の別個のハーフブリッジ出力段が示され
ている。例えばパワートランジスタＭ１からパワートラ
ンジスタＭ２への電流のスイッチングが必要な場合、Ｍ
１の突然のターンオフは巻線Ｌ１のインダクタンスをダ
イオードＤ４を通してサプライレールへ放電させる。こ
れは、コントロールシステムの検出抵抗Ｒｓを通る電流
の降下と、これに伴うモータの励磁巻線を通る電流の変
化を決定する。実際電流調整回路は出力トランジスタの
バイアス条件を変化させることにより、検出抵抗Ｒｓを
通る電圧を一定に維持するよう応答し、これによりモー
タ巻線の電流を変化させる。これはトルクの望ましくな
い変化を生じさせる。
負荷を駆動する場合、巻線中の電流の突然の変化は電磁
気的な放出だけでなく、雑音の発生する動作を生じさせ
る電気的モータのトルクの不連続性を生じさせる。典型
的な状況が図１に示され、ここではそれぞれが３相ＤＣ
ブラシレスモータの一本の巻線（Ｌ１、Ｌ２及びＬ３）
を駆動する３個の別個のハーフブリッジ出力段が示され
ている。例えばパワートランジスタＭ１からパワートラ
ンジスタＭ２への電流のスイッチングが必要な場合、Ｍ
１の突然のターンオフは巻線Ｌ１のインダクタンスをダ
イオードＤ４を通してサプライレールへ放電させる。こ
れは、コントロールシステムの検出抵抗Ｒｓを通る電流
の降下と、これに伴うモータの励磁巻線を通る電流の変
化を決定する。実際電流調整回路は出力トランジスタの
バイアス条件を変化させることにより、検出抵抗Ｒｓを
通る電圧を一定に維持するよう応答し、これによりモー
タ巻線の電流を変化させる。これはトルクの望ましくな
い変化を生じさせる。
【０００３】同時にサプライレールへ巻線のインダクタ
ンスの放電電流が導入されることはライン上に乱れを生
じさせる。パワートランジスタのターンオフ時間をコン
トロールすることによりこれらの問題点を大きく減少で
きることは一般的な常識である。これを行う場合、次の
点を考慮しなければならない。 ａ）ターンオフ時間は、インダクタンスを完全に放電さ
せるために十分長くなければならない。 ｂ）モータの駆動中に起こるような、過度に長いターン
オフの遅れは速度性能に負の影響を与える。 一般にターンオフスルーイング速度のコントロールは、
各段の各出力パワートランジスタごとに個々に行われ
る。
ンスの放電電流が導入されることはライン上に乱れを生
じさせる。パワートランジスタのターンオフ時間をコン
トロールすることによりこれらの問題点を大きく減少で
きることは一般的な常識である。これを行う場合、次の
点を考慮しなければならない。 ａ）ターンオフ時間は、インダクタンスを完全に放電さ
せるために十分長くなければならない。 ｂ）モータの駆動中に起こるような、過度に長いターン
オフの遅れは速度性能に負の影響を与える。 一般にターンオフスルーイング速度のコントロールは、
各段の各出力パワートランジスタごとに個々に行われ
る。
【０００４】他方、比較的類似したデザイン及びレイア
ウト及び全体の高性能に関する利点のため、集積回路の
製造プロセスの特性に依存して、相補及び構造的に類似
した構成が高度に好ましい。１対のプッシュプル接続さ
れた相補パワートランジスタを使用するハーフブリッジ
出力段の構成は、互いに「鏡面的」でない駆動回路を必
要とするブリッジコンフィギュレーションの１タイプの
みのトランジスタを使用する構成と比較して、重大な利
点を提供する。
ウト及び全体の高性能に関する利点のため、集積回路の
製造プロセスの特性に依存して、相補及び構造的に類似
した構成が高度に好ましい。１対のプッシュプル接続さ
れた相補パワートランジスタを使用するハーフブリッジ
出力段の構成は、互いに「鏡面的」でない駆動回路を必
要とするブリッジコンフィギュレーションの１タイプの
みのトランジスタを使用する構成と比較して、重大な利
点を提供する。
【０００５】
【発明の構成】本発明の対象であるスルーイング速度コ
ントローラは、ハーフブリッジ段の出力トランジスタの
ターンオフスルーイング速度を特に効果的にコントロー
ルしかつ極度に簡単に実現でき、更に低コストである。
本発明の新規なコントローラは１対のプッシュプル接続
された相補パワートランジスタを使用する。本発明の新
規なデバイスの主要な利点は、単一のキャパシタが、そ
れぞれ２個の相補出力トランジスタを駆動するために使
用される２個の構造的に類似する集積段により共有さ
れ、これによりターンオフフェーズの間のそれらのスル
ーイング速度をコントロールできることである。単一の
集積キャパシタは、それぞれ２個の相補出力トランジス
タを駆動する１対の論理シグナルに関して好適にフェー
ズ外にされた１対のコントロールシグナルにより互いに
逆フェーズでコントロールされる２個のスイッチにより
いずれかの段でスイッチングされる。
ントローラは、ハーフブリッジ段の出力トランジスタの
ターンオフスルーイング速度を特に効果的にコントロー
ルしかつ極度に簡単に実現でき、更に低コストである。
本発明の新規なコントローラは１対のプッシュプル接続
された相補パワートランジスタを使用する。本発明の新
規なデバイスの主要な利点は、単一のキャパシタが、そ
れぞれ２個の相補出力トランジスタを駆動するために使
用される２個の構造的に類似する集積段により共有さ
れ、これによりターンオフフェーズの間のそれらのスル
ーイング速度をコントロールできることである。単一の
集積キャパシタは、それぞれ２個の相補出力トランジス
タを駆動する１対の論理シグナルに関して好適にフェー
ズ外にされた１対のコントロールシグナルにより互いに
逆フェーズでコントロールされる２個のスイッチにより
いずれかの段でスイッチングされる。
【０００６】本発明のデバイスの他の重要な利点は、マ
ルチフェーズブラシレスＤＣモータの駆動回路で使用さ
れた場合に、スルーイング速度コントローラ回路で使用
される１対のスイッチ用のコントロール（タイミング）
シグナルを発生するための専用回路を必要としないこと
である。実際にモータの異なった励磁フェーズの１対の
駆動シグナルはこの目的のために好適に使用できる。そ
れらはモータ駆動システム内で容易に利用できる。
ルチフェーズブラシレスＤＣモータの駆動回路で使用さ
れた場合に、スルーイング速度コントローラ回路で使用
される１対のスイッチ用のコントロール（タイミング）
シグナルを発生するための専用回路を必要としないこと
である。実際にモータの異なった励磁フェーズの１対の
駆動シグナルはこの目的のために好適に使用できる。そ
れらはモータ駆動システム内で容易に利用できる。
【０００７】添付図面を参照しながら行う引き続く本発
明の重要な態様の説明により本発明は更に良好に理解さ
れるであろう。図１は既述の通り、３相ＤＣブラシレス
モータの巻線の駆動回路ダイアグラムを示す。図２は本
発明による、プッシュプル接続された相補出力トランジ
スタ対用のターンオフスルーイング速度コントローラが
装着された単一のハーフブリッジ段の機能的回路ダイア
グラムである。図３は本発明のターンオフスルーイング
速度コントローラを有する３個のハーフブリッジ段を使
用する３相ＤＣブラシレスモータの駆動回路の回路ダイ
アグラムを示す。図４は図３に示した駆動回路を構成す
るハーフブリッジ出力段の３個の相補トランジスタ対の
シグナル（段）の時間ダイアグラムを示す。図中ではＭ
ＯＳトランジスタの使用を示したが、これは設定上の選
択であり限定を意図しない。バイポーラトランジスタも
使用できる。
明の重要な態様の説明により本発明は更に良好に理解さ
れるであろう。図１は既述の通り、３相ＤＣブラシレス
モータの巻線の駆動回路ダイアグラムを示す。図２は本
発明による、プッシュプル接続された相補出力トランジ
スタ対用のターンオフスルーイング速度コントローラが
装着された単一のハーフブリッジ段の機能的回路ダイア
グラムである。図３は本発明のターンオフスルーイング
速度コントローラを有する３個のハーフブリッジ段を使
用する３相ＤＣブラシレスモータの駆動回路の回路ダイ
アグラムを示す。図４は図３に示した駆動回路を構成す
るハーフブリッジ出力段の３個の相補トランジスタ対の
シグナル（段）の時間ダイアグラムを示す。図中ではＭ
ＯＳトランジスタの使用を示したが、これは設定上の選
択であり限定を意図しない。バイポーラトランジスタも
使用できる。
【０００８】本発明のシステムがどの様に機能するか
は、図４に示した時間ダイアグラム、図３の回路及び／
又は図２に示した単一のハーフブリッジ段の機能的回路
ダイアグラムを参照することにより良好に理解でき、相
互の参照を容易にするため図中で同じ符号が使用されて
いる。それぞれの出力トランジスタのＯＦＦ状態が図４
の時間ダイアグラム中のシグナルの「低」状態（ポテン
シャルスケールの「０」）に対応し、逆にそれぞれの出
力トランジスタのＯＮ状態がシグナルの「高」状態（Ｖ
ｄｄポテンシャル）に対応するものとする。
は、図４に示した時間ダイアグラム、図３の回路及び／
又は図２に示した単一のハーフブリッジ段の機能的回路
ダイアグラムを参照することにより良好に理解でき、相
互の参照を容易にするため図中で同じ符号が使用されて
いる。それぞれの出力トランジスタのＯＦＦ状態が図４
の時間ダイアグラム中のシグナルの「低」状態（ポテン
シャルスケールの「０」）に対応し、逆にそれぞれの出
力トランジスタのＯＮ状態がシグナルの「高」状態（Ｖ
ｄｄポテンシャル）に対応するものとする。
【０００９】説明を簡略化するため３相モータのＵフェ
ーズ巻線を駆動するハーフブリッジのみを図３に詳細に
示し、他の２個のＶ及びＷフェーズ巻線の２個のハーフ
ブリッジはそれぞれ回路ブロックとして示している。一
般に図３に示した３個の全てのハーフブリッジ段は同一
であり、Ｕハーフブリッジの説明は他の２個の類似のハ
ーフブリッジ回路にも適用できる。Ｕハーフブリッジに
関しては、トランジスタＰＵのコントロールされたター
ンオフは時間ｔ２で起こらなければならず、一方トラン
ジスタＮＵはその後の時間ｔ５でターンオフする。
ーズ巻線を駆動するハーフブリッジのみを図３に詳細に
示し、他の２個のＶ及びＷフェーズ巻線の２個のハーフ
ブリッジはそれぞれ回路ブロックとして示している。一
般に図３に示した３個の全てのハーフブリッジ段は同一
であり、Ｕハーフブリッジの説明は他の２個の類似のハ
ーフブリッジ回路にも適用できる。Ｕハーフブリッジに
関しては、トランジスタＰＵのコントロールされたター
ンオフは時間ｔ２で起こらなければならず、一方トラン
ジスタＮＵはその後の時間ｔ５でターンオフする。
【００１０】図４の時間ダイアグラムは、トランジスタ
ＰＵのターンオフの時間ｔ２に先立つＴ２インターバル
の間に出力トランジスタの状態が次のようになることを
示している。ＰＵ＝ＯＮ及びＮＷ＝ＯＮ。これは電流が
ＬＵ及びＬＷ巻線を通ることを意味している。インター
バルＴ２の間、図３に示した回路のノードＡはグラウン
ドポテンシャルにあり、一方ノードＣはサプライ（Ｖｄ
ｄ）ポテンシャルから通電しているトランジスタＰＵを
通って起こるオーム電圧降下を引いたポテンシャルにあ
る。
ＰＵのターンオフの時間ｔ２に先立つＴ２インターバル
の間に出力トランジスタの状態が次のようになることを
示している。ＰＵ＝ＯＮ及びＮＷ＝ＯＮ。これは電流が
ＬＵ及びＬＷ巻線を通ることを意味している。インター
バルＴ２の間、図３に示した回路のノードＡはグラウン
ドポテンシャルにあり、一方ノードＣはサプライ（Ｖｄ
ｄ）ポテンシャルから通電しているトランジスタＰＵを
通って起こるオーム電圧降下を引いたポテンシャルにあ
る。
【００１１】出力パワートランジスタの動作条件に従っ
て両スイッチＳ１及びＳ２がＯＦＦであり逆にＣＵキャ
パシタが与えられたポテンシャルで正確に分極すること
を確保するという観点から、スイッチ時間ｔ２でＣＵキ
ャパシタが「浮動」ポテンシャルにあることを防止する
ために、Ｓ１はスイッチ時間ｔ２に対して前もってスイ
ッチオンしなければならない。この目的のために、モー
タの異なったフェーズ巻線に関する既存の論理駆動シグ
ナルが都合良く使用できる。実際にトランジスタＮＷの
コントロールシグナルでスイッチＳ１をコントロールす
ることにより時間ｔ１から始まるインターバルＴ２の
間、ＣＵキャパシタの所望のプレ分極が確保される。こ
れは、Ｓ１が実際に出力段と同時にスイッチするため、
他の乱れの発生も防止する。
て両スイッチＳ１及びＳ２がＯＦＦであり逆にＣＵキャ
パシタが与えられたポテンシャルで正確に分極すること
を確保するという観点から、スイッチ時間ｔ２でＣＵキ
ャパシタが「浮動」ポテンシャルにあることを防止する
ために、Ｓ１はスイッチ時間ｔ２に対して前もってスイ
ッチオンしなければならない。この目的のために、モー
タの異なったフェーズ巻線に関する既存の論理駆動シグ
ナルが都合良く使用できる。実際にトランジスタＮＷの
コントロールシグナルでスイッチＳ１をコントロールす
ることにより時間ｔ１から始まるインターバルＴ２の
間、ＣＵキャパシタの所望のプレ分極が確保される。こ
れは、Ｓ１が実際に出力段と同時にスイッチするため、
他の乱れの発生も防止する。
【００１２】時間ｔ２において、論理駆動バッファ（Ｂ
ｕｆｆＡＵ）の出力を「トリステート」条件（高出力イ
ンピーダンス）とすることにより、ＰＵコントロールシ
グナルがＰＵトランジスタのターンオフフェーズの開始
を決定する。従ってノードＡは発振器Ｉ１にのみ接続さ
れ、これは最低ポテンシャルのＣＵキャパシタのターミ
ナル中に電流を導入する。従ってノードＣは次の式 Ｖｃ＝Ｖｉｎ−Ｋ＊ｔ から生ずるポテンシャルを達成し、ここでＶｉｎはノー
ドＣの電圧であり、時間定数Ｋは比Ｋ＝Ｉ１／ＣＵ（Ｖ
／μ秒）により決定される。
ｕｆｆＡＵ）の出力を「トリステート」条件（高出力イ
ンピーダンス）とすることにより、ＰＵコントロールシ
グナルがＰＵトランジスタのターンオフフェーズの開始
を決定する。従ってノードＡは発振器Ｉ１にのみ接続さ
れ、これは最低ポテンシャルのＣＵキャパシタのターミ
ナル中に電流を導入する。従ってノードＣは次の式 Ｖｃ＝Ｖｉｎ−Ｋ＊ｔ から生ずるポテンシャルを達成し、ここでＶｉｎはノー
ドＣの電圧であり、時間定数Ｋは比Ｋ＝Ｉ１／ＣＵ（Ｖ
／μ秒）により決定される。
【００１３】これによりターンオフフェーズ間のＰＵト
ランジスタの所望のスルーイング速度コントロールが達
成される。実際スルーイング速度値はＫに等しく、Ｉ１
電流を調整することにより容易に変化する。図３に示し
た３相駆動システムのＷハーフブリッジのＰＷトランジ
スタを駆動するシグナルＰＷをスイッチＳ２のコントロ
ールターミナルに加えることにより、時間ｔ２で始まる
ＰＵトランジスタのターンオフフェーズに関連する同じ
説明が時間ｔ５で始まるＮＵトランジスタのターンオフ
フェーズにも適用される。この場合、スイッチ時間ｔ５
（ＮＵトランジスタのターンオフフェーズ）に関連して
Ｓ２スイッチを駆動するＰＷシグナルの予想される遷移
に起因して、ＣＵキャパシタのプレ分極がスイッチ時間
ｔ５に先立つインターバルＴ５の間に起こる。
ランジスタの所望のスルーイング速度コントロールが達
成される。実際スルーイング速度値はＫに等しく、Ｉ１
電流を調整することにより容易に変化する。図３に示し
た３相駆動システムのＷハーフブリッジのＰＷトランジ
スタを駆動するシグナルＰＷをスイッチＳ２のコントロ
ールターミナルに加えることにより、時間ｔ２で始まる
ＰＵトランジスタのターンオフフェーズに関連する同じ
説明が時間ｔ５で始まるＮＵトランジスタのターンオフ
フェーズにも適用される。この場合、スイッチ時間ｔ５
（ＮＵトランジスタのターンオフフェーズ）に関連して
Ｓ２スイッチを駆動するＰＷシグナルの予想される遷移
に起因して、ＣＵキャパシタのプレ分極がスイッチ時間
ｔ５に先立つインターバルＴ５の間に起こる。
【００１４】図２で概説した本発明のスルーイング速度
コントローラは一般に、モノフェーズ負荷の駆動にも有
用である。明らかなように、本発明回路の２個のスイッ
チＳ１及びＳ２をコントロールするための論理シグナル
が利用できない場合には、互いに逆フェーズのスイッチ
Ｓ１及びＳ２をコントロールするための１対の相補コン
トロールシグナルｓｒ及びｓｒ′を発生するための専用
論理回路が必要となる。共通回路は、ハーフブリッジ段
の出力トランジスタ対を駆動する論理シグナル対ｓ１及
びｓ１′に対して先行する必要とされるシグナル対ｓｒ
及びｓｒ′を発生させることができる。
コントローラは一般に、モノフェーズ負荷の駆動にも有
用である。明らかなように、本発明回路の２個のスイッ
チＳ１及びＳ２をコントロールするための論理シグナル
が利用できない場合には、互いに逆フェーズのスイッチ
Ｓ１及びＳ２をコントロールするための１対の相補コン
トロールシグナルｓｒ及びｓｒ′を発生するための専用
論理回路が必要となる。共通回路は、ハーフブリッジ段
の出力トランジスタ対を駆動する論理シグナル対ｓ１及
びｓ１′に対して先行する必要とされるシグナル対ｓｒ
及びｓｒ′を発生させることができる。
【００１５】特にシグナルｓｒ及びｓｒ′はオーバーラ
ップしないシグナルであることが好ましく、つまりそれ
らはサイクルのインターバルの間に両者とも「低」であ
ってもよいが、両者とも「高」論理状態であってはなら
ない。この状態の発生を積極的に排除する共通論理時間
回路は周知であり、特別な説明は不要であろう。
ップしないシグナルであることが好ましく、つまりそれ
らはサイクルのインターバルの間に両者とも「低」であ
ってもよいが、両者とも「高」論理状態であってはなら
ない。この状態の発生を積極的に排除する共通論理時間
回路は周知であり、特別な説明は不要であろう。
【図１】３相ＤＣブラシレスモータの巻線の駆動回路ダ
イアグラム。
イアグラム。
【図２】本発明による、プッシュプル接続された相補出
力トランジスタ対用のターンオフスルーイング速度コン
トローラが装着された単一のハーフブリッジ段の機能的
回路ダイアグラム。
力トランジスタ対用のターンオフスルーイング速度コン
トローラが装着された単一のハーフブリッジ段の機能的
回路ダイアグラム。
【図３】本発明のターンオフスルーイング速度コントロ
ーラを有する３個のハーフブリッジ段を使用する３相Ｄ
Ｃブラシレスモータの駆動回路の回路ダイアグラム。
ーラを有する３個のハーフブリッジ段を使用する３相Ｄ
Ｃブラシレスモータの駆動回路の回路ダイアグラム。
【図４】図３に示した駆動回路を構成するハーフブリッ
ジ出力段の３個の相補トランジスタ対のシグナルの時間
ダイアグラム。
ジ出力段の３個の相補トランジスタ対のシグナルの時間
ダイアグラム。
Ｓ１、Ｓ２・・・スイッチ ｓｒ、ｓｒ′、ｓ１、ｓ
１′・・・シグナル ＮＵ、ＰＵ、ＮＶ、ＰＶ、ＮＷ、
ＰＷ・・・トランジスタ ＬＵ、ＬＶ、ＬＷ・・・巻線
Ｃ（ＣＵ）・・・キャパシタ
１′・・・シグナル ＮＵ、ＰＵ、ＮＶ、ＰＶ、ＮＷ、
ＰＷ・・・トランジスタ ＬＵ、ＬＶ、ＬＷ・・・巻線
Ｃ（ＣＵ）・・・キャパシタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョナ・フチリ イタリア国 マジェンタ 20013 ヴィ ア・モンス・クレスピ 20
Claims (6)
- 【請求項１】 それぞれが論理駆動バッファを通して駆
動される１対のプッシュプル接続された相補パワートラ
ンジスタ、及び１対の駆動シグナルにより駆動されるパ
ワートランジスタのスルーイング速度をコントロールす
る集積段を使用するハーフブリッジ出力段において、 スルーイング速度をコントロールする前記集積段が単一
の集積キャパシタを共有し、そのターミナルは、前記駆
動シグナル対の遷移に対して先行するコントロールシグ
ナル対により互いに逆フェーズでコントロールされる２
個のスイッチによりスイッチオンされることを特徴とす
る出力段。 - 【請求項２】 前記シグナル対の前記２個のスイッチを
コントロールするためのシグナル対がマルチフェーズマ
シーンの駆動回路の一部として該マルチフェーズ駆動回
路の異なったハーフブリッジ出力段のパワートランジス
タを駆動するようにした請求項１に記載の出力段。 - 【請求項３】 共有された集積キャパシタの前記スイッ
チをコントロールする前記シグナル対が、コントロール
サイクルのインターバル間に両スイッチをＯＦＦ状態に
維持するための状態を取るオーバーラップしない逆フェ
ーズシグナルである請求項１に記載の出力段。 - 【請求項４】 前記相補トランジスタが電界効果トラン
ジスタである請求項１に記載の出力段。 - 【請求項５】 前記相補トランジスタがバイポーラトラ
ンジスタである請求項１に記載の出力段。 - 【請求項６】 スルーイング速度をコントロールする前
記集積段の各々が、その出力がパワートランジスタのコ
ントロールターミナルに接続され、論理駆動シグナルが
与えられる入力ノードを有し、該入力でスイッチされる
前記集積キャパシタの充電電流発生器に接続されている
バッファから成っている請求項１に記載の出力段。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT93830247.8 | 1993-05-31 | ||
| EP93830247A EP0627810B1 (en) | 1993-05-31 | 1993-05-31 | Half-bridge turn-off slew-rate controller using a single capacitor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0799792A true JPH0799792A (ja) | 1995-04-11 |
Family
ID=8215175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6142424A Pending JPH0799792A (ja) | 1993-05-31 | 1994-05-31 | 単一キャパシタを使用するハーフブリッジターンオフスルーイング速度コントローラ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5469096A (ja) |
| EP (1) | EP0627810B1 (ja) |
| JP (1) | JPH0799792A (ja) |
| DE (1) | DE69306764T2 (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69627909T2 (de) | 1995-01-17 | 2003-11-13 | Vlt Corp | Regelung der in den Transformatoren von Schaltnetzteilen gepseicherten Energie |
| US5754072A (en) * | 1995-06-07 | 1998-05-19 | Santa Barbara Research Center | Programmable circuitry for the generation of precision low noise clock and bias signals |
| US5805473A (en) * | 1995-08-30 | 1998-09-08 | International Business Machines Corporation | PCMCIA voltage loss detection |
| US5757217A (en) * | 1996-06-28 | 1998-05-26 | Intel Corporation | Slow speed driver with controlled slew rate |
| US6163120A (en) * | 1996-12-17 | 2000-12-19 | Stmicroelectronics, Inc. | Simple back emf reconstruction in pulse width modulation (PWM) mode |
| US5872473A (en) * | 1997-03-31 | 1999-02-16 | Cypress Semiconductor Corp. | Low speed driver for use with the universal serial bus |
| US5949259A (en) * | 1997-11-19 | 1999-09-07 | Atmel Corporation | Zero-delay slew-rate controlled output buffer |
| US6790742B2 (en) * | 1998-06-03 | 2004-09-14 | United Microelectronics Corporation | Chemical mechanical polishing in forming semiconductor device |
| EA200100030A1 (ru) * | 1998-06-12 | 2001-06-25 | Саут Айлэнд Дискритс Лимитед | Возбуждение затвора для мощных полупроводниковых приборов с изолированным затвором |
| US6002226A (en) * | 1998-06-17 | 1999-12-14 | General Motors Corporation | Brushless DC motor control method and apparatus for reduced commutation noise |
| US6191628B1 (en) | 1999-01-04 | 2001-02-20 | International Business Machines Corporation | Circuit for controlling the slew rate of a digital signal |
| US6281730B1 (en) * | 1999-05-13 | 2001-08-28 | National Semiconductor Corporation | Controlled slew rate driver |
| FR2802034A1 (fr) * | 1999-12-07 | 2001-06-08 | Koninkl Philips Electronics Nv | Procede pour alimenter un moteur polyphase offrant un rendement energetique accru |
| US6222751B1 (en) * | 2000-05-15 | 2001-04-24 | Stmicroelectronics S.R.L. | Driver circuit for a polyphase DC motor with minimized voltage spikes |
| IT1318818B1 (it) * | 2000-09-05 | 2003-09-10 | St Microelectronics Srl | Circuito di pilotaggio di elementi di potenza a fronte controllato |
| US6617913B1 (en) * | 2001-08-27 | 2003-09-09 | Unisys Corporation | Self-latching H-bridge system and apparatus |
| US7102320B1 (en) * | 2005-03-01 | 2006-09-05 | Hewlett-Packard Development Company, L.P. | Half-bridge control circuit |
| JP4680013B2 (ja) * | 2005-09-06 | 2011-05-11 | 三洋電機株式会社 | モータ駆動回路 |
| ITVA20050054A1 (it) * | 2005-09-23 | 2007-03-24 | St Microelectronics Srl | Metodo e circuito di controllo di uno stadio di potenza a commutazione |
| KR100832894B1 (ko) * | 2005-10-06 | 2008-05-28 | 삼성전기주식회사 | 출력 버퍼회로 |
| GB0722730D0 (en) * | 2007-11-20 | 2007-12-27 | Melexis Nv | Output driver and method of operation thereof |
| US8305053B2 (en) * | 2010-08-18 | 2012-11-06 | Texas Instruments Incorporated | System and method for controlling a power switch in a power supply system |
| CN103187856B (zh) | 2011-12-31 | 2015-08-19 | 意法半导体研发(深圳)有限公司 | 一种高侧驱动电路及操作驱动电路的方法 |
| US9143078B2 (en) | 2012-11-29 | 2015-09-22 | Infineon Technologies Ag | Power inverter including SiC JFETs |
| IT201600119626A1 (it) * | 2016-11-25 | 2018-05-25 | St Microelectronics Srl | Circuito di pilotaggio, dispositivo, apparecchiatura e procedimento corrispondenti |
| CN113054990A (zh) * | 2021-03-12 | 2021-06-29 | 湖南国科微电子股份有限公司 | 一种驱动电路、接口电路和终端 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1613618C3 (de) * | 1967-08-29 | 1979-12-20 | Danfoss A/S, Nordborg (Daenemark) | Dreiphasengenerator mit elektronischen, aus einer Gleichspannungsquelle gespeisten Bauelementen |
| GB1504867A (en) * | 1974-06-05 | 1978-03-22 | Rca Corp | Voltage amplitude multiplying circuits |
| US4216388A (en) * | 1978-08-07 | 1980-08-05 | Rca Corporation | Narrow pulse eliminator |
| JPH0728553B2 (ja) * | 1982-03-31 | 1995-03-29 | 株式会社日立製作所 | モータの駆動回路 |
| JPS6096191A (ja) * | 1983-10-27 | 1985-05-29 | Sankyo Seiki Mfg Co Ltd | ブラシレスモ−タの駆動回路 |
| IT1186340B (it) * | 1985-10-29 | 1987-11-26 | Sgs Microelettronica Spa | Integratore differenziale a condensatore commutato utilizzante un unico condensatore di integrazione |
| GB2187316B (en) * | 1986-02-28 | 1989-11-29 | Plessey Co Plc | Improvements in or relating to integrate circuits. |
| US4823029A (en) * | 1987-06-25 | 1989-04-18 | American Telephone And Telegraph Company At&T Bell Laboratories | Noise controlled output buffer |
| DE3728078A1 (de) * | 1987-08-22 | 1989-03-02 | Telefunken Electronic Gmbh | Integrierte komplementaere gegentakt-b-endstufe |
| DE4017738A1 (de) * | 1990-06-01 | 1991-12-05 | Thomson Brandt Gmbh | Komparatorschaltung fuer einen integrator |
| DE4131783C1 (ja) * | 1991-09-24 | 1993-02-04 | Siemens Ag, 8000 Muenchen, De | |
| US5191269A (en) * | 1991-10-10 | 1993-03-02 | Sgs-Thomson Microelectronics, Inc. | Brushless direct current motor with minimized current ripple and method |
| US5311150A (en) * | 1992-09-18 | 1994-05-10 | Tektronix, Inc. | Convertible oscillator circuit |
-
1993
- 1993-05-31 EP EP93830247A patent/EP0627810B1/en not_active Expired - Lifetime
- 1993-05-31 DE DE69306764T patent/DE69306764T2/de not_active Expired - Fee Related
-
1994
- 1994-05-31 JP JP6142424A patent/JPH0799792A/ja active Pending
- 1994-05-31 US US08/251,693 patent/US5469096A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5469096A (en) | 1995-11-21 |
| EP0627810A1 (en) | 1994-12-07 |
| DE69306764T2 (de) | 1997-04-10 |
| DE69306764D1 (de) | 1997-01-30 |
| EP0627810B1 (en) | 1996-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0799792A (ja) | 単一キャパシタを使用するハーフブリッジターンオフスルーイング速度コントローラ | |
| US5309078A (en) | Synchronous rectification method for reducing power dissipation in motor drivers in PWM mode | |
| JP3890906B2 (ja) | ブラシレスモータの駆動装置およびそれを使用するモータ | |
| US8390241B2 (en) | Motor drive based on III-nitride devices | |
| JP2000092856A (ja) | スイッチング増幅装置 | |
| US5499186A (en) | Three-phase power converter with fail soft characteristics | |
| US5216587A (en) | Inverter | |
| US4763056A (en) | Power supply systems for reluctance motors | |
| US6323609B1 (en) | Alternate high-side/low-side PWM operation of brushless motors | |
| US20190379316A1 (en) | Control for electric power steering | |
| US6903523B2 (en) | Methods and apparatus for dynamically reconfiguring a pulse width modulation approach | |
| US5010282A (en) | Method and apparatus for driving a DC motor | |
| US5517402A (en) | Inverter circuit with an improved inverter driving circuit | |
| GB2272807A (en) | Motor control for a brushless motor | |
| JP3445649B2 (ja) | インバータ装置 | |
| US5939854A (en) | Circuit for driving a switched reluctance motor | |
| JPH06141589A (ja) | ２相誘導電動機の駆動方式 | |
| US5793182A (en) | Circuit arrangement for powering a load | |
| KR100220997B1 (ko) | 에스알 모터의 전원공급회로 | |
| KR0152783B1 (ko) | 스위치드 리럭턴스 모터의 비대칭 브리지 컨버터 구동장치 및 방법 | |
| JP2001028895A (ja) | ステッピングモータの駆動回路 | |
| JP2001057772A (ja) | 静止形電力変換器 | |
| JP3404240B2 (ja) | 誘導性負荷の駆動回路 | |
| SU1709481A1 (ru) | Устройство дл управлени транзисторным инвертором | |
| JP2024176493A (ja) | ゲート駆動装置 |