JPH08102665A - 位相同期回路 - Google Patents

Abstract

(57)【要約】 【目的】 早期信号断検出機能を持ち、基準クロックの
Ｎ倍の周期を持つ入力信号と、基準クロックとの切り替
え時に、基準信号の位相ジャンプを防いだ位相同期回路
を得る。 【構成】 基準クロックをＮ分周し、また一方の基準入
力となる入力信号Ａと位相を合わせた自走信号Ｂを生成
する分周器と、上記入力信号Ａの断を検出し、また上記
入力信号Ａの復旧と上記自走信号Ｂとの位相が合うこと
を検出して切換信号を出す入力検出手段と、上記切換信
号により上記入力信号Ａと上記自走信号Ｂと切換出力し
て位相同期回路の位相比較の入力とする切換手段と、上
記位相比較入力で電圧制御発振器を制御する閉ループを
構成する位相制御手段を備えた。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、通信分野においてＰ
ＬＬ回路の２つの基準信号を切り替える装置に関するも
のである。特にＰＬＬ回路基準信号のＮ倍の原振クロッ
クが片系にしか存在しない場合に関するものである。

【０００２】

【従来の技術】図１９は例えば特開平３−２７６２０号
に示された従来のＰＬＬ回路である。図において、１は
信号Ａの原振クロックを生成する発振器、２は信号Ｂの
原振クロックを生成する発振器、３は信号Ａ、Ｂから１
つの信号を選択し信号Ｃを出力する選択部、４は選択部
３に指示を与える検出器、５は選択部３で選択された信
号ＣをＮ分周し基準信号Ｄを得る分周器、６、１１はス
イッチ、７は基準信号Ｄと比較信号Ｅの位相を比較する
位相比較器、８はループフィルタ、９は電圧制御発振
器、１０は電圧制御発振器９の出力信号を分周して比較
信号Ｅを得る分周器、１２は５、１０にリセットをかけ
る制御部である。

【０００３】次に従来の技術の動作について説明を行
う。従来の回路では、信号の切り替え直前にスイッチ
６、１１を開いて位相比較器７の出力をハイインピーダ
ンス状態にする。ループフィルタ８により電圧制御発振
器９の入力電圧が保持され、この状態で系の切り替えを
選択部３で行う。切り替え後、分周器５、１０にリセッ
トをかけて基準信号Ｄと比較信号Ｅの位相を合わせてか
らスイッチ６、１１を閉じる。そのためには２系とも基
準信号のＮ倍の原振クロックが必要である。信号のＮ倍
の原振クロックが片系にしか存在しない場合、原振クロ
ックが存在する系への切り替え時のみ２つの分周器にリ
セットをかけて基準信号Ｄと比較信号Ｅの位相を合わせ
ることができる。

【０００４】

【発明が解決しようとする課題】以上のような従来のＰ
ＬＬ回路基準信号切り替え回路では、基準信号のＮ倍の
原振クロックが存在しない系への切り替え時には、基準
信号Ｄに位相ジャンプが生じるためＰＬＬ回路出力信号
の周波数が不安定になるという課題があった。また、信
号の切り替えを行うまでは信号が正常に入力されている
ことが前提であった。

【０００５】本発明は上記のような課題を解決するため
になされたもので、信号の断が生じた場合はすぐに検出
して信号の切り替えを行う回路を、またＰＬＬ回路の基
準信号の原振クロックが存在しない系への切り替え時に
も基準信号の位相ジャンプを防ぎ安定出力を出す位相同
期回路を得ることを目的とする。更に、その同期化をよ
り早く、安定に同期化を行える位相同期回路を得ること
を目的とする。

【０００６】

【課題を解決するための手段】この発明に係る位相同期
回路は、基準クロックをＮ分周し、また一方の基準入力
となる入力信号Ａと位相を合わせた自走信号Ｂを生成す
る分周器と、上記入力信号Ａの断を検出し、また上記入
力信号Ａの復旧と上記自走信号Ｂとの位相が合うことを
検出して切換信号を出す入力検出手段と、上記切換信号
により上記入力信号Ａと上記自走信号Ｂと切換出力して
位相同期回路の位相比較の入力とする切換手段と、上記
位相比較入力で電圧制御発振器を制御する閉ループを構
成する位相制御手段を備えた。

【０００７】この発明の他の位相同期回路は、基準クロ
ックをＮ分周して自走信号Ｂを生成し、また上記基準ク
ロックからマスク信号を出力する分周器と、入力信号Ａ
の断を検出して切換信号を出す入力検出手段と、上記入
力信号Ａと上記切換信号とを受けて上記分周器へリセッ
ト信号を出すリセット回路と、上記切換信号により上記
入力信号Ａと上記自走信号Ｂと切換出力して位相同期回
路の位相比較の入力とする切換手段と、上記位相比較入
力で電圧制御発振器を制御する閉ループを構成する位相
制御手段を備えた。

【０００８】また分周器は、所定のマスク幅を可変に設
定してマスク信号を出すようにした。

【０００９】また更に、入力信号Ａの復旧を監視し一定
期間は指示信号を出す指示手段を設け、また分周器も分
周比を可変にできる構成とし、上記指示手段の指示出力
で上記分周比を変更するようにした。

【００１０】また更に、入力信号Ａと自走信号Ｂの監視
をする監視指示手段を設け、上記監視指示手段の指示出
力でリセット回路のリセットタイミングを変更するよう
にした。

【００１１】また更に、リセット出力を制限するリセッ
ト制限回路を設けて、必要に応じてリセットの回数を制
限した。

【００１２】また更に、復調器のビットクロックの位相
差によりリセット出力を制限する位相差リセット制限回
路を設けて、必要に応じてリセットの回数を制限した。

【００１３】

【作用】この発明による位相同期回路は、通常は入力信
号Ａが切換手段で選択されて位相制御手段の入力になっ
ているが、自走信号Ｂの位相が入力信号Ａに合わされて
おり、従って入力信号Ａが断時にも自走信号Ｂの位相が
合って切り換えられ、また復帰時にも入力信号Ａとの位
相が合ってから切り換えられ、電圧制御発振器の出力信
号の周波数、位相に変化がない。

【００１４】この発明の他の位相同期回路は、基準クロ
ックで生成されるマスクで入力信号Ａが同期監視され、
通常はこの入力信号Ａが切換て選択されて位相制御手段
の入力になっているが、入力信号Ａの断により自走信号
Ｂへの切換時にもリセットにより自走信号Ｂの切換タイ
ミングが選ばれ、また復帰時にも入力信号Ａとマスク信
号との同期がとられて切換選択される。

【００１５】また更に、マスク信号幅が変化する。

【００１６】また更に、復帰時の自走信号Ｂ生成の分周
比が変化し、切換完了までの時間が早くなる。

【００１７】また更に、監視対象の２信号の位相差によ
り復帰時の自走信号Ｂ生成の分周比が切換完了時間が早
くなる方向に変化し、切換完了までの時間が早くなる。

【００１８】また更に、復帰時の切換のタイミングが必
要に応じて制限されて、切換時間が制御される。

【００１９】また更に、復帰時の切換のタイミングが復
調器のビットクロックの位相差に応じて制限されて、切
換時間が制御される。

【００２０】

【実施例】

実施例１．本発明の１実施例である位相同期回路の構成
を図１に示す。１０１は自走信号ＢのＮ倍の原振クロッ
クを供給する発振器であり、１０２はカウンタ部で、原
振クロックをＮ分周して自走信号Ｂを得ている。１０３
はマスク部で後述のマスク信号で入力信号Ａから入力マ
スク信号Ａ’を作る。１０４は検出部で、入力信号の断
を検出する。１０５はリセット回路で、１０６は入力マ
スク信号Ａ’と自走信号Ｂを選択する選択部で、２００
がＰＬＬ回路である。ＰＬＬ回路２００は、詳細構成と
して、２０１の位相比較器２０２のローパスフィルタ、
２０３の電圧制御発振器及び２０４のＮ分周器からなる
閉ループで構成されている。図２は入力マスク信号
Ａ’、自走信号Ｂとカウンタ部（分周器）の関係を説明
する図、図３はカウンタ部とマスク部出力のマスク信号
の関係を示す図、図４は正常時のマスク回路の動作を説
明する図である。

【００２１】次に上記構成の位相同期回路の動作を説明
する。まず正常時つまり入力信号Ａが正しく入力されて
いる場合は、図２に示すように、リセット部で入力マス
ク信号Ａ’の立ち上がりを検出し、そのタイミングで図
２（ａ）から（ｃ）への矢印のようにカウンタ部１０２
をリセットしている。更に、リセットは正常動作時のみ
必要であり、後述のＳＥＬ信号が”Ｈ”時のＡＮＤ条件
で出力される。入力マスク信号Ａ’は後述のマスク部で
入力信号Ａを加工したものであり、立ち上がりは入力信
号Ａと揃っているため、自走信号Ｂは入力信号Ａと位相
同期している。つまり大切なことは、切り替えを行うと
きに入力信号Ａと自走信号Ｂとの位相を揃えるようにし
たものである。入力マスク信号Ａ’の立ち上がりがない
場合（入力信号Ａが断のとき）はカウンタ値は自己リセ
ットにより自走する。マスク部に送るマスク信号の生成
は、図３のようにカウンタ値をデコードして行う。即
ち、例えばカウンタがＮ−４から４までの間だけ”Ｈ”
を出力する。マスクの幅は入力信号Ａのジッタ量より大
きく、かつなるべく狭い値を設定する。

【００２２】また、正常時には図４に示すように、マス
ク部１０３では入力信号Ａの立ち上がりがマスク信号
が”Ｈ”の区間のみで有効とした入力マスク信号Ａ’を
生成し、選択部１０６へ出力する。加工された入力マス
ク信号Ａ’はデューティー比５０％となるように自己的
に”Ｌ”にリセットされる。また有効でなくなれば以後
は入力マスク信号Ａ’の出力を”Ｌ”固定とする。選択
部１０６における信号の切り替えは、選択（以下ＳＥＬ
という）信号が”Ｈ”の時は入力マスク信号Ａ’を、”
Ｌ”の時は自走信号Ｂを基準信号Ｄとして位相比較器２
０１へ出力する。ループフィルタ（ＬＰＦ）２０２、電
圧制御発振器（ＶＣＯ）２０３、分周器２０４からなる
ＰＬＬ回路において、分周器２０４の出力信号（比較信
号Ｅ）は基準信号Ｄと立ち上がりが揃っている。この様
な回路構成により、いかなるタイミングで同期信号Ａに
断が発生しても位相ジャンプを防ぐことができる。

【００２３】次に異常時の切り替え動作を説明する。図
５は図４対応で入力信号断時の切り替え信号、図６、図
７は入力クロックが断になった場合の切り替え動作、図
８は入力クロックが復旧して自走信号Ｂから入力信号Ａ
への切り替え動作を説明する図である。入力信号が断の
検出は検出部１０４で行う。即ち、入力信号Ａは断にな
るとＨ固定となる信号であるとすると、マスク信号の立
ち上がり位置で入力信号Ａの論理が”Ｌ”ならば正
常、”Ｈ”ならば断であると判断する。図５に示すよう
に、検出の結果をＳＥＬ信号として正常ならば”Ｈ”だ
が、断を検出すると、マスク信号の立ち上がりと同期し
て”Ｌ”にして選択部１０６へ出力する。もちろんＳＥ
Ｌ信号の論理は逆でも構わない。入力信号Ａが断になる
と、選択部１０６の出力が入力マスク信号Ａ’から自走
信号Ｂに切り替わるが、図６は入力信号Ａが”Ｈ”の区
間で断が発生した場合を、図７は入力信号Ａ’が”Ｌ”
の区間で断が発生した場合を示している。この場合、入
力マスク信号Ａ’の立ち上がりを基準に自走信号Ｂを生
成しており、切り替え直前まで立ち上がりの位相が一致
しているため、図に示すようにともに選択部出力の基準
信号Ｄに位相ジャンプは見られない。

【００２４】入力信号Ａが断から復旧し、選択部１０６
の出力が自走信号Ｂから入力マスク信号Ａ’に切り替わ
る様子を図８を用いて説明する。同期信号復旧時は、入
力信号Ａがマスク信号の”Ｈ”の部分で立ち上がるまで
はＳＥＬ信号は”Ｈ”に切り替わらず、入力信号Ａがマ
スク信号”Ｈ”の部分で立ち上がった直後のマスク信号
の立ち上がりではじめてＳＥＬ信号の論理が切り替わ
る。断状態から入力信号Ａが復旧した時点では、自走信
号Ｂと入力信号Ａの立ち上がりが一致していないことも
あるが、図に示すように位相が合致するタイミングを待
つので、選択部１０６で自走信号Ｂから入力マスク信号
Ａ’に切り替える時は２つの信号の位相は揃っており、
従ってＰＬＬ基準信号Ｄの位相ジャンプは起こらない。
なお、入力信号Ａがマスク信号”Ｈ”の区間に徐々にシ
フトしながら入ってくるのは、入力信号Ａと自走信号Ｂ
が完全に周波数同期していないためである。こうして、
同期が合うまでの図８に示す時間”Ｔ”は同期信号復旧
から実際に選択部で信号を切り替えるのに要する時間で
ある。

【００２５】実施例２．本発明の他の実施例の位相同期
回路の構成を図９に示す。本実施例では、図１に記載の
マスク信号の幅を可変とし、１０７の設定部を設け、そ
こからマスク信号を生成するカウンタの値の幅の設定を
するようにした。こうすることで、回路の柔軟性が増
す。マスク信号の生成は図３のようにカウンタ値をデコ
ードして行う。マスクの幅は入力信号Ａのジッタ量より
大きく、かつなるべく狭い値を設定する必要があるが、
ジッタ量の実測値によりマスク信号の幅を設定できるよ
うにデコード値を可変とする。なお、図９のＰＬＬ回路
２００の構成は図１のＰＬＬ回路と同じである。

【００２６】実施例３．本発明の他の実施例の位相同期
回路の構成を図１０に示す。本実施例では、図１の回路
にカウンタ部１０２の分周比を変える１０８の指示部を
追加して設ける。指示部１０８は入力信号Ａの動作開始
を検出し、更にＳＥＬ信号が”Ｌ”の条件でカウンタ１
０２に分周比をＮ−１に変更指示する。即ち、復帰を待
つ状態であることを検出し、この間は自走信号Ｂの周期
を意識的に短くする。こうして指示部１０８はＳＥＬ信
号がＬ、つまり自走状態で入力信号Ａが復旧した場合、
入力信号Ａの立ち上がりマスク信号の”Ｈ”の部分に入
るまでカウンタ部の分周比をＮ−１とする。図１１に示
すように、入力信号Ａの立ち上がりマスク信号の”Ｈ”
の部分に入ったらカウンタ部の分周比はＮに戻し（図１
１の下点）、同期状態になったら入力マスク信号Ａ’の
立ち上がりを基準にカウンタ部にリセットをかける。上
記構成で、入力信号Ａが断から復旧したときに図８に示
す時間”Ｔ”を短く、つまりより早く自走信号Ｂの位相
を入力信号Ａに揃えることができる。

【００２７】実施例４．本発明の他の実施例の位相同期
回路の構成を図１２に示す。本実施例では図１の回路に
追加して１０９の監視部を設ける。監視部１０９を用い
た動作は以下のようになる。監視部１０９はＳＥＬ信号
がＬ、つまり自走状態で入力信号Ａが復旧した場合、自
走信号Ｂに対する入力信号Ａの立ち上がり位置を監視す
る。そして、その関係が図１３に示すように位相が進ん
でいるときはリセット部の分周比をＮ−１に、図１４に
示すように位相が遅れているときはＮ＋１に設定する。
これにより更に早く自走信号Ｂの位相を入力信号Ａに揃
えることができる。

【００２８】実施例５．本実施例では、復旧時の入力信
号Ａへの切り替えに先立って、自走信号Ｂの平均的な変
化速度をゆるやかにし、徐々に自走信号を変えていって
入力信号Ａに合わせようとする。図１５は本実施例の位
相同期回路の構成図であり、図１の回路に追加して、制
限部１１０を設ける。制限部１１０を用いた動作は以下
のとおりである。制限部１１０はＳＥＬ信号がＬ（自走
状態）で入力信号Ａが復旧した場合、カウンタ部１０２
に対するリセットの回数を制限するものである。つまり
Ｍ回に１回の割合でリセットがかかるようにする。これ
により、自走信号Ｂは平均的にはゆるやかに周期が変化
し、これに合わせて後段のＰＬＬ回路の発振位相はゆる
やかに変化する。やがて復旧した入力信号Ａの周期と位
相が合うところで同期信号が切り替わり、自走信号Ｂの
位相が急激に変化するのを防ぐことができる。

【００２９】実施例６．本実施例では、上記実施例のリ
セット制限数Ｍを可変にした例を説明する。本実施例の
位相同期回路の構成図を図１６に示す。図において、１
１１は設定部であり、図１５の構成図に更に追加した要
素である。本構成は、上記実施例でのリセット制限数で
あるＭ回を可変とし、設定部１１１からの設定を可能と
して、回路の柔軟性を増すようにした。これにより、自
走信号Ｂの位相が変化する早さを任意に設定することが
できる。また設定部１１１を外部から制御し、外部から
リセット制限をさせるようにしてもよい。

【００３０】実施例７．本実施例では、リセット制限の
他の例として、復調器のビットクロックの位相差情報を
受けてカウンタ部のリセットを禁止する禁止部を備えた
例を説明する。こうすることにより、無線通信に障害を
起こさない程度で最も早く自走状態から同期状態に戻す
ようにした。この回路は無線通信において有効であり、
対向機と通信中に復調器の再生クロックの位相補正量が
充分に少ないときにリセットを許容するものである。

【００３１】本実施例の構成図を図１７に示す。図の構
成は、図１５のリセット制限回路１１０にかえて、復調
器のビットクロックの位相差からカウンタ部のリセット
を禁止する禁止部１１２を備えた。入力のＢＴＲ情報と
は、図には記載していない親機と子機のビットクロック
の位相差情報であり、差が０であればＢＴＲ情報は０が
入力される。無線通信において受信データを復調するた
めにクロック再生を行うが、この再生したクロックと基
準クロックの位相差が大きいと正しい復調ができない。
自走信号Ｂの位相が急激に変化すると、この位相差が大
きくなる恐れがあるため、この位相差が大きいとき（例
えば±１５度以上のとき）はカウンタ部１０２分周比を
変えないように禁止部１１２によりリセットを禁止す
る。これにより、無線通信に悪影響を与えることなく最
も早く入力信号Ａと自走信号Ｂとの位相を揃えることが
できる。

【００３２】実施例８．本実施例では、上記実施例で更
に、復調器のビットクロックの位相差を平均する回路に
より、より正確に無線通信に障害を起こさない程度で最
も早く自走状態から同期状態に戻すようにした。このよ
うに再生クロックの位相補正量の複数回分の平均値を求
める回路により、より正確に通信無線に障害を起こさせ
ない程度に障害を起こさない程度で最も早く自走状態か
ら同期状態に戻すようにした。本実施例の構成図を図１
８に示す。図の構成は、図１７の構成に追加して、復調
器のビットクロックの位相差を平均する算出部１１３を
備えた。本構成の動作は、上記実施例に追加して更に、
復調器のビットクロックの位相差を複数回カウントして
平均をとり、その平均値の大小によりリセットを禁止す
る。こうしてカウンタ部１０２をリセットするタイミン
グが更に信頼性の高いものになる。即ち、より正確に装
置全体に悪影響をおよぼさない程度の早さで２つの信号
の位相合わせを行う。

【００３３】

【発明の効果】以上述べたようにこの発明によれば、基
準信号Ａに位相を合わせた出力信号を得るＮ分周器と入
力検出手段と切換手段を設けたので、基準信号の断また
は復旧の際の切換の場合に、位相ジャンプを防ぎ、滑ら
かで安定な切換ができる効果がある。

【００３４】また、マスクタイミングを示すＮ分周器
と、入力検出手段と、位相同期のためのリセット回路
と、マスクタイミングに合った切換を行う切換手段を設
けたので、基準信号Ａの断または復旧の際の切換の場合
に、位相ジャンプを防ぎ、滑らかで安定な切換ができる
効果がある。

【００３５】また更に、マスク信号の幅を外部から設定
できるような回路構成にしたので、回路の柔軟性を増す
効果がある。

【００３６】また更に、入力信号Ａが断からの復旧時に
カウンタ部の分周比を変える回路構成にしたので、自走
信号Ｂの位相を早く入力信号Ａに揃えられる効果があ
る。

【００３７】また更に、入力信号Ａが断からの復旧時に
カウンタ部の分周比の値（Ｎ−１／Ｎ＋１）を自走信号
Ｂに対する入力信号Ａの立ち上がり位置によって選択す
るようにしたので、自走信号Ｂの位相を早く入力信号Ａ
に揃えられる効果がある。

【００３８】また更に、入力信号Ａが断からの復旧時に
カウンタ部にかけるリセットを必要に応じて禁止するよ
うにしたので、適度な速さで２つの信号の位相を合わせ
られるという効果がある。

【００３９】また更に、復調器のビットクロックの位相
差をみて、再生クロックの位相補正量が充分に少ない時
にリセットを許容するようにしたので、装置全体に悪影
響をおよぼさない程度の早さで２つの信号の位相合わせ
を行う効果がある。

【図面の簡単な説明】

【図１】 この発明の実施例１の位相同期回路の構成を
示すブロック図である。

【図２】 実施例１の位相同期回路のカウンタの動作を
説明する図である。

【図３】 図１のカウンタのマスク信号生成を説明する
図である。

【図４】 図１のマスク部の動作を説明する図である。

【図５】 図１の入力検出部の動作を説明する図であ
る。

【図６】 図１の位相同期回路の自走信号Ｂへの切り替
え動作を説明する図である。

【図７】 図１の位相同期回路の自走信号Ｂへの切り替
え動作を説明する図である。

【図８】 図１の位相同期回路の入力信号への切り替え
動作を説明する図である。

【図９】 実施例２の位相同期回路の構成を示す図であ
る。

【図１０】 実施例３の位相同期回路の構成を示す図で
ある。

【図１１】 実施例３の位相同期回路の動作を説明する
図である。

【図１２】 実施例４の位相同期回路の構成を示す図で
ある。

【図１３】 実施例４の位相同期回路の動作を説明する
図である。

【図１４】 実施例４の位相同期回路の動作を説明する
図である。

【図１５】 実施例５の位相同期回路の構成を示す図で
ある。

【図１６】 実施例６の位相同期回路の構成を示す図で
ある。

【図１７】 実施例７の位相同期回路の構成を示す図で
ある。

【図１８】 実施例８の位相同期回路の構成を示す図で
ある。

【図１９】 従来の位相同期回路の構成を示すブロック
図である。

【符号の説明】

１０１ 自走信号のＮ倍の原振クロック発振器、１０２
カウンタ部、１０３マスク部、１０４ 入力検出部、
１０５ リセット回路、１０６ 選択部、１０７ マス
ク幅設定、１０８ 指示部、１０９ 監視部、１１０
制限部、１１１ リセット制限回数設定部、１１２ 禁
止部、１１３ 算出部、２００ ＰＬＬ回路、２０１
位相比較器、２０２ ローパスフィルタ、２０３ 電圧
制御発振器、２０４ 位相制御部分周器。

Claims (7)

【特許請求の範囲】
1. 【請求項１】 基準クロックをＮ分周し、また一方の基
   準入力となる入力信号Ａと位相を合わせた自走信号Ｂを
   生成する分周器と、 上記入力信号Ａの断を検出し、また上記入力信号Ａの復
   旧と上記自走信号Ｂとの位相が合うことを検出して、切
   換信号を出す入力検出手段と、 上記切換信号により上記入力信号Ａと上記自走信号Ｂと
   切換出力して位相同期回路の位相比較の入力とする切換
   手段と、 上記位相比較入力で電圧制御発振器を制御する閉ループ
   を構成する位相制御手段を備えた位相同期回路。
2. 【請求項２】 基準クロックをＮ分周して自走信号Ｂを
   生成し、また上記基準クロックからマスク信号を出力す
   る分周器と、 入力信号Ａの断を検出し、また上記入力信号Ａの復旧と
   上記自走信号Ｂとの上記マスク信号内一致を検出して切
   換信号を出す入力検出手段と、 上記入力信号Ａと上記切換信号とを受けて上記分周器へ
   リセット信号を出すリセット回路と、 上記切換信号により上記入力信号Ａと上記自走信号Ｂと
   切換出力して位相同期回路の位相比較の入力とする切換
   手段と、 上記位相比較入力で電圧制御発振器を制御する閉ループ
   を構成する位相制御手段を備えた位相同期回路。
3. 【請求項３】 分周器は、所定のマスク幅を可変に設定
   してマスク信号を出すようにしたことを特徴とする請求
   項２記載の位相同期回路。
4. 【請求項４】 また更に、入力信号Ａの復旧を監視し、
   所定期間指示出力する指示手段を設け、また分周器も分
   周比を可変にできる構成とし、上記指示手段の指示出力
   で上記分周比を変更するようにしたことを特徴とする請
   求項１記載の位相同期回路。
5. 【請求項５】 また更に、入力信号Ａと自走信号Ｂの監
   視をする監視指示手段を設け、上記監視指示手段の指示
   出力でリセット回路のリセットタイミングを変更するよ
   うにしたことを特徴とする請求項２記載の位相同期回
   路。
6. 【請求項６】 また更に、リセット出力を制限するリセ
   ット制限回路を設けて、必要に応じてリセットの回数を
   制限したことを特徴とする請求項５記載の位相同期回
   路。
7. 【請求項７】 また更に、ビットクロックの位相差によ
   りリセット出力を制限する位相差リセット制限回路を設
   けて、必要に応じてリセットの回数を制限したことを特
   徴とする請求項５記載の位相同期回路。