JPH0810462B2 - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPH0810462B2 JPH0810462B2 JP61105917A JP10591786A JPH0810462B2 JP H0810462 B2 JPH0810462 B2 JP H0810462B2 JP 61105917 A JP61105917 A JP 61105917A JP 10591786 A JP10591786 A JP 10591786A JP H0810462 B2 JPH0810462 B2 JP H0810462B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel value
- word
- image
- data
- rotator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
- G06T3/02—Affine transformations
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Image Processing (AREA)
- Digital Computer Display Output (AREA)
- Editing Of Facsimile Originals (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、２値画素により形成された画像処理装置に
関する。より詳細には、原画像をｎ分のｍ倍（ただし、
ｎは０でない正の整数であり、ｍは０＜ｍ＜ｎの任意の
整数である）に縮小またはｎ分のｍ倍に拡大した画像デ
ータを、簡便な回路で高速に出力することのできる新規
な画像処理装置に関する。
関する。より詳細には、原画像をｎ分のｍ倍（ただし、
ｎは０でない正の整数であり、ｍは０＜ｍ＜ｎの任意の
整数である）に縮小またはｎ分のｍ倍に拡大した画像デ
ータを、簡便な回路で高速に出力することのできる新規
な画像処理装置に関する。
従来の技術 ２値画素により形成された画像を拡大あるいは縮小す
る処理を実行する際に広く用いられている方式の一つ
に、最近値（Nearest neighbor）法と呼ばれるものがあ
る。この方法は、原画像の離散的な格子平面上に、拡大
あるいは縮小後の処理画像に対応する格子平面を重ね、
処理画像の格子点に“最も近い”（Nearest Neighbor）
原画像上の格子点の画素値を与えるというものである。
る処理を実行する際に広く用いられている方式の一つ
に、最近値（Nearest neighbor）法と呼ばれるものがあ
る。この方法は、原画像の離散的な格子平面上に、拡大
あるいは縮小後の処理画像に対応する格子平面を重ね、
処理画像の格子点に“最も近い”（Nearest Neighbor）
原画像上の格子点の画素値を与えるというものである。
第２図（ａ）および（ｂ）は、同方法により、原画像
を3/2倍に拡大する処理の概念を説明するものである。
を3/2倍に拡大する処理の概念を説明するものである。
第２図（ａ）において、白丸印は原画像の画素に相当
する格子点を表し、黒丸印は3/2倍に画像処理するため
の格子点である。第２図（ａ）および（ｂ）の中のＡ
（i,j）は各格子点上の画素値を表し、第２図（ｂ）中
の格子点上の格子点に第２図（ａ）に於る黒丸点に最も
近い白丸点の画素値を与えることによって処理画像が得
られる。
する格子点を表し、黒丸印は3/2倍に画像処理するため
の格子点である。第２図（ａ）および（ｂ）の中のＡ
（i,j）は各格子点上の画素値を表し、第２図（ｂ）中
の格子点上の格子点に第２図（ａ）に於る黒丸点に最も
近い白丸点の画素値を与えることによって処理画像が得
られる。
さて、上述したようなｎ分のｍ倍の拡大縮小を行う最
近値法を実施する場合、画像記憶装置に記憶された画像
データに対する処理は、実際には以下のように行われて
いる。
近値法を実施する場合、画像記憶装置に記憶された画像
データに対する処理は、実際には以下のように行われて
いる。
即ち、処理画像の格子点の原画格子上の位置は、画像
の倍率（ｎ分のｍ）の逆数（ｍ分のｎ）を順次各々の格
子点座標に掛けて四捨五入することにより、処理画像の
格子点の画素値を得るのである。
の倍率（ｎ分のｍ）の逆数（ｍ分のｎ）を順次各々の格
子点座標に掛けて四捨五入することにより、処理画像の
格子点の画素値を得るのである。
更に、実際には２値画像はＸ方向（行方向）に連続し
た画素値を語単位で記憶装置に格納することが一般的で
あり、従って、上記のようにして算出した画素の格子点
アドレス、即ち生成した処理画像の画素値を１語分ずつ
まとめてパックし、これを記憶装置に格納する操作が必
要である。
た画素値を語単位で記憶装置に格納することが一般的で
あり、従って、上記のようにして算出した画素の格子点
アドレス、即ち生成した処理画像の画素値を１語分ずつ
まとめてパックし、これを記憶装置に格納する操作が必
要である。
発明が解決しようとする問題点 上述のような従来の画像処理方法は、１ビット毎にア
ドレス計算を行って画素値を決定し、更にその１ビット
毎の画素値を１語長にパックするというビット単位の操
作で処理されていた。従って、実際の処理には膨大な時
間がかかることが避けられなかった。
ドレス計算を行って画素値を決定し、更にその１ビット
毎の画素値を１語長にパックするというビット単位の操
作で処理されていた。従って、実際の処理には膨大な時
間がかかることが避けられなかった。
本発明の目的は上記従来技術の問題点を解消し、画像
の拡大処理あるいは縮小処理を高速に実行することので
きる画像処理装置を提供することにある。
の拡大処理あるいは縮小処理を高速に実行することので
きる画像処理装置を提供することにある。
問題点を解決するための手段 前述のような従来の画像処理装置では、その処理をビ
ット単位で行っていたために処理時間が長くならざるを
得なかった。そこで、本発明者は、記憶装置に記憶され
た画像データを、語単位で拡大あるいは縮小の処理を行
うことにより処理の高速化を達成することを目指し、種
々検討・研究を重ねた。
ット単位で行っていたために処理時間が長くならざるを
得なかった。そこで、本発明者は、記憶装置に記憶され
た画像データを、語単位で拡大あるいは縮小の処理を行
うことにより処理の高速化を達成することを目指し、種
々検討・研究を重ねた。
また、データのパック処理操作の一部をROMに記憶さ
せていわばハードウェア化することにより、画像の拡大
・縮小処理を更に高速に行うことも本発明の目的をより
高度に達成することができる。
せていわばハードウェア化することにより、画像の拡大
・縮小処理を更に高速に行うことも本発明の目的をより
高度に達成することができる。
即ち、本発明に従い、記憶装置にＸ方向およびＹ方向
の２次元的に格納された２値画素により形成された画像
を拡大あるいは縮小する画像処理装置であって、入力さ
れた１語長の画素値群から縮小画像の画素値を抽出する
縮小画素値生成回路と、ローテート量を記憶したROMを
備えてビット単位の画素値をローテートするローテータ
と、連続したビット単位の画素値から１語毎の画像デー
タを出力するマスク回路と、入力されたビット単位の画
素値データから１語長の拡大画素値を生成する拡大画素
値生成回路とを、共通のデータバスに接続して備え、画
像をｎ分のｍ倍（ただし、ｎは０でない正の整数であ
り、ｍは０＜ｍ＜ｎの任意の整数である）に縮小する場
合は、前記２値画像のＸ方向に連続する１語長の画素値
群を前記縮小画素値生成回路に語毎に入力し、指定した
比率に従ってあらかじめ定めたビット位置の画素値を一
括して抽出し、該抽出された縮小画素値群を前記ローテ
ータおよび前記マスク回路によって語単位の縮小画像デ
ータとして出力し、原画像をｍ分のｎ倍（ただし、ｎは
０でない正の整数であり、ｍは０＜ｍ＜ｎの任意の整数
である）に拡大する場合は、入力された画素値から、前
記ローテータにより拡大率に応じた画素数の画素値を抽
出し、前記拡大画素値生成回路によって該抽出された画
素値から１語長の拡大画素データを出力することを特徴
とする上記画像処理装置が提供される。
の２次元的に格納された２値画素により形成された画像
を拡大あるいは縮小する画像処理装置であって、入力さ
れた１語長の画素値群から縮小画像の画素値を抽出する
縮小画素値生成回路と、ローテート量を記憶したROMを
備えてビット単位の画素値をローテートするローテータ
と、連続したビット単位の画素値から１語毎の画像デー
タを出力するマスク回路と、入力されたビット単位の画
素値データから１語長の拡大画素値を生成する拡大画素
値生成回路とを、共通のデータバスに接続して備え、画
像をｎ分のｍ倍（ただし、ｎは０でない正の整数であ
り、ｍは０＜ｍ＜ｎの任意の整数である）に縮小する場
合は、前記２値画像のＸ方向に連続する１語長の画素値
群を前記縮小画素値生成回路に語毎に入力し、指定した
比率に従ってあらかじめ定めたビット位置の画素値を一
括して抽出し、該抽出された縮小画素値群を前記ローテ
ータおよび前記マスク回路によって語単位の縮小画像デ
ータとして出力し、原画像をｍ分のｎ倍（ただし、ｎは
０でない正の整数であり、ｍは０＜ｍ＜ｎの任意の整数
である）に拡大する場合は、入力された画素値から、前
記ローテータにより拡大率に応じた画素数の画素値を抽
出し、前記拡大画素値生成回路によって該抽出された画
素値から１語長の拡大画素データを出力することを特徴
とする上記画像処理装置が提供される。
作用 まず、画像の縮小処理操作について詳述する。
画像処理回路には、語単位でデータが入力され、入力
レジスタにラッチされた後内部データバスを介して縮小
画素値生成回路に入力される。
レジスタにラッチされた後内部データバスを介して縮小
画素値生成回路に入力される。
この縮小画素値生成回路では、まず、その１語の画素
値群から縮小率に応じてその語内で所定の位置にある画
素値を抽出する。このとき、１語の内から抽出すべき画
素値は縮小率に応じて予め定まっているので、これをハ
ードウエア化することにより、簡単な回路と高速の動作
を達成することができる。
値群から縮小率に応じてその語内で所定の位置にある画
素値を抽出する。このとき、１語の内から抽出すべき画
素値は縮小率に応じて予め定まっているので、これをハ
ードウエア化することにより、簡単な回路と高速の動作
を達成することができる。
縮小画素値生成回路で抽出された縮小画像の画素値群
は、１語からその画素値の一部を抽出したものであり、
当然に１語長に満たないものである。そこで、本発明に
従う画像処理装置では、ローテータおよびマスク回路に
より複数語分の画素値群を結合することにより１語長に
パックされる。ローテータは、パック操作の前段階とし
て、縮小画素値生成回路から出力された画素値群を、パ
ック処理後に納まるべき位置へローテートする。次い
で、ローテータの出力を内部データ・バスを介してマス
ク回路に入力する。マスク回路内の初段にはテンポラリ
レジスタが備えられており、このテンポラリレジスタに
順次蓄積された入力データから、出力すべき語長に応じ
て１語分を順次出力する。従って、パックされた語と次
にパックされる語との境界をまたぐ画素値群も有効にパ
ックすることができる。
は、１語からその画素値の一部を抽出したものであり、
当然に１語長に満たないものである。そこで、本発明に
従う画像処理装置では、ローテータおよびマスク回路に
より複数語分の画素値群を結合することにより１語長に
パックされる。ローテータは、パック操作の前段階とし
て、縮小画素値生成回路から出力された画素値群を、パ
ック処理後に納まるべき位置へローテートする。次い
で、ローテータの出力を内部データ・バスを介してマス
ク回路に入力する。マスク回路内の初段にはテンポラリ
レジスタが備えられており、このテンポラリレジスタに
順次蓄積された入力データから、出力すべき語長に応じ
て１語分を順次出力する。従って、パックされた語と次
にパックされる語との境界をまたぐ画素値群も有効にパ
ックすることができる。
尚、１語長の画素値の内でパックされる画素値群が収
まる位置は、実際には縮小率に応じて予め知ることがで
きるので、その値をROMに格納し、縮小率に応じて参照
することにより、処理のより一層の高速化を図ることが
できる。このROMの内容は、各倍率に対応して１語分の
ローテート量を格納し、各回のパック処理後に次にパッ
クすべきデータ位置の遷移に対応することが望ましい。
更に、この遷移は縮小率の分母、即ち１語分のビット数
でもとにもどるので、ROMに書き込まれたローテート量
は、これをサイクリックに参照することができる。
まる位置は、実際には縮小率に応じて予め知ることがで
きるので、その値をROMに格納し、縮小率に応じて参照
することにより、処理のより一層の高速化を図ることが
できる。このROMの内容は、各倍率に対応して１語分の
ローテート量を格納し、各回のパック処理後に次にパッ
クすべきデータ位置の遷移に対応することが望ましい。
更に、この遷移は縮小率の分母、即ち１語分のビット数
でもとにもどるので、ROMに書き込まれたローテート量
は、これをサイクリックに参照することができる。
次に、画像の拡大処理について説明する。尚、拡大処
理は、拡大した画像の画素値１語を生成することを処理
の１単位としている。
理は、拡大した画像の画素値１語を生成することを処理
の１単位としている。
まず、原画像の画素値を、入力レジスタにラッチした
後ローテータへ転送する。ローテータは“拡大を開始す
るビット位置”を最上位ビットにするように入力データ
をローテートして、拡大率に応じた数の画素値を拡大画
素値生成回路へ転送する。次いで拡大画素値生成回路に
入力された画素値群を１語長に拡大して出力する。
後ローテータへ転送する。ローテータは“拡大を開始す
るビット位置”を最上位ビットにするように入力データ
をローテートして、拡大率に応じた数の画素値を拡大画
素値生成回路へ転送する。次いで拡大画素値生成回路に
入力された画素値群を１語長に拡大して出力する。
尚、上述した“拡大を開始するビット位置”という情
報は、拡大率によって予め算出することができるので、
これをROMに格納して装備し、これを参照して毎回のロ
ーテートでよみ出す語を遷移させる。
報は、拡大率によって予め算出することができるので、
これをROMに格納して装備し、これを参照して毎回のロ
ーテートでよみ出す語を遷移させる。
なお、上述の拡大縮小処理はすべて画像のＸ方向につ
いてのものであり、Ｙ方向の拡大・縮小についてはふれ
ていないが、これはＹ方向に連続する各ラインの先頭ア
ドレスについて同様の処理を実施すれば、あとは１ずつ
インクリメントしていけばよく、各画素それぞれについ
てＹ座標を計算する必要はない。
いてのものであり、Ｙ方向の拡大・縮小についてはふれ
ていないが、これはＹ方向に連続する各ラインの先頭ア
ドレスについて同様の処理を実施すれば、あとは１ずつ
インクリメントしていけばよく、各画素それぞれについ
てＹ座標を計算する必要はない。
また、１倍の比率で変換する場合は上述した縮小処理
あるいは拡大処理の何れをも適用することができる。
あるいは拡大処理の何れをも適用することができる。
実施例 以下に、実施例を挙げて、添付の図面を参照しつつ本
発明についてより具体的に詳述するが、以下に示される
ものは、本発明の１実施例にすきず、本発明の技術的範
囲を何等制限するものではない。
発明についてより具体的に詳述するが、以下に示される
ものは、本発明の１実施例にすきず、本発明の技術的範
囲を何等制限するものではない。
第１図は、本発明に従う画像処理装置の一態様を示す
ブロック図である。
ブロック図である。
第１図に示すように、各要素の内部データバス10に
は、入力データバス11に接続された入力データレジスタ
１、縮小画素値生成回路２、拡大画素値生成回路３、マ
スク回路４、ローテータ５および出力データバス12に接
続された出力データレジスタ６が各々接続されている。
更に、後述したローテート処理およびマスク処理のため
のローテートテーブルを格納したROM7がマスク回路４お
よびローテータ５に接続されている。尚、本実施例に示
された処理装置は８ビットを１語長として処理するもの
であるとする。
は、入力データバス11に接続された入力データレジスタ
１、縮小画素値生成回路２、拡大画素値生成回路３、マ
スク回路４、ローテータ５および出力データバス12に接
続された出力データレジスタ６が各々接続されている。
更に、後述したローテート処理およびマスク処理のため
のローテートテーブルを格納したROM7がマスク回路４お
よびローテータ５に接続されている。尚、本実施例に示
された処理装置は８ビットを１語長として処理するもの
であるとする。
第３図（ａ）は、画像の縮小処理における処理装置の
論理的接続を示すものであり、共通データバス11を介し
て、入力された画像データはこの第３図（ａ）に示すよ
うに転送される。
論理的接続を示すものであり、共通データバス11を介し
て、入力された画像データはこの第３図（ａ）に示すよ
うに転送される。
即ち、本実施例に示す処理装置は、縮小処理はm/8
（ただし、０＜ｍ≦８の任意の整数）倍の縮小処理を行
うものであり、今、仮に3/8倍の縮小処理を実行するも
のとして説明する。
（ただし、０＜ｍ≦８の任意の整数）倍の縮小処理を行
うものであり、今、仮に3/8倍の縮小処理を実行するも
のとして説明する。
はじめに、入力データ・バス11を介して入力されたデ
ータが入力レジスタ１にラッチされる。尚、この入力デ
ータは記憶装置に記憶された原画像のデータのうちの１
語で、原画像上でＸ方向に連続した８個の画素（８ビッ
ト）から成っている。
ータが入力レジスタ１にラッチされる。尚、この入力デ
ータは記憶装置に記憶された原画像のデータのうちの１
語で、原画像上でＸ方向に連続した８個の画素（８ビッ
ト）から成っている。
次に、このデータは内部データバス10を介して縮小画
素値生成回路２に転送される。この縮小画素値生成回路
２は、入力された１語の画素値群から縮小率に応じた数
の画素値を抽出する（実際には並べ変える）機能を有し
ている。この縮小画素値の抽出は、例えば第４図（ａ）
に示すように縮小率に応じて予め定めてある。即ち、こ
の縮小画素値生成回路２は、入力８ビットに対して第４
図（ａ）の８通りの出力を行うように結線し、縮小率ｍ
によって、そのうちのひとつを選択するという簡単な回
路で実現できる。
素値生成回路２に転送される。この縮小画素値生成回路
２は、入力された１語の画素値群から縮小率に応じた数
の画素値を抽出する（実際には並べ変える）機能を有し
ている。この縮小画素値の抽出は、例えば第４図（ａ）
に示すように縮小率に応じて予め定めてある。即ち、こ
の縮小画素値生成回路２は、入力８ビットに対して第４
図（ａ）の８通りの出力を行うように結線し、縮小率ｍ
によって、そのうちのひとつを選択するという簡単な回
路で実現できる。
従って、縮小率が3/8倍の場合、この回路に入力され
るデータのビット並びを“ABCDEFGH"とした時、出力デ
ータとして“ADG"の３ビットを出力する。
るデータのビット並びを“ABCDEFGH"とした時、出力デ
ータとして“ADG"の３ビットを出力する。
上述のように、縮小画素値生成回路２で抽出された画
素値群は、１語の画素値群から縮小率に応じて抽出され
たものなので、当然１語長に満たない。そこで、この画
素値群は、内部データ・バス10を介してローテータ５に
転送される。ローテータ５とマスク回路４とは、縮小画
素値生成回路２で生成された画素値群を複数個繋いで１
語の画像データにパックする。
素値群は、１語の画素値群から縮小率に応じて抽出され
たものなので、当然１語長に満たない。そこで、この画
素値群は、内部データ・バス10を介してローテータ５に
転送される。ローテータ５とマスク回路４とは、縮小画
素値生成回路２で生成された画素値群を複数個繋いで１
語の画像データにパックする。
このパック処理は以下のようにして行われる。まず、
ローテータ５はパック処理の前段階として縮小画素値生
成回路２の出力データを、パックすべきデータ位置へシ
フトする。このローテータ５の出力は、内部データパル
スを介してマスク回路４に転送される。このマスク回路
４のテンポラリ・レジスタは16ビットで２語のビット巾
をもっており、パックした際に語境界をまたぐ画素値群
をも有効にパックすることができる。マスク回路４は、
供給されたデータのうち、内部のテンポラリレジスタに
すでに格納されている情報に対応するビット位置のデー
タに対してマスクを施し残りのビットデータを内部のテ
ンポラリレジスタの対応するビットに格納しパックす
る。かくしてパックされたビット情報が１語分揃うとテ
ンポラリレジスタの対応する１語のデータを出力レジス
タ６に転送する。
ローテータ５はパック処理の前段階として縮小画素値生
成回路２の出力データを、パックすべきデータ位置へシ
フトする。このローテータ５の出力は、内部データパル
スを介してマスク回路４に転送される。このマスク回路
４のテンポラリ・レジスタは16ビットで２語のビット巾
をもっており、パックした際に語境界をまたぐ画素値群
をも有効にパックすることができる。マスク回路４は、
供給されたデータのうち、内部のテンポラリレジスタに
すでに格納されている情報に対応するビット位置のデー
タに対してマスクを施し残りのビットデータを内部のテ
ンポラリレジスタの対応するビットに格納しパックす
る。かくしてパックされたビット情報が１語分揃うとテ
ンポラリレジスタの対応する１語のデータを出力レジス
タ６に転送する。
尚、ローテータ５において、１語に満たない画素値群
をローテートする量は、縮小率によって予め定まってい
る。従って、第５図に示すように、このローテート量を
ROM7内に予め格納しておき、これを参照することによっ
て高速な処理が可能になると共に回路を簡略化できる。
尚、画像の縮小処理においてROM7から参照すべきデータ
は図中においてａで指されているものである。
をローテートする量は、縮小率によって予め定まってい
る。従って、第５図に示すように、このローテート量を
ROM7内に予め格納しておき、これを参照することによっ
て高速な処理が可能になると共に回路を簡略化できる。
尚、画像の縮小処理においてROM7から参照すべきデータ
は図中においてａで指されているものである。
また、このローテート量は縮小率の分母、すなわち本
実施例では最大８回でもとにもどるため、サイクリック
に利用することができる。尚、ROM7の出力は信号線13を
介してローテータ５およびマスク回路４に入力される。
実施例では最大８回でもとにもどるため、サイクリック
に利用することができる。尚、ROM7の出力は信号線13を
介してローテータ５およびマスク回路４に入力される。
ここで、ローテータ５およびマスク回路４の動作につ
きさらに詳しく説明する。原画像の８分の３への縮小に
おいては、前述のとおり、画素値生成縮小回路２は原画
像のビット並び“ABCDEFGH"を入力して“ADG"の３ビッ
トを出力する。この３ビット出力“ADG"が第６図（ａ）
に示されている。このデータはローテータ５に供給され
てローテートされるわけであるが、この１語が第１番目
であるので、第５図に示すようにROM7からのシフト量は
“0"である。したがって、ローテータ５はビットシフト
を行わずその出力のビット並びは第６図（ａ）に示すよ
うに“ADG×××××”である。ここで、“×”は意味
のない情報を示している。マスク回路４もシフト量が
“0"であるので、マスク動作は行わず、その結果、内部
の16ビットテンポラリレジスタの内容は第６図（ａ）の
ようになる。
きさらに詳しく説明する。原画像の８分の３への縮小に
おいては、前述のとおり、画素値生成縮小回路２は原画
像のビット並び“ABCDEFGH"を入力して“ADG"の３ビッ
トを出力する。この３ビット出力“ADG"が第６図（ａ）
に示されている。このデータはローテータ５に供給され
てローテートされるわけであるが、この１語が第１番目
であるので、第５図に示すようにROM7からのシフト量は
“0"である。したがって、ローテータ５はビットシフト
を行わずその出力のビット並びは第６図（ａ）に示すよ
うに“ADG×××××”である。ここで、“×”は意味
のない情報を示している。マスク回路４もシフト量が
“0"であるので、マスク動作は行わず、その結果、内部
の16ビットテンポラリレジスタの内容は第６図（ａ）の
ようになる。
次の１語のデータ“IJKLMNOP"に対する縮小処理にお
いて、回路２からの出力は第６図（ｂ）のように“ILO
×××××”となり、ローテータ５に供給される。この
ときのROM7からのシフト量は“3"である。したがって、
ローテータ５は入力データを３ビット右シフトしその出
力は“×××ILO××”となる。マスク回路４はシフト
量“3"にもとづきすでにテンポラリレジスタに格納され
ているデータ“ADG"のためのマスクを施しながらローテ
ータ５からの出力を同レジスタに格納する。かくして、
マスク回路４のテンポラリレジスタの内容は第６図
（ｂ）に示すとおりとなる。
いて、回路２からの出力は第６図（ｂ）のように“ILO
×××××”となり、ローテータ５に供給される。この
ときのROM7からのシフト量は“3"である。したがって、
ローテータ５は入力データを３ビット右シフトしその出
力は“×××ILO××”となる。マスク回路４はシフト
量“3"にもとづきすでにテンポラリレジスタに格納され
ているデータ“ADG"のためのマスクを施しながらローテ
ータ５からの出力を同レジスタに格納する。かくして、
マスク回路４のテンポラリレジスタの内容は第６図
（ｂ）に示すとおりとなる。
以下、同様にして原画像の次の１語データに対する縮
小処理が実行される。マスク回路４のテンポラリレジス
タに有効データが１語分以上揃った時点で対応する８ビ
ットのデータが出力レジスタ６に転送される。
小処理が実行される。マスク回路４のテンポラリレジス
タに有効データが１語分以上揃った時点で対応する８ビ
ットのデータが出力レジスタ６に転送される。
次に原画像を３分の８倍に拡大する場合の処理につい
て説明する。拡大処理をする際の処理装置の論理的な接
続を第３図（ｂ）に示す。尚、拡大処理は１語長の拡大
画像の画素値を出力することを処理の１単位としてい
る。
て説明する。拡大処理をする際の処理装置の論理的な接
続を第３図（ｂ）に示す。尚、拡大処理は１語長の拡大
画像の画素値を出力することを処理の１単位としてい
る。
まず、原画像の１語分の画素値群を入力データバス11
を介して入力レジスタ１にラッチする。次にこの出力を
ローテータ５へ転送する。ローテータ５は、“拡大を開
始するビット位置”を最上位置くように画素値群をロー
テートする。これは、次に拡大画素値生成回路３に対す
る入力を正規化する役目をはたす。
を介して入力レジスタ１にラッチする。次にこの出力を
ローテータ５へ転送する。ローテータ５は、“拡大を開
始するビット位置”を最上位置くように画素値群をロー
テートする。これは、次に拡大画素値生成回路３に対す
る入力を正規化する役目をはたす。
次いで拡大画像値生成回路３で入力３ビットが８ビッ
トに拡大されて、１語長の画素データとして出力レジス
タ６に出力される。
トに拡大されて、１語長の画素データとして出力レジス
タ６に出力される。
拡大画素値生成回路３も縮小画素値生成回路２と同様
に、第４図（ｂ）に示すように拡大率に応じて出力する
ビットの配列を変える働きをする。。
に、第４図（ｂ）に示すように拡大率に応じて出力する
ビットの配列を変える働きをする。。
尚、拡大処理に際しても、ローテータ５内で入力画素
値群を操作して拡大画素値群を生成する操作は、予め決
定することができる。従って、第５図に示すように、２
語長のローテータ内入力レジスタでローテートするロー
テート量を拡大率に応じてROM7に16語分格納し、ローテ
ートの際に読み出す語を遷移させる。本実施例では拡大
率の分母を８にしたので、ローテート量の遷移は最大16
回でもとに戻る。尚、画像の拡大処理においてROM7から
参照されるデータは第５図中においてｂで指されている
ものである。
値群を操作して拡大画素値群を生成する操作は、予め決
定することができる。従って、第５図に示すように、２
語長のローテータ内入力レジスタでローテートするロー
テート量を拡大率に応じてROM7に16語分格納し、ローテ
ートの際に読み出す語を遷移させる。本実施例では拡大
率の分母を８にしたので、ローテート量の遷移は最大16
回でもとに戻る。尚、画像の拡大処理においてROM7から
参照されるデータは第５図中においてｂで指されている
ものである。
拡大処理につきより詳述すると、原画像の１語分のデ
ータおよびその次の１語分のデータが入力レジスタ１を
介してローテータ内の２語長の入力レジスタに格納され
る。ROM7からのシフト量は“0"であるので、ローテータ
５はビットシフト処理を行わず、したがって、拡大回路
３には第７図（ａ）のように原画像の最初の１語“ABCD
EFGH"が転送される。拡大率を３分の８とすると、すで
に述べたように、拡大回路３の出力は第７図（ａ）に示
すとおりの“AAABBBCC"となり、出力レジスタ６を介し
て出力される。次の拡大処理においては、ROM7からのシ
フト量は第５図に示されるように“3"である。したがっ
て、ローテータ５は入力データを３ビットシフトし、し
たがって、その出力は図７（ｂ）のようになる。かかる
出力に対し拡大回路３は“DDDEEFFF"の出力を発生す
る。
ータおよびその次の１語分のデータが入力レジスタ１を
介してローテータ内の２語長の入力レジスタに格納され
る。ROM7からのシフト量は“0"であるので、ローテータ
５はビットシフト処理を行わず、したがって、拡大回路
３には第７図（ａ）のように原画像の最初の１語“ABCD
EFGH"が転送される。拡大率を３分の８とすると、すで
に述べたように、拡大回路３の出力は第７図（ａ）に示
すとおりの“AAABBBCC"となり、出力レジスタ６を介し
て出力される。次の拡大処理においては、ROM7からのシ
フト量は第５図に示されるように“3"である。したがっ
て、ローテータ５は入力データを３ビットシフトし、し
たがって、その出力は図７（ｂ）のようになる。かかる
出力に対し拡大回路３は“DDDEEFFF"の出力を発生す
る。
以下、同様にして処理が続行される。なお、第１語目
のデータに対する処理が完了すると、第３語目のデータ
がローテータ５の入力レジスタに転送されて第１語目の
データと置き替わる。
のデータに対する処理が完了すると、第３語目のデータ
がローテータ５の入力レジスタに転送されて第１語目の
データと置き替わる。
なお、本実施例では画像のＹ方向の拡大・縮小処理に
ついてはふれていないが、これはＹ方向に連続する各行
の先頭アドレスを計算し、これを１ずつインクリメント
していけばよく、各画素それぞれについて画素のＹ座標
を計算する必要はない。
ついてはふれていないが、これはＹ方向に連続する各行
の先頭アドレスを計算し、これを１ずつインクリメント
していけばよく、各画素それぞれについて画素のＹ座標
を計算する必要はない。
また、１倍の比率で変換する場合は、上述した縮小処
理あるいは拡大処理の何れをも適用することができる。
理あるいは拡大処理の何れをも適用することができる。
発明の効果 以上詳述の如く、本発明に従う画像処理回路は、従来
の処理装置ではビット単位で行われていた画素値の処理
を、縮小処理では１語毎に入力して、拡大処理では１語
毎に出力して、処理するように構成されており、処理速
度の向上を達成することができる。
の処理装置ではビット単位で行われていた画素値の処理
を、縮小処理では１語毎に入力して、拡大処理では１語
毎に出力して、処理するように構成されており、処理速
度の向上を達成することができる。
また、上述のような処理を実施する装置は、実質的な
演算回路を必要とせず、処理の一部をワイヤードロジッ
ク化し、あるいはROMに固定した値を参照することによ
り、構成が簡便な上に動作も安定している。
演算回路を必要とせず、処理の一部をワイヤードロジッ
ク化し、あるいはROMに固定した値を参照することによ
り、構成が簡便な上に動作も安定している。
更に、本明細書に記載した実施例では、８ビットの処
理系を用いて８分のｍ倍の縮小及びｍ分の８倍の拡大を
実現する装置を説明したが、入力あるいは出力を複数語
毎に行うことにより、ｎの値を８に限定することなく、
倍率をその他の任意の値に設定して同様の処理を実施す
ることが可能である。
理系を用いて８分のｍ倍の縮小及びｍ分の８倍の拡大を
実現する装置を説明したが、入力あるいは出力を複数語
毎に行うことにより、ｎの値を８に限定することなく、
倍率をその他の任意の値に設定して同様の処理を実施す
ることが可能である。
第１図は、本発明に従う画像処理装置の１態様の構成を
示すものであり、 第２図（ａ）および（ｂ）は、従来の画像処理の概念を
説明するためのものであり、第２図（ａ）は、拡大画像
上の格子点を原画像に重ねたものであり、第２図（ｂ）
は拡大画面上で格子点に付与された画素値を示すもので
あり、 第３図（ａ）および（ｂ）は、本発明に従う画像処理装
置における画像処理の論理的接続を示すものであり、第
３図（ａ）は画像縮小処理の流れを、第３図（ｂ）は画
像拡大処理の流れを示しており、 第４図（ａ）および（ｂ）は、縮小画素値生成回路およ
び拡大画素値生成回路の出力を示すものであり、第４図
（ａ）は、縮小率に応じて縮小画素値生成回路が出力す
る画素値群を、第４図（ｂ）は拡大率に応じて生成され
る拡大画素データを示しており、 第５図は、本発明に従う画像処理回路の備えるローテー
タの処理動作に伴うローテート量を示すものであり、 第６図（ａ）および（ｂ）は縮小処理でのデータの流れ
を示す状態図であり、 第７図（ａ）および（ｂ）は拡大処理でのデータの流れ
を示す状態図である。 （主な参照番号） １……入力レジスタ、２……縮小画素値生成回路、３…
…拡大画素値生成回路、４……マスク回路、５……ロー
テータ、６……出力レジスタ、７……ROM、10……内部
データ・バス、11……入力データ・バス、12……出力デ
ータ・バス、13……ローテート量を転送する信号線、ａ
……縮小処理において参照する値、ｂ……拡大処理にお
いて参照する値
示すものであり、 第２図（ａ）および（ｂ）は、従来の画像処理の概念を
説明するためのものであり、第２図（ａ）は、拡大画像
上の格子点を原画像に重ねたものであり、第２図（ｂ）
は拡大画面上で格子点に付与された画素値を示すもので
あり、 第３図（ａ）および（ｂ）は、本発明に従う画像処理装
置における画像処理の論理的接続を示すものであり、第
３図（ａ）は画像縮小処理の流れを、第３図（ｂ）は画
像拡大処理の流れを示しており、 第４図（ａ）および（ｂ）は、縮小画素値生成回路およ
び拡大画素値生成回路の出力を示すものであり、第４図
（ａ）は、縮小率に応じて縮小画素値生成回路が出力す
る画素値群を、第４図（ｂ）は拡大率に応じて生成され
る拡大画素データを示しており、 第５図は、本発明に従う画像処理回路の備えるローテー
タの処理動作に伴うローテート量を示すものであり、 第６図（ａ）および（ｂ）は縮小処理でのデータの流れ
を示す状態図であり、 第７図（ａ）および（ｂ）は拡大処理でのデータの流れ
を示す状態図である。 （主な参照番号） １……入力レジスタ、２……縮小画素値生成回路、３…
…拡大画素値生成回路、４……マスク回路、５……ロー
テータ、６……出力レジスタ、７……ROM、10……内部
データ・バス、11……入力データ・バス、12……出力デ
ータ・バス、13……ローテート量を転送する信号線、ａ
……縮小処理において参照する値、ｂ……拡大処理にお
いて参照する値
Claims (1)
- 【請求項１】記憶装置にＸ方向およびＹ方向の２次元的
に格納された２値画素により形成された画像を縮小ある
いは拡大する画像処理装置において、供給された１語長
の画素値群から指定された縮小率に応じた画素値を一括
して抽出し出力する縮小画素値生成回路と、縮小率およ
び拡大率にそれぞれ応じたシフト量を格納し指定された
縮小率又は拡大率に対応するシフト量を出力する記憶手
段と、この記憶手段から出力されたシフト量に従って供
給されたデータのビット並びを変更するビットシフトを
実行しシフトしたデータを出力するローテータと、前記
記憶手段から出力されたシフト量に従って供給されたデ
ータに対するパック処理を実行し一語長分のデータを出
力するマスク回路と、供給された１語長の画素値群から
指定された拡大率に応じた画素値を一括して拡大し一語
単位で出力する拡大画素値生成回路とを、共通データバ
スに接続して備え、画像を縮小するときは前記縮小画素
値生成回路に一語単位で縮小すべき画素値データを供給
し、かつ前記縮小画素値生成回路の出力を前記ローテー
タを介して前記マスク回路に供給して、縮小された画像
を一語単位で得、画像を拡大するときは前記ローテータ
に一語単位で拡大すべき画素値データを供給し、かつ前
記ローテータの出力を前記拡大画素生成回路に供給し
て、拡大された画像を一語単位で得ることを特徴とする
画像処理装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61105917A JPH0810462B2 (ja) | 1986-05-08 | 1986-05-08 | 画像処理装置 |
| DE3789253T DE3789253T2 (de) | 1986-05-08 | 1987-05-08 | Bildverarbeitungsgerät zur Bildvergrösserung und/oder Bildschrumpfung. |
| US07/047,344 US4907284A (en) | 1986-05-08 | 1987-05-08 | Image processing apparatus having function of enlargement and/or shrinkage of image |
| EP87106730A EP0248235B1 (en) | 1986-05-08 | 1987-05-08 | Image processing apparatus having function of enlargement and/or shrinkage of image |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61105917A JPH0810462B2 (ja) | 1986-05-08 | 1986-05-08 | 画像処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62262188A JPS62262188A (ja) | 1987-11-14 |
| JPH0810462B2 true JPH0810462B2 (ja) | 1996-01-31 |
Family
ID=14420215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61105917A Expired - Fee Related JPH0810462B2 (ja) | 1986-05-08 | 1986-05-08 | 画像処理装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4907284A (ja) |
| EP (1) | EP0248235B1 (ja) |
| JP (1) | JPH0810462B2 (ja) |
| DE (1) | DE3789253T2 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0751370B2 (ja) * | 1988-07-15 | 1995-06-05 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 像形成装置 |
| US5068905A (en) * | 1989-12-28 | 1991-11-26 | Eastman Kodak Company | Scaler gate array for scaling image data |
| US5140648A (en) * | 1989-12-28 | 1992-08-18 | Eastman Kodak Company | Scaler gate array for scaling image data |
| US5196934A (en) * | 1991-02-01 | 1993-03-23 | International Business Machines Corporation | Image scaling apparatus for a multimedia system |
| US5335296A (en) * | 1991-04-30 | 1994-08-02 | Optigraphics Corporation | Process for high speed rescaling of binary images |
| US5363119A (en) * | 1991-05-01 | 1994-11-08 | Atari Games Corporation | Scaling processor for raster images |
| US5335295A (en) * | 1991-05-08 | 1994-08-02 | International Business Machines Corporation | System and method for scaling a digital image |
| US5185817A (en) * | 1991-05-14 | 1993-02-09 | Hewlett-Packard Company | Image processor |
| EP0529965A3 (en) * | 1991-08-23 | 1993-12-08 | Levien Raphael L | High speed screening of images |
| US5307427A (en) * | 1991-09-04 | 1994-04-26 | Westinghouse Electric Corp. | Non-integral pixel compression for second generation FLIR sensors |
| JPH0660173A (ja) * | 1992-06-11 | 1994-03-04 | Internatl Business Mach Corp <Ibm> | 画像を縮小する方法および装置 |
| JP2793466B2 (ja) | 1992-06-11 | 1998-09-03 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 画像の可変拡大方法及びその装置 |
| US5400051A (en) * | 1992-11-12 | 1995-03-21 | International Business Machines Corporation | Method and system for generating variably scaled digital images |
| US5999663A (en) * | 1994-09-02 | 1999-12-07 | Unisys Corporation | Imaging system with scaling/normalizing |
| US5838296A (en) * | 1995-08-31 | 1998-11-17 | General Instrument Corporation | Apparatus for changing the magnification of video graphics prior to display therefor on a TV screen |
| US6115020A (en) * | 1996-03-29 | 2000-09-05 | Fujitsu Limited | Liquid crystal display device and display method of the same |
| US20020033780A1 (en) * | 1998-09-30 | 2002-03-21 | Masanobu Kimoto | Auto sizing and positioning video data using generalized timing formula |
| US6654510B1 (en) * | 1998-10-14 | 2003-11-25 | Konica Corporation | Image processing method and image processing system |
| US6515678B1 (en) | 1999-11-18 | 2003-02-04 | Gateway, Inc. | Video magnifier for a display of data |
| JP5477640B2 (ja) * | 2010-03-12 | 2014-04-23 | 富士ゼロックス株式会社 | 電子文書処理装置及びプログラム |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52105734A (en) * | 1976-03-01 | 1977-09-05 | Canon Inc | Signal coverter |
| US4097846A (en) * | 1977-04-08 | 1978-06-27 | Energy Conversion Devices, Inc. | Data storage and retrieval system |
| US4275450A (en) * | 1979-08-01 | 1981-06-23 | Xerox Corporation | Magnification/demagnification apparatus and method |
| DE3036711C2 (de) * | 1980-09-29 | 1985-08-01 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum Verkleinern von grafischen Mustern |
| JPS6055767A (ja) * | 1983-08-25 | 1985-04-01 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | イメージのビット数を減少する方法及び装置 |
| JPS6079473A (ja) * | 1983-10-06 | 1985-05-07 | Matsushita Electric Ind Co Ltd | 画像の拡大縮小装置 |
| US4675908A (en) * | 1983-10-07 | 1987-06-23 | Canon Kabushiki Kaisha | Image data processing apparatus and system |
| JPS60146369A (ja) * | 1983-12-30 | 1985-08-02 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | イメ−ジ縮小方法 |
| US4633503A (en) * | 1984-03-19 | 1986-12-30 | The United States Of America As Represented By The Secretary Of The Navy | Video zoom processor |
| JPS60230273A (ja) * | 1984-04-27 | 1985-11-15 | Matsushita Electric Ind Co Ltd | 拡大・縮小メモリ装置 |
| US4729107A (en) * | 1984-09-17 | 1988-03-01 | Casio Computer Co., Ltd. | Pattern data conversion processing system |
-
1986
- 1986-05-08 JP JP61105917A patent/JPH0810462B2/ja not_active Expired - Fee Related
-
1987
- 1987-05-08 DE DE3789253T patent/DE3789253T2/de not_active Expired - Fee Related
- 1987-05-08 US US07/047,344 patent/US4907284A/en not_active Expired - Lifetime
- 1987-05-08 EP EP87106730A patent/EP0248235B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0248235B1 (en) | 1994-03-09 |
| DE3789253D1 (de) | 1994-04-14 |
| US4907284A (en) | 1990-03-06 |
| EP0248235A2 (en) | 1987-12-09 |
| DE3789253T2 (de) | 1994-09-29 |
| JPS62262188A (ja) | 1987-11-14 |
| EP0248235A3 (en) | 1989-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62262188A (ja) | 画像処理装置 | |
| JPH0737082A (ja) | 多値画像９０度回転方法及び装置 | |
| JPH03156576A (ja) | 図形処理システム | |
| JP2814860B2 (ja) | 画像拡大縮小装置 | |
| JPH07118002B2 (ja) | 画像処理装置 | |
| JPH0241267A (ja) | 像形成装置 | |
| JP3247441B2 (ja) | 画像処理装置 | |
| JPS59188761A (ja) | 画像メモリの書き込み方式 | |
| JP2753349B2 (ja) | 任意角回転画像データ入出力方法及びその入出力回路並びにこれらを用いた電子ファイル装置 | |
| JP2613933B2 (ja) | 表示容量変換装置および表示システム | |
| JPH0442874Y2 (ja) | ||
| JP3006946B2 (ja) | 印刷装置 | |
| JP3004993B2 (ja) | 画像処理装置 | |
| JPH05265439A (ja) | 自然画拡大縮小装置 | |
| JPH0435948B2 (ja) | ||
| JPH05307598A (ja) | 画像処理装置 | |
| JPS63173094A (ja) | 文字の発生方式 | |
| JPH08123683A (ja) | 並列プロセツサ装置 | |
| JP3077128B2 (ja) | 細線保存変換方法 | |
| JPH06274607A (ja) | 並列信号処理装置 | |
| JPH0863595A (ja) | 画像の回転処理方法およびその装置 | |
| JPH09172540A (ja) | 画像処理装置 | |
| JPS6219980A (ja) | 画像処理装置 | |
| JPS61279888A (ja) | 文字発生装置 | |
| JPH02126372A (ja) | 画像処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |