JPH08106433A - シリアル転送回路装置 - Google Patents
シリアル転送回路装置Info
- Publication number
- JPH08106433A JPH08106433A JP24276894A JP24276894A JPH08106433A JP H08106433 A JPH08106433 A JP H08106433A JP 24276894 A JP24276894 A JP 24276894A JP 24276894 A JP24276894 A JP 24276894A JP H08106433 A JPH08106433 A JP H08106433A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transfer
- received
- serial
- reception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【目的】 ビット長の異なる素子間であってもデータの
送受信が可能であり、かつデータの読み出しを高速に行
う。 【構成】 送受信されるデータのビット長に等しい値の
転送データを格納する転送ビット長レジスタ１と、上記
転送データが表す値をカウントし、該カウントが終了し
た時点で転送完了信号を送出する転送カウンタ２と、上
記転送完了信号が送出されるまでデータを受信し格納す
る受信データ格納手段４と、上記転送完了信号が送出さ
れるまでデータを送出する送信データ格納手段５と、上
記受信データ格納手段から供給される受信データにおけ
るデータ部分を上記受信データから選択し選択したデー
タ部分を送出する受信データマスクレジスタ３とを備え
た。
送受信が可能であり、かつデータの読み出しを高速に行
う。 【構成】 送受信されるデータのビット長に等しい値の
転送データを格納する転送ビット長レジスタ１と、上記
転送データが表す値をカウントし、該カウントが終了し
た時点で転送完了信号を送出する転送カウンタ２と、上
記転送完了信号が送出されるまでデータを受信し格納す
る受信データ格納手段４と、上記転送完了信号が送出さ
れるまでデータを送出する送信データ格納手段５と、上
記受信データ格納手段から供給される受信データにおけ
るデータ部分を上記受信データから選択し選択したデー
タ部分を送出する受信データマスクレジスタ３とを備え
た。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロコンピュータ
におけるシリアル転送回路装置に関し、例えばＥ2ＰＲ
ＯＭと通信を行うＬＳＩ（大規模集積回路）におけるシ
リアル転送回路装置に関する。
におけるシリアル転送回路装置に関し、例えばＥ2ＰＲ
ＯＭと通信を行うＬＳＩ（大規模集積回路）におけるシ
リアル転送回路装置に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】通常、
マイクロコンピュータに備えられているシリアル転送回
路は、転送されるデータのビット長が通常８ビットに固
定されたものであり、メーカーや、記憶容量により転送
フォーマットが異なる、即ち転送されるデータのビット
長が異なるＥ2ＰＲＯＭ（電気的に消去可能なプログラ
マブルＲＯＭ）との通信には、使用できないという欠点
があった。
マイクロコンピュータに備えられているシリアル転送回
路は、転送されるデータのビット長が通常８ビットに固
定されたものであり、メーカーや、記憶容量により転送
フォーマットが異なる、即ち転送されるデータのビット
長が異なるＥ2ＰＲＯＭ（電気的に消去可能なプログラ
マブルＲＯＭ）との通信には、使用できないという欠点
があった。
【０００３】又、通常、Ｅ2ＰＲＯＭからデータを読み
出す場合、前半にアドレスを送信し、後半にデータを受
信するが、アドレス送信中にも、データを受信している
ので受信データには、アドレス送信中の不定データも含
まれるという欠点があった。又、通常、シリアル転送回
路では、送信及び受信の完了割り込み要求は、転送ビッ
ト数だけクロックを送受信した後に発生するが、Ｅ2Ｐ
ＲＯＭでは、転送後に書き込み時間が必要な為、書き込
み完了を別途割り込み端子を使用して知るか、ソフトウ
ェアでポートの状態をモニターする必要があった。本発
明はこのような問題点を解決するためになされたもの
で、ビット長の異なる素子間であってもデータの送受信
が可能であり、かつソフトウェアによるデータのマスク
処理を行うことなくデータの読み出しが高速に行えるシ
リアル転送回路装置に関する。
出す場合、前半にアドレスを送信し、後半にデータを受
信するが、アドレス送信中にも、データを受信している
ので受信データには、アドレス送信中の不定データも含
まれるという欠点があった。又、通常、シリアル転送回
路では、送信及び受信の完了割り込み要求は、転送ビッ
ト数だけクロックを送受信した後に発生するが、Ｅ2Ｐ
ＲＯＭでは、転送後に書き込み時間が必要な為、書き込
み完了を別途割り込み端子を使用して知るか、ソフトウ
ェアでポートの状態をモニターする必要があった。本発
明はこのような問題点を解決するためになされたもの
で、ビット長の異なる素子間であってもデータの送受信
が可能であり、かつソフトウェアによるデータのマスク
処理を行うことなくデータの読み出しが高速に行えるシ
リアル転送回路装置に関する。
【０００４】
【課題を解決するための手段】本発明は、送信又は受信
されるシリアルデータにおけるビット長に等しい値の転
送データを格納する転送ビット長レジスタと、上記転送
ビット長レジスタから上記転送データが供給され上記転
送データが表す値のカウントを行いカウント値のダウン
カウントが終了した時点で転送完了信号を送出する転送
カウンタと、データ入力端子に接続され上記データ入力
端子から供給される上記シリアルデータを上記転送完了
信号が送出されるまで受信し格納する受信データ格納手
段と、データ出力端子に接続され上記転送完了信号が送
出されるまで上記データ出力端子へ送出するシリアルデ
ータの格納を行う送信データ格納手段と、上記受信デー
タ格納手段から供給される受信データと論理積演算する
ためのマスクデータを格納し上記論理積演算することで
上記受信データにおけるデータ部分を選択し選択したデ
ータ部分を送出する受信データマスクレジスタと、を備
えたことを特徴とする。
されるシリアルデータにおけるビット長に等しい値の転
送データを格納する転送ビット長レジスタと、上記転送
ビット長レジスタから上記転送データが供給され上記転
送データが表す値のカウントを行いカウント値のダウン
カウントが終了した時点で転送完了信号を送出する転送
カウンタと、データ入力端子に接続され上記データ入力
端子から供給される上記シリアルデータを上記転送完了
信号が送出されるまで受信し格納する受信データ格納手
段と、データ出力端子に接続され上記転送完了信号が送
出されるまで上記データ出力端子へ送出するシリアルデ
ータの格納を行う送信データ格納手段と、上記受信デー
タ格納手段から供給される受信データと論理積演算する
ためのマスクデータを格納し上記論理積演算することで
上記受信データにおけるデータ部分を選択し選択したデ
ータ部分を送出する受信データマスクレジスタと、を備
えたことを特徴とする。
【０００５】
【作用】このように構成することで、転送ビット長レジ
スタは送受信データのビット長に等しい値の転送データ
を格納し、転送カウンタは上記転送データが表す値をカ
ウントとしカウントが終了した時点で転送完了信号を送
出する。よって受信データ格納手段は上記転送信号が送
出されるまでシリアルデータを受信し、送信データ格納
手段は上記転送信号が送出されるまでシリアルデータを
送信する。このように転送ビット長レジスタ等は、ビッ
ト長の異なる素子間であってもデータの送受信を可能と
するように作用する。さらに、受信データマスクレジス
タは、受信データ格納手段から供給される受信データの
うちデータ部分をハード的に選択し送出するので、デー
タの読み出しが高速に行えるように作用する。
スタは送受信データのビット長に等しい値の転送データ
を格納し、転送カウンタは上記転送データが表す値をカ
ウントとしカウントが終了した時点で転送完了信号を送
出する。よって受信データ格納手段は上記転送信号が送
出されるまでシリアルデータを受信し、送信データ格納
手段は上記転送信号が送出されるまでシリアルデータを
送信する。このように転送ビット長レジスタ等は、ビッ
ト長の異なる素子間であってもデータの送受信を可能と
するように作用する。さらに、受信データマスクレジス
タは、受信データ格納手段から供給される受信データの
うちデータ部分をハード的に選択し送出するので、デー
タの読み出しが高速に行えるように作用する。
【０００６】尚、受信データ格納手段は実施例に記載す
る「受信シフトレジスタ」に対応し、送信データ格納手
段は実施例に記載する「送信シフトレジスタ」に対応す
る。又、「転送完了信号」は実施例に記載する「転送完
了割り込み要求信号」に対応する。
る「受信シフトレジスタ」に対応し、送信データ格納手
段は実施例に記載する「送信シフトレジスタ」に対応す
る。又、「転送完了信号」は実施例に記載する「転送完
了割り込み要求信号」に対応する。
【０００７】
【実施例】本発明のシリアル転送回路装置の一実施例に
ついて図を参照し以下に説明する。図１に示すように、
データバス１２に接続される転送ビット長レジスタ１に
は、送信又は受信されるシリアルデータにおけるビット
長に等しい値の転送データが格納され、転送ビット長レ
ジスタ１の出力側は転送カウンタ２に接続される。転送
カウンタ２は、転送ビット長レジスタ１から供給される
上記転送データが表す値について、クロック発生回路８
から供給されるクロック信号に基づきダウンカウント
し、上記値が「０」になった時点で転送完了割り込み要
求信号を送出する。
ついて図を参照し以下に説明する。図１に示すように、
データバス１２に接続される転送ビット長レジスタ１に
は、送信又は受信されるシリアルデータにおけるビット
長に等しい値の転送データが格納され、転送ビット長レ
ジスタ１の出力側は転送カウンタ２に接続される。転送
カウンタ２は、転送ビット長レジスタ１から供給される
上記転送データが表す値について、クロック発生回路８
から供給されるクロック信号に基づきダウンカウント
し、上記値が「０」になった時点で転送完了割り込み要
求信号を送出する。
【０００８】データバス１２に接続される送信シフトレ
ジスタ５には送信する送信データが格納され、送信シフ
トレジスタ５は上記クロック信号に基づき出力端子１１
を介して上記送信データをシリアルに送出する。入力端
子１０には受信シフトレジスタ４が接続され、受信シフ
トレジスタ４は入力端子１０を介して供給されるデータ
を上記クロック信号に基づきシリアルに格納していく。
ジスタ５には送信する送信データが格納され、送信シフ
トレジスタ５は上記クロック信号に基づき出力端子１１
を介して上記送信データをシリアルに送出する。入力端
子１０には受信シフトレジスタ４が接続され、受信シフ
トレジスタ４は入力端子１０を介して供給されるデータ
を上記クロック信号に基づきシリアルに格納していく。
【０００９】受信シフトレジスタ４の出力側には、受信
データマスクレジスタ３が接続され受信データマスクレ
ジスタ３には受信シフトレジスタ４から受信データが供
給される。又、受信データマスクレジスタ３はデータバ
ス１２にも接続され、データバス１２を介して供給され
るマスクデータを格納する。受信データマスクレジスタ
３の出力側はデータバス１２に接続される。上記マスク
データは、受信データマスクレジスタ３に供給される受
信データにおけるデータ部分に対応する部分のみが例え
ば「１」にセットされたデータであり、受信データマス
クレジスタ３は上記受信データと上記マスクデータとの
論理積をとることで、上記受信データにおけるデータ部
分のみを選択的にデータバス１２へ送出する。
データマスクレジスタ３が接続され受信データマスクレ
ジスタ３には受信シフトレジスタ４から受信データが供
給される。又、受信データマスクレジスタ３はデータバ
ス１２にも接続され、データバス１２を介して供給され
るマスクデータを格納する。受信データマスクレジスタ
３の出力側はデータバス１２に接続される。上記マスク
データは、受信データマスクレジスタ３に供給される受
信データにおけるデータ部分に対応する部分のみが例え
ば「１」にセットされたデータであり、受信データマス
クレジスタ３は上記受信データと上記マスクデータとの
論理積をとることで、上記受信データにおけるデータ部
分のみを選択的にデータバス１２へ送出する。
【００１０】入力端子１０にＥ2ＰＲＯＭが接続される
場合には、さらに、入力端子１０にはＥ2ＰＲＯＭが送
出する書き込み完了信号を検出する書き込み完了検出回
路７が接続される。さらに書き込み完了検出回路７の出
力側には上記書き込み完了信号の検出に基づき割り込み
要求信号を発生する割り込み制御回路６が接続される。
場合には、さらに、入力端子１０にはＥ2ＰＲＯＭが送
出する書き込み完了信号を検出する書き込み完了検出回
路７が接続される。さらに書き込み完了検出回路７の出
力側には上記書き込み完了信号の検出に基づき割り込み
要求信号を発生する割り込み制御回路６が接続される。
【００１１】このように構成させるシリアル転送回路装
置の動作を以下に説明する。Ｅ2ＰＲＯＭとの通信時の
動作を例とする。尚、表１には、本実施例におけるＥ2
ＰＲＯＭにおける、例えばデータの読み出し、データの
書き込み等の命令において、スタートビット、オペコー
ド等のフォーマット例が示されている。まず、Ｅ2ＰＲ
ＯＭにおける例えば１２Ｈ番地から、データを読み出す
場合について説明する。最初に、転送ビット長レジスタ
１に、スタートビット、オペコード、アドレス、データ
からなる転送データの総ビット数をセットする。具体的
に説明すると、表１に示すように、スタートビットが２
ビット、オペコードが２ビット、アドレスが６ビット、
データが１６ビットであるので、転送データは２＋２＋
６＋１６＝２６ビットからなり、該２６を表す値である
「１ＡＨ」が転送ビット長レジスタ１にデータバス１２
を介してセットされる。
置の動作を以下に説明する。Ｅ2ＰＲＯＭとの通信時の
動作を例とする。尚、表１には、本実施例におけるＥ2
ＰＲＯＭにおける、例えばデータの読み出し、データの
書き込み等の命令において、スタートビット、オペコー
ド等のフォーマット例が示されている。まず、Ｅ2ＰＲ
ＯＭにおける例えば１２Ｈ番地から、データを読み出す
場合について説明する。最初に、転送ビット長レジスタ
１に、スタートビット、オペコード、アドレス、データ
からなる転送データの総ビット数をセットする。具体的
に説明すると、表１に示すように、スタートビットが２
ビット、オペコードが２ビット、アドレスが６ビット、
データが１６ビットであるので、転送データは２＋２＋
６＋１６＝２６ビットからなり、該２６を表す値である
「１ＡＨ」が転送ビット長レジスタ１にデータバス１２
を介してセットされる。
【００１２】
【表１】
【００１３】次に、受信データマスクレジスタ３に、入
力端子１０を介して供給される受信データのデータ部分
のみを「１」にしたマスクデータをセットする。具体的
には、この例の場合、「００００ ００００ ００００
００００ ００００ ００００１１１１ １１１１」、即
ち「００ＦＦＨ」を受信データマスクレジスタ３にセッ
トする。最後に、送信シフトレジスタ５に、スタートビ
ット、オペコード、アドレス、ダミーデータ、この例の
場合、「０１ １０ ０１００１０ ００００ ０００００
０００ ００００」、即ち「１９２００００Ｈ」をセッ
トする。
力端子１０を介して供給される受信データのデータ部分
のみを「１」にしたマスクデータをセットする。具体的
には、この例の場合、「００００ ００００ ００００
００００ ００００ ００００１１１１ １１１１」、即
ち「００ＦＦＨ」を受信データマスクレジスタ３にセッ
トする。最後に、送信シフトレジスタ５に、スタートビ
ット、オペコード、アドレス、ダミーデータ、この例の
場合、「０１ １０ ０１００１０ ００００ ０００００
０００ ００００」、即ち「１９２００００Ｈ」をセッ
トする。
【００１４】このように各データをセットすることで、
転送ビット長レジスタ１に格納した転送データが転送カ
ウンタ２にコピーされ、クロック発生回路８からの転送
クロックにより、転送カウンタ２は上記転送データが表
す値のダウンカウントを行う。一方、送信シフトレジス
タ５は、上記転送クロックにより、格納したデータをス
タートビットから順に出力端子に出力して行く。そして
図２に示すように、アドレス部分（Ａ５〜Ａ０）の送信
が終了すると、入力端子１０（ＤＩ）の状態がハイレベ
ル（Ｈ）もローレベル（Ｌ）も出力していない、ハイイ
ンピーダンス状態から変化し、受信シフトレジスタ４は
Ｅ2ＰＲＯＭから入力端子１０を介して上記１２Ｈ番地
のデータを取り込み始める。尚、受信シフトレジスタ４
がデータを取り込んでいるときにおいても、図２に示す
ように、送信シフトレジスタ５は「００…」のデータを
送信している。
転送ビット長レジスタ１に格納した転送データが転送カ
ウンタ２にコピーされ、クロック発生回路８からの転送
クロックにより、転送カウンタ２は上記転送データが表
す値のダウンカウントを行う。一方、送信シフトレジス
タ５は、上記転送クロックにより、格納したデータをス
タートビットから順に出力端子に出力して行く。そして
図２に示すように、アドレス部分（Ａ５〜Ａ０）の送信
が終了すると、入力端子１０（ＤＩ）の状態がハイレベ
ル（Ｈ）もローレベル（Ｌ）も出力していない、ハイイ
ンピーダンス状態から変化し、受信シフトレジスタ４は
Ｅ2ＰＲＯＭから入力端子１０を介して上記１２Ｈ番地
のデータを取り込み始める。尚、受信シフトレジスタ４
がデータを取り込んでいるときにおいても、図２に示す
ように、送信シフトレジスタ５は「００…」のデータを
送信している。
【００１５】転送カウンタ２におけるカウント値が
「０」になった時点で、転送カウンタ２は転送完了割り
込み要求信号を発生し、該転送完了割り込み要求信号に
基づき送信シフトレジスタ５及び受信シフトレジスタ４
はデータの送信及び受信を停止する。このように、転送
カウンタ２におけるカウント値、即ち転送ビット長レジ
スタ１に格納する転送データの値を、送信又は受信され
るデータのビット長に一致させておくことで送信又は受
信されるデータのビット長に応じてデータの送受信が実
行可能である。
「０」になった時点で、転送カウンタ２は転送完了割り
込み要求信号を発生し、該転送完了割り込み要求信号に
基づき送信シフトレジスタ５及び受信シフトレジスタ４
はデータの送信及び受信を停止する。このように、転送
カウンタ２におけるカウント値、即ち転送ビット長レジ
スタ１に格納する転送データの値を、送信又は受信され
るデータのビット長に一致させておくことで送信又は受
信されるデータのビット長に応じてデータの送受信が実
行可能である。
【００１６】又、上記転送完了割り込み要求信号の発生
に基づき、当該シリアル転送回路装置が備わるＬＳＩが
有するソフトウェアにて、受信シフトレジスタ４の内容
が読み出されると、読み出された受信データは、受信デ
ータマスクレジスタ３に格納されているマスクデータと
論理積動作がなされて受信データマスクレジスタ３から
データバス１２へ送出される。上述のように論理積をと
ることで、上記受信データからデータ部分のみを取り出
すことができる。又、Ｅ2ＰＲＯＭから続けてデータを
読み出す場合、アドレスをインクリメントし、送信シフ
トレジスタ５に同様のデータをセットすれば良い。
に基づき、当該シリアル転送回路装置が備わるＬＳＩが
有するソフトウェアにて、受信シフトレジスタ４の内容
が読み出されると、読み出された受信データは、受信デ
ータマスクレジスタ３に格納されているマスクデータと
論理積動作がなされて受信データマスクレジスタ３から
データバス１２へ送出される。上述のように論理積をと
ることで、上記受信データからデータ部分のみを取り出
すことができる。又、Ｅ2ＰＲＯＭから続けてデータを
読み出す場合、アドレスをインクリメントし、送信シフ
トレジスタ５に同様のデータをセットすれば良い。
【００１７】このように、転送ビット長レジスタ１を備
えたことより、可変長ビットのデータ転送ができるので
シリアルインターフェイスのＥ2ＰＲＯＭとの通信にシ
リアル転送回路が使用できる。その為、ソフトウェアで
Ｉ／Ｏポートを制御して通信を行う場合に比べ高速な通
信が実現でき、又、ソフトウェアの開発も容易になる。
えたことより、可変長ビットのデータ転送ができるので
シリアルインターフェイスのＥ2ＰＲＯＭとの通信にシ
リアル転送回路が使用できる。その為、ソフトウェアで
Ｉ／Ｏポートを制御して通信を行う場合に比べ高速な通
信が実現でき、又、ソフトウェアの開発も容易になる。
【００１８】さらに、受信データマスクレジスタ３を備
えたことより、受信データを読み出す際、受信データマ
スクレジスタ３の値と受信シフトレジスタ４の値とが論
理積処理され処理後のデータが受信データマスクレジス
タ３から読み出される為、ソフトウェアで不定データの
マスクを行う必要がない。その為、例えばＥ2ＰＲＯＭ
からの高速なデータの読み出しが実現でき、ソフトウェ
アの開発も容易になる。
えたことより、受信データを読み出す際、受信データマ
スクレジスタ３の値と受信シフトレジスタ４の値とが論
理積処理され処理後のデータが受信データマスクレジス
タ３から読み出される為、ソフトウェアで不定データの
マスクを行う必要がない。その為、例えばＥ2ＰＲＯＭ
からの高速なデータの読み出しが実現でき、ソフトウェ
アの開発も容易になる。
【００１９】次に、Ｅ2ＰＲＯＭにおける例えば３４Ｈ
番地に、５６７８Ｈからなるデータを書き込む場合を説
明する。上述のデータの読み出しの場合と同様に、ま
ず、転送ビット長レジスタ１に転送データの総ビット数
をセットする。この例の場合、セットされる値は「２
６」を表す「１ＡＨ」となる。次に、図３に示すように
入力端子１０（ＤＩ）を上記ハイインピーダンス状態と
し、割り込み制御回路６を割り込み禁止にセットする。
最後に、送信シフトレジスタ５に、スタートビット、オ
ペコード、アドレス、データをセットする。この例の場
合、「００００００ ０１ ０１ １１０１０００１０１
０１１０ ０１１１ １０００」、即ち「１７４５６７
８Ｈ」をセットすると、上述の読み出し動作と同様に、
転送が開始される。
番地に、５６７８Ｈからなるデータを書き込む場合を説
明する。上述のデータの読み出しの場合と同様に、ま
ず、転送ビット長レジスタ１に転送データの総ビット数
をセットする。この例の場合、セットされる値は「２
６」を表す「１ＡＨ」となる。次に、図３に示すように
入力端子１０（ＤＩ）を上記ハイインピーダンス状態と
し、割り込み制御回路６を割り込み禁止にセットする。
最後に、送信シフトレジスタ５に、スタートビット、オ
ペコード、アドレス、データをセットする。この例の場
合、「００００００ ０１ ０１ １１０１０００１０１
０１１０ ０１１１ １０００」、即ち「１７４５６７
８Ｈ」をセットすると、上述の読み出し動作と同様に、
転送が開始される。
【００２０】転送が終了すると、転送カウンタ２から転
送完了割り込み要求信号が発生し、上記ソフトウェアに
より、図３に示すようにチップセレクト信号（ＣＳ）を
不定状態から一度Ｌレベルにし、割り込み制御回路６を
割り込み許可とし、再度チップセレクト信号（ＣＳ）を
Ｈレベルにする。その後、書き込み完了検出回路７がＥ
2ＰＲＯＭの送出する書き込み完了信号を検出すると、
割り込み制御回路６から書き込み完了割り込み要求信号
が発生し、次のデータの書き込み準備が整ったことを知
らせる。続けてデータを書き込む場合、アドレスをイン
クリメントし、送信データレジスタに同様のデータをセ
ットすれば良い。
送完了割り込み要求信号が発生し、上記ソフトウェアに
より、図３に示すようにチップセレクト信号（ＣＳ）を
不定状態から一度Ｌレベルにし、割り込み制御回路６を
割り込み許可とし、再度チップセレクト信号（ＣＳ）を
Ｈレベルにする。その後、書き込み完了検出回路７がＥ
2ＰＲＯＭの送出する書き込み完了信号を検出すると、
割り込み制御回路６から書き込み完了割り込み要求信号
が発生し、次のデータの書き込み準備が整ったことを知
らせる。続けてデータを書き込む場合、アドレスをイン
クリメントし、送信データレジスタに同様のデータをセ
ットすれば良い。
【００２１】このように、書き込み完了検出回路７を備
えたことより、Ｅ2ＰＲＯＭの書き込み完了検出の為に
別途、割り込み端子を使用する必要がない。又、割り込
み制御回路６を備えたことより、割り込み制御回路６を
割り込み禁止状態にすれば、通常のシリアル転送回路と
して使用できる為、同一シリアルバスにＥ2ＰＲＯＭ
と、通常のシリアルインターフェイスを持ったＩ／Ｏを
接続することができる。
えたことより、Ｅ2ＰＲＯＭの書き込み完了検出の為に
別途、割り込み端子を使用する必要がない。又、割り込
み制御回路６を備えたことより、割り込み制御回路６を
割り込み禁止状態にすれば、通常のシリアル転送回路と
して使用できる為、同一シリアルバスにＥ2ＰＲＯＭ
と、通常のシリアルインターフェイスを持ったＩ／Ｏを
接続することができる。
【００２２】その他のコマンドも、上述の読み出し動作
及び書き込み動作と同様の手順で行うことができる。
及び書き込み動作と同様の手順で行うことができる。
【００２３】
【発明の効果】以上詳述したように本発明によれば、送
受信データのビット長に等しい値の転送データを格納す
る転送ビット長レジスタと、上記転送データが表す値を
カウントとしカウントが終了した時点で転送完了信号を
送出する転送カウンタとを備え、上記転送完了信号が送
出されるまでデータの送受信が行われることから、ビッ
ト長の異なる素子間であってもデータの送受信が可能で
あり、さらに、受信データ格納手段から供給される受信
データのうちデータ部分をハード的に選択するようにし
たことより、ソフトウェアによるデータのマスク処理を
行うことなくデータの読み出しを高速に行うことができ
る。
受信データのビット長に等しい値の転送データを格納す
る転送ビット長レジスタと、上記転送データが表す値を
カウントとしカウントが終了した時点で転送完了信号を
送出する転送カウンタとを備え、上記転送完了信号が送
出されるまでデータの送受信が行われることから、ビッ
ト長の異なる素子間であってもデータの送受信が可能で
あり、さらに、受信データ格納手段から供給される受信
データのうちデータ部分をハード的に選択するようにし
たことより、ソフトウェアによるデータのマスク処理を
行うことなくデータの読み出しを高速に行うことができ
る。
【図１】 本発明のシリアル転送回路装置の一実施例に
おける構成を示すブロック図である。
おける構成を示すブロック図である。
【図２】 図１に示すシリアル転送回路装置を使用した
データの読み出し動作を表すタイミングチャートであ
る。
データの読み出し動作を表すタイミングチャートであ
る。
【図３】 図１に示すシリアル転送回路装置を使用した
データの書き込み動作を表すタイミングチャートであ
る。
データの書き込み動作を表すタイミングチャートであ
る。
１…転送ビット長レジスタ、２…転送カウンタ、３…受
信データマスクレジスタ、４…受信シフトレジスタ、５
…送信シフトレジスタ、６…割り込み制御回路、７…書
き込み完了検出回路、８…クロック発生回路、１０…入
力端子、１１…出力端子、１２…データバス。
信データマスクレジスタ、４…受信シフトレジスタ、５
…送信シフトレジスタ、６…割り込み制御回路、７…書
き込み完了検出回路、８…クロック発生回路、１０…入
力端子、１１…出力端子、１２…データバス。
Claims (2)
- 【請求項１】 送信又は受信されるシリアルデータにお
けるビット長に等しい値の転送データを格納する転送ビ
ット長レジスタと、 上記転送ビット長レジスタから上記転送データが供給さ
れ上記転送データが表す値のカウントを行いカウント値
のダウンカウントが終了した時点で転送完了信号を送出
する転送カウンタと、 データ入力端子に接続され上記データ入力端子から供給
される上記シリアルデータを上記転送完了信号が送出さ
れるまで受信し格納する受信データ格納手段と、 データ出力端子に接続され上記転送完了信号が送出され
るまで上記データ出力端子へ送出するシリアルデータの
格納を行う送信データ格納手段と、 上記受信データ格納手段から供給される受信データと論
理積演算するためのマスクデータを格納し上記論理積演
算することで上記受信データにおけるデータ部分を選択
し選択したデータ部分を送出する受信データマスクレジ
スタと、を備えたことを特徴とするシリアル転送回路装
置。 - 【請求項２】 上記データ入力端子にＥ2ＰＲＯＭが接
続される場合、上記Ｅ2ＰＲＯＭが送出する書き込み完
了信号が上記データ入力端子を介して供給され書き込み
完了検出を行う書き込み完了検出手段と、 上記書き込み完了検出手段に接続され上記書き込み完了
が検出されることで書き込み完了割り込み信号を送出す
る割り込み制御手段とを備えた、請求項１記載のシリア
ル転送回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24276894A JPH08106433A (ja) | 1994-10-06 | 1994-10-06 | シリアル転送回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24276894A JPH08106433A (ja) | 1994-10-06 | 1994-10-06 | シリアル転送回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08106433A true JPH08106433A (ja) | 1996-04-23 |
Family
ID=17093997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24276894A Pending JPH08106433A (ja) | 1994-10-06 | 1994-10-06 | シリアル転送回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08106433A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001290755A (ja) * | 2000-04-05 | 2001-10-19 | Saginomiya Seisakusho Inc | Ｅｅｐｒｏｍアクセス方法およびｅｅｐｒｏｍを有する電子装置 |
-
1994
- 1994-10-06 JP JP24276894A patent/JPH08106433A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001290755A (ja) * | 2000-04-05 | 2001-10-19 | Saginomiya Seisakusho Inc | Ｅｅｐｒｏｍアクセス方法およびｅｅｐｒｏｍを有する電子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0239937B1 (en) | Serial communications controller | |
| US5199105A (en) | Universal asynchronous receiver/transmitter | |
| JPS63228844A (ja) | 非同期インターフェースと、データモジュールと非同期周辺装置間のデータ結合方法 | |
| JPS62216582A (ja) | フアクシミリ装置 | |
| US5737633A (en) | Serial data receiving device having a memory for storing a reception permit signal which enable or disable the device from hand-shaking with the transmitting device | |
| EP0088618B1 (en) | Byte-oriented line adapter system | |
| US6584512B1 (en) | Communication DMA device for freeing the data bus from the CPU and outputting divided data | |
| JPH08106433A (ja) | シリアル転送回路装置 | |
| US20050138236A1 (en) | Direct memory access control device and method for automatically updating data transmisson size from peripheral | |
| JPS63268085A (ja) | 携帯可能記憶媒体読取書込装置 | |
| JP2523874B2 (ja) | 非同期式シリアルデ―タ伝送装置 | |
| US20240330039A1 (en) | Controlling read and write operations of inter-integrated circuits | |
| JP2835487B2 (ja) | プリンタバッファ | |
| JPS63164554A (ja) | デ−タ速度自動認識システム | |
| KR100703450B1 (ko) | 씨.피.유의 로드를 줄이는 무선 단말기의 범용 입/출력부제어장치 및 방법 | |
| JPH0564385B2 (ja) | ||
| JP4097377B2 (ja) | マイクロコンピュータ | |
| JP2000105758A (ja) | マイクロコンピュータ | |
| JP2588514Y2 (ja) | 通信制御装置 | |
| US5611054A (en) | Method and apparatus for decoding and recoding of addresses | |
| JPS56168254A (en) | Advance control system for input/output control unit | |
| JPH05174201A (ja) | Ｉｃカードリーダライタ | |
| JPS62125456A (ja) | 通信制御装置のデ−タ処理方式 | |
| JP2580382B2 (ja) | 入出力命令の高速化方式 | |
| JP2755410B2 (ja) | 複数電文の送受信方法及び送受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040106 |