JPS63268085A - 携帯可能記憶媒体読取書込装置 - Google Patents
携帯可能記憶媒体読取書込装置Info
- Publication number
- JPS63268085A JPS63268085A JP62101836A JP10183687A JPS63268085A JP S63268085 A JPS63268085 A JP S63268085A JP 62101836 A JP62101836 A JP 62101836A JP 10183687 A JP10183687 A JP 10183687A JP S63268085 A JPS63268085 A JP S63268085A
- Authority
- JP
- Japan
- Prior art keywords
- card
- reader
- baud rate
- command
- storage medium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は、各種の情報を記憶する携帯可能記憶媒体に
対する情報の読取り書込みをする携帯可能記憶媒体読取
書込装置に関する。
対する情報の読取り書込みをする携帯可能記憶媒体読取
書込装置に関する。
（従来の技術）
近年、携帯可能な情報の記憶容斤の多いＩＣカード（携
帯可能記憶媒体）の開発が進められている。このＩＣカ
ードにデータ（情報）の読取り占込みをするり一ダライ
タ部がある。従来、このリーダライタ部は、動作指示を
する上位磯種（以下、ホストという。）からの指令によ
りカード挿入口に挿入されているＩＣカードにデータを
書込むとき、ホストから伝送されるデータをＩＣカード
のＣＰＵにクロック信号を用いてメッセージ文で伝送す
る所謂シリアル伝送により１ｃカードのＣＰＵに伝送し
、このＣＰＵからＩＣカードの記憶素子（ＲＡＭ）に直
接アドレスを指定した後データを吉込むものである。上
記シリアル伝送は伝送時間を要するものであった。
帯可能記憶媒体）の開発が進められている。このＩＣカ
ードにデータ（情報）の読取り占込みをするり一ダライ
タ部がある。従来、このリーダライタ部は、動作指示を
する上位磯種（以下、ホストという。）からの指令によ
りカード挿入口に挿入されているＩＣカードにデータを
書込むとき、ホストから伝送されるデータをＩＣカード
のＣＰＵにクロック信号を用いてメッセージ文で伝送す
る所謂シリアル伝送により１ｃカードのＣＰＵに伝送し
、このＣＰＵからＩＣカードの記憶素子（ＲＡＭ）に直
接アドレスを指定した後データを吉込むものである。上
記シリアル伝送は伝送時間を要するものであった。
（発明が解決しようとする問題点）
従来の装置は、リーダライタ部からＩＣカードのＣＰＵ
にシリアル伝送を用い、このＣＰＵから記憶素子に直接
アドレスを指定してデータを書込むものであった。
にシリアル伝送を用い、このＣＰＵから記憶素子に直接
アドレスを指定してデータを書込むものであった。
しかしながら、シリアル伝送がＩＣカードのＣＰＵから
記憶素子に書込む処理速度に比べて遅いので、リーダラ
イタ部は記憶素子に書込むデータが人員になるとＩＣカ
ードのＣＰＵに伝送するまでの時間を要することになり
処理能力の低下を招来することになる。その対策として
はリーダライタ部のボーレート（伝送速度）を高速にす
ることも考えられるが、多数の制御回路を設けるため装
置が煩雑になり、その対策が切望されていた。
記憶素子に書込む処理速度に比べて遅いので、リーダラ
イタ部は記憶素子に書込むデータが人員になるとＩＣカ
ードのＣＰＵに伝送するまでの時間を要することになり
処理能力の低下を招来することになる。その対策として
はリーダライタ部のボーレート（伝送速度）を高速にす
ることも考えられるが、多数の制御回路を設けるため装
置が煩雑になり、その対策が切望されていた。
この発明は、上記に鑑みてなされたものであり、その目
的としては、携帯可能記憶媒体とこの携帯可能記憶媒体
に情報の読取り書込みをする読取書込部との伝送時間を
短縮することができる携帯可能記憶媒体読取書込装置を
提供することにある。
的としては、携帯可能記憶媒体とこの携帯可能記憶媒体
に情報の読取り書込みをする読取書込部との伝送時間を
短縮することができる携帯可能記憶媒体読取書込装置を
提供することにある。
［発明の構成］
（問題点を解決するための手段）
上記目的を達成するため、この発明は、各種の情報を記
憶する携帯可能記憶媒体の最大の伝送速度を検出する第
１の検出手段と、 前記携帯可能記憶媒体に対して情報の読取り書込みをす
る読取書込部の最大の伝送速度を検出する第２の検出手
段と、 前記第１の検出手段および第２の検出手段から検出した
最大の伝送速度のうち低い伝送速度に前記携帯可能記憶
媒体又は読取書込部の伝送速度を変更する変更手段と、 を有することを要旨とする。
憶する携帯可能記憶媒体の最大の伝送速度を検出する第
１の検出手段と、 前記携帯可能記憶媒体に対して情報の読取り書込みをす
る読取書込部の最大の伝送速度を検出する第２の検出手
段と、 前記第１の検出手段および第２の検出手段から検出した
最大の伝送速度のうち低い伝送速度に前記携帯可能記憶
媒体又は読取書込部の伝送速度を変更する変更手段と、 を有することを要旨とする。
（作用）
上記構成を備えた携帯可能記憶媒体読取書込装置におい
ては、携帯可能記憶媒体の最大の伝送速度とこの携帯可
能記憶媒体に対して情報の読取り１込みをする読取書込
部の最大の伝送速度とを検出して、この検出した伝送速
度のうち低い伝送速度に航記携帯可能記憶媒体又は読取
書込部の伝送速度を変更することにより、伝送時間を短
縮することができる。
ては、携帯可能記憶媒体の最大の伝送速度とこの携帯可
能記憶媒体に対して情報の読取り１込みをする読取書込
部の最大の伝送速度とを検出して、この検出した伝送速
度のうち低い伝送速度に航記携帯可能記憶媒体又は読取
書込部の伝送速度を変更することにより、伝送時間を短
縮することができる。
（実施例）
以下、図面を用いてこの発明の詳細な説明する。
第１図はこの発明の携帯可能記憶媒体読取書込装置に係
る一実施例を示す全体図である。この装置は、ＩＣカー
ド５にデータの読取り書込み等の指令をするホスト１か
らリーダライタ部３にコマンド伝送して、リーダライタ
部３がこのコマンドに填づいてＩＣカード５に対して各
種の処理を行なうものである。
る一実施例を示す全体図である。この装置は、ＩＣカー
ド５にデータの読取り書込み等の指令をするホスト１か
らリーダライタ部３にコマンド伝送して、リーダライタ
部３がこのコマンドに填づいてＩＣカード５に対して各
種の処理を行なうものである。
第２図は上記携帯可能記憶媒体読取書込装置のデータ伝
送を示す図である。同図おいて、ホスト１は、例えば中
央指令部でありリーダライタ部３の処理機能を命令する
摂述づるコマンドをリーダライタ部３にデータ伝送路７
を介して伝送し、リーダライタ部３が伝送されるコマン
ドに応答して処理した後に正常に処理が終了したかまた
は異常であるかを示すレスポンスをデータ伝送路１３を
介して受取ることによりリーダライタ部３を監視するも
のである。リーダライタ部３は、ホスト１から伝送され
るコマンドがリーダライタ制御コマンドならばコマンド
の処理機能に基づいて処理をした後にレスポンスをホス
ト１に伝送し、一方、ＩＣカードｉｉ制御コマンドが伝
送されるとＩｃカード５に対するデータの書込み又はボ
ーレートの変更等をデータ伝送路９を介して伝送してＩ
Ｃカード５から処理の終了を示すレスポンスがデータ伝
送路１１を介して伝送されるレスポンスを受取りホスト
１に伝送するものである。
送を示す図である。同図おいて、ホスト１は、例えば中
央指令部でありリーダライタ部３の処理機能を命令する
摂述づるコマンドをリーダライタ部３にデータ伝送路７
を介して伝送し、リーダライタ部３が伝送されるコマン
ドに応答して処理した後に正常に処理が終了したかまた
は異常であるかを示すレスポンスをデータ伝送路１３を
介して受取ることによりリーダライタ部３を監視するも
のである。リーダライタ部３は、ホスト１から伝送され
るコマンドがリーダライタ制御コマンドならばコマンド
の処理機能に基づいて処理をした後にレスポンスをホス
ト１に伝送し、一方、ＩＣカードｉｉ制御コマンドが伝
送されるとＩｃカード５に対するデータの書込み又はボ
ーレートの変更等をデータ伝送路９を介して伝送してＩ
Ｃカード５から処理の終了を示すレスポンスがデータ伝
送路１１を介して伝送されるレスポンスを受取りホスト
１に伝送するものである。
第３図は、リーダライタ部３の構成を示すブロック図で
、ホストインターフェイス回路１５．制御回路１７．デ
ータ記憶回路１９．カードインターフェイス回路２１を
有するものである。
、ホストインターフェイス回路１５．制御回路１７．デ
ータ記憶回路１９．カードインターフェイス回路２１を
有するものである。
ホストインターフェイス回路１５は、ホスト１から伝送
されるコマンド伝送またはリーダライタ部３から伝送さ
れるレスポンスの伝送制御をするものである。
されるコマンド伝送またはリーダライタ部３から伝送さ
れるレスポンスの伝送制御をするものである。
制御回路１７は、リーダライタ部３およびＩＣカード５
の伝送可能な最大のボーレート（伝送速度）を検出して
リーダライタ部３又はＩＣカード５のボーレートを変更
するコマンド指定の制御等をするＣＰＵ２３と、ＣＰＵ
２３からのコマンド指定により伝送の入出力制御をする
パラレルボート２５と、パラレルボート２５の指定に応
答してクロック信号を発生するクロックジェネレータ２
７とを有するものである。すなわち、この制御回路１７
はリーダライタ部３およびＩＣカード５の最大のボーレ
ートを検出してこの最大ボーレートの低いボーレートに
リーダライタ部３又はＩＣカード５を変更するものであ
る。
の伝送可能な最大のボーレート（伝送速度）を検出して
リーダライタ部３又はＩＣカード５のボーレートを変更
するコマンド指定の制御等をするＣＰＵ２３と、ＣＰＵ
２３からのコマンド指定により伝送の入出力制御をする
パラレルボート２５と、パラレルボート２５の指定に応
答してクロック信号を発生するクロックジェネレータ２
７とを有するものである。すなわち、この制御回路１７
はリーダライタ部３およびＩＣカード５の最大のボーレ
ートを検出してこの最大ボーレートの低いボーレートに
リーダライタ部３又はＩＣカード５を変更するものであ
る。
なお、リーダライタ部３のボーレートのデフォルト値と
しては９６００ボーである。
しては９６００ボーである。
データ記憶回路１９は例えばＲＡＭを有するもので、ホ
スト１から伝送されるコマンド伝送を制御回路１７のＣ
ＰＵ２３により１バイトずつ受信チェックされたデータ
を所定のアドレスに記憶するものである。
スト１から伝送されるコマンド伝送を制御回路１７のＣ
ＰＵ２３により１バイトずつ受信チェックされたデータ
を所定のアドレスに記憶するものである。
カードインターフェイス回路２１は、制御回路１７から
ＩＣカード５に伝送される後述するＩＣカード制御コマ
ンドの伝送またはＩＣカード５がらのレスポンスの伝送
の伝送制御をするものである。
ＩＣカード５に伝送される後述するＩＣカード制御コマ
ンドの伝送またはＩＣカード５がらのレスポンスの伝送
の伝送制御をするものである。
第４図は、ＩＣカード５の構成を示す制御ブロック図を
示すもので、リーダライタ部３との伝送制御を行なうイ
ンターフェイス回路２９と、ＣＰＵ３１と、記憶素子３
３とを有するものである。
示すもので、リーダライタ部３との伝送制御を行なうイ
ンターフェイス回路２９と、ＣＰＵ３１と、記憶素子３
３とを有するものである。
ＣＰＬＩ３１は、インターフェイス回路２９介して伝送
されるコマンドに応答してボーレートの変更等の制御を
するものである。
されるコマンドに応答してボーレートの変更等の制御を
するものである。
記憶素子３３はＲＡＭを有するもので、ＩＣカード５を
携帯している者の個人データ等を記憶するものである。
携帯している者の個人データ等を記憶するものである。
第５図はホスト１からリーダライタ部３に伝送されるコ
マンドを示す図である。同図において、リーダライタ部
３０制御状態を検知するためのり一ダライタ（Ｒ／Ｗ）
制御コマンドとＩＣカード５の制御をするＩＣカード制
御コマンドとを有する。リーダライタ制御コマンドには
、リーダライタ部３がＩＣカード５に対して書込可能な
バイト数であるかを調べるｒＲＷｓＴＪ、ＩＣカード５
に電源を供給してＩＣカード５の最大ボーレートを受信
するｒｃＰＯＮＪ、ＩＣカードの電源を切るｒｃＰＯＦ
Ｊ、ＩＣカード５をカード挿入口から排出するｒｃＯＵ
Ｔｊがある。一方、ＩＣカード制御コマンドには、ＩＣ
カード５の記憶素子３３のアドレスを指定する「５ＡＤ
Ｒ」、ＩＣカード５の記憶素子３３に記憶されているデ
ータを読出すｒＲＭＥＭＪ、記憶素子３３にデータを書
込むｒＷＭＦＭＪがある。
マンドを示す図である。同図において、リーダライタ部
３０制御状態を検知するためのり一ダライタ（Ｒ／Ｗ）
制御コマンドとＩＣカード５の制御をするＩＣカード制
御コマンドとを有する。リーダライタ制御コマンドには
、リーダライタ部３がＩＣカード５に対して書込可能な
バイト数であるかを調べるｒＲＷｓＴＪ、ＩＣカード５
に電源を供給してＩＣカード５の最大ボーレートを受信
するｒｃＰＯＮＪ、ＩＣカードの電源を切るｒｃＰＯＦ
Ｊ、ＩＣカード５をカード挿入口から排出するｒｃＯＵ
Ｔｊがある。一方、ＩＣカード制御コマンドには、ＩＣ
カード５の記憶素子３３のアドレスを指定する「５ＡＤ
Ｒ」、ＩＣカード５の記憶素子３３に記憶されているデ
ータを読出すｒＲＭＥＭＪ、記憶素子３３にデータを書
込むｒＷＭＦＭＪがある。
第６図は、リーダライタ部３からＩＣカード５に伝送す
るコマンドを示す図で、このコマンドがリーダライタ部
３からＩＣ：ｆｌ−ド５のＣＰｔＪ３１に伝送されると
コマンドに応答してＣＰＵが制御する。同図において、
ｒｓＡＤＲＪ、ｒＲＭＥＭＪ、ｒＷＭＥＭＪは前述した
如くでこの他にＩＣカード５のボーレートを変更するチ
ェンジボーレートｒｃＨＢＲＪがあり、このチェンジボ
ーレートｒ、ｃｌ−ＩＢＲＪが伝送されるとＣＰＵ３１
はＩ Ｃ）−（ＢＲＪの指定するボーレートに変更する
ものである。
るコマンドを示す図で、このコマンドがリーダライタ部
３からＩＣ：ｆｌ−ド５のＣＰｔＪ３１に伝送されると
コマンドに応答してＣＰＵが制御する。同図において、
ｒｓＡＤＲＪ、ｒＲＭＥＭＪ、ｒＷＭＥＭＪは前述した
如くでこの他にＩＣカード５のボーレートを変更するチ
ェンジボーレートｒｃＨＢＲＪがあり、このチェンジボ
ーレートｒ、ｃｌ−ＩＢＲＪが伝送されるとＣＰＵ３１
はＩ Ｃ）−（ＢＲＪの指定するボーレートに変更する
ものである。
次にこの実施例の作用を第７図の処理フローチャートを
用いて説明する。
用いて説明する。
まず、リーダライタ部３に電源投入後、ホスト１はＲＷ
ＳＴコマンドを伝送路７を介して伝送してリーダライタ
部３から伝送されるレスポンスによりリーダライタ部３
が正常に動作してＩＣカード５の挿入の有無、およびＩ
Ｃカード５への電源のＯＮ、ＯＦＦを確認する。確認の
後、ホスト１は、ＣＩＮコマンドを伝送してリーダライ
タ部３が１０カード５を取り込んだ後にＣＰＯＮコマン
ドを伝送する（ステップ１００）。
ＳＴコマンドを伝送路７を介して伝送してリーダライタ
部３から伝送されるレスポンスによりリーダライタ部３
が正常に動作してＩＣカード５の挿入の有無、およびＩ
Ｃカード５への電源のＯＮ、ＯＦＦを確認する。確認の
後、ホスト１は、ＣＩＮコマンドを伝送してリーダライ
タ部３が１０カード５を取り込んだ後にＣＰＯＮコマン
ドを伝送する（ステップ１００）。
ＣＰＯＮコマンドが伝送されるとリーダライタ部３はＩ
Ｃカード５に電源を供給して、ＩＣカード５にアンサ−
リセットを伝送してこのアンサ−リセットに応答してＩ
Ｃカード５から伝送されるアンサ−リセットデータにセ
ットされているＩＣカード５の最大ボーレートを受信し
、このアンサ−リセットデータが受信するまで待ち状態
になる（ステップ１１０〜１３０）。
Ｃカード５に電源を供給して、ＩＣカード５にアンサ−
リセットを伝送してこのアンサ−リセットに応答してＩ
Ｃカード５から伝送されるアンサ−リセットデータにセ
ットされているＩＣカード５の最大ボーレートを受信し
、このアンサ−リセットデータが受信するまで待ち状態
になる（ステップ１１０〜１３０）。
受信したアンサ−リセットデータが誤りならばステップ
２２０に進み、正常なデータならばＩＣカード５がデー
タ書込み可能なサポートカードでなければステップ２２
０に進み、サポートカードならば伝送されるＩＣカード
５の最大ボーレートとリーダライタ部３の伝送可能な最
大ボーレートとの低いボーレートを選定する。ここで、
例えばＩＣカード５の最大ボーレートが１９２００ボー
でリーダライタ部３の最大ボーレート７６８００ボーな
らばＩＣカード５の最大ボーレート１９２００ボーを選
定する（ステップ１４０〜１６０）。
２２０に進み、正常なデータならばＩＣカード５がデー
タ書込み可能なサポートカードでなければステップ２２
０に進み、サポートカードならば伝送されるＩＣカード
５の最大ボーレートとリーダライタ部３の伝送可能な最
大ボーレートとの低いボーレートを選定する。ここで、
例えばＩＣカード５の最大ボーレートが１９２００ボー
でリーダライタ部３の最大ボーレート７６８００ボーな
らばＩＣカード５の最大ボーレート１９２００ボーを選
定する（ステップ１４０〜１６０）。
ボーレートを選定するとリーダライタ部３は、レスポン
スをホスト１に伝送して小スト１からＣトＩＢＲ受信す
る。リーダライタ部３は、ＣＨＢＲコマンドに選定した
ボーレートをセットしてＩＣカード５に伝送する。ＩＣ
カード５は、ＣＨＢＲコマンドを受信するとこのＣＩ−
Ｉ Ｂ Ｒコマンドのデータチェックを行ない正常なら
ばＩＣカード５のＣＰＵ３１が受信したＣ ＨＢ Ｒコ
マンドにセットされている１９２００ボーのボーレート
に変更し、ＣＨＢＲコマンドが正常でなければステップ
２２０に進む（ステップ１７０〜２００）。
スをホスト１に伝送して小スト１からＣトＩＢＲ受信す
る。リーダライタ部３は、ＣＨＢＲコマンドに選定した
ボーレートをセットしてＩＣカード５に伝送する。ＩＣ
カード５は、ＣＨＢＲコマンドを受信するとこのＣＩ−
Ｉ Ｂ Ｒコマンドのデータチェックを行ない正常なら
ばＩＣカード５のＣＰＵ３１が受信したＣ ＨＢ Ｒコ
マンドにセットされている１９２００ボーのボーレート
に変更し、ＣＨＢＲコマンドが正常でなければステップ
２２０に進む（ステップ１７０〜２００）。
ＩＣカード５がボーレートを変更するとリーダライタ部
３は正常終了のレスポンスをセットしてホスト１に伝送
し、ＩＣカード５へのＣＩ−Ｉ Ｂ Ｒコマンドが異常
ならば異常状態を示すコードをセットしてレスポンスを
ホスト１に伝送する（ステップ２１０〜２２０）。
３は正常終了のレスポンスをセットしてホスト１に伝送
し、ＩＣカード５へのＣＩ−Ｉ Ｂ Ｒコマンドが異常
ならば異常状態を示すコードをセットしてレスポンスを
ホスト１に伝送する（ステップ２１０〜２２０）。
このことにより、リーダライタ部３と［Ｃカード５とを
伝送可能な最大ボーレートに変更するので、リーダライ
タ部３とＩＣカード５との伝送時間を短縮することがで
きる。
伝送可能な最大ボーレートに変更するので、リーダライ
タ部３とＩＣカード５との伝送時間を短縮することがで
きる。
［発明の効果］
以上説明したように、この発明によれば、携帯可能記憶
媒体の最大の伝送速度とこの携帯可能記憶媒体に対して
情報の読取り書込みをする読取書込部の最大の伝送速度
とを検出して、この検出した伝送速度のうち低い伝送速
度に前記携帯可能記憶媒体又は読取書込部の伝送速度を
変更するので、携帯可能記憶媒体とこの携帯可能記憶媒
体に情報の読取り書込みをする読取書込部との伝送時間
を短縮することができる。
媒体の最大の伝送速度とこの携帯可能記憶媒体に対して
情報の読取り書込みをする読取書込部の最大の伝送速度
とを検出して、この検出した伝送速度のうち低い伝送速
度に前記携帯可能記憶媒体又は読取書込部の伝送速度を
変更するので、携帯可能記憶媒体とこの携帯可能記憶媒
体に情報の読取り書込みをする読取書込部との伝送時間
を短縮することができる。
第１図はこの発明の携帯可能記憶媒体読取書込装置の全
体図、第２図はこの発明の携帯可能記憶媒体読取書込装
置のデータ伝送を示す図、第３図はリーダライタ部の構
成を示すブロック図、第４図はＩＣカードの構成を示す
ブロック図、第５図はホストからリーダライタ部に伝送
されるコマンドを示す図、第６図はリーダライタ部から
ＩＣカードに伝送されるコマンドを示す図、第７図はこ
の発明の動作を示すフローチ１１−トである。 １・・・ホスト
体図、第２図はこの発明の携帯可能記憶媒体読取書込装
置のデータ伝送を示す図、第３図はリーダライタ部の構
成を示すブロック図、第４図はＩＣカードの構成を示す
ブロック図、第５図はホストからリーダライタ部に伝送
されるコマンドを示す図、第６図はリーダライタ部から
ＩＣカードに伝送されるコマンドを示す図、第７図はこ
の発明の動作を示すフローチ１１−トである。 １・・・ホスト
Claims (2)
- （１） 各種の情報を記憶する携帯可能記憶媒体の最大
の伝送速度を検出する第１の検出手段と、前記携帯可能
記憶媒体に対して情報の読取り書込みをする読取書込部
の最大の伝送速度を検出する第２の検出手段と、 前記第１の検出手段および第２の検出手段から検出した
最大の伝送速度のうち低い伝送速度に前記携帯可能記憶
媒体又は読取書込部の伝送速度を変更する変更手段と、 を有することを特徴とする携帯可能記憶媒体読取書込装
置。 - （２） 前記第１の検出手段の携帯可能記憶媒体は、Ｉ
Ｃカードを用いたことを特徴とする特許請求の範囲第１
項に記載の携帯可能記憶媒体読取書込装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62101836A JPS63268085A (ja) | 1987-04-27 | 1987-04-27 | 携帯可能記憶媒体読取書込装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62101836A JPS63268085A (ja) | 1987-04-27 | 1987-04-27 | 携帯可能記憶媒体読取書込装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63268085A true JPS63268085A (ja) | 1988-11-04 |
Family
ID=14311161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62101836A Pending JPS63268085A (ja) | 1987-04-27 | 1987-04-27 | 携帯可能記憶媒体読取書込装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63268085A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6476316A (en) * | 1987-09-18 | 1989-03-22 | Hitachi Maxell | Memory card |
| EP0680002A2 (en) | 1994-04-28 | 1995-11-02 | Mitsubishi Denki Kabushiki Kaisha | Reader/writer and noncontact IC card system |
| US6687783B1 (en) | 1998-07-10 | 2004-02-03 | Tokyo Electron Device Limited | Access apparatus and method for accessing a plurality of storage device having different characteristics |
| JP2014071528A (ja) * | 2012-09-27 | 2014-04-21 | Dainippon Printing Co Ltd | 通信システム、ｉｃカード、ｉｃカードの処理プログラム、及び通信方法 |
-
1987
- 1987-04-27 JP JP62101836A patent/JPS63268085A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6476316A (en) * | 1987-09-18 | 1989-03-22 | Hitachi Maxell | Memory card |
| EP0680002A2 (en) | 1994-04-28 | 1995-11-02 | Mitsubishi Denki Kabushiki Kaisha | Reader/writer and noncontact IC card system |
| EP0680002A3 (en) * | 1994-04-28 | 1996-07-24 | Mitsubishi Electric Corp | Reading and writing device for a contactless IC card system. |
| US5727230A (en) * | 1994-04-28 | 1998-03-10 | Mitsubishi Denki Kabushiki Kaisha | Apparatus for electromagnetic communication between a computer and a non-contact IC card |
| US6687783B1 (en) | 1998-07-10 | 2004-02-03 | Tokyo Electron Device Limited | Access apparatus and method for accessing a plurality of storage device having different characteristics |
| JP2014071528A (ja) * | 2012-09-27 | 2014-04-21 | Dainippon Printing Co Ltd | 通信システム、ｉｃカード、ｉｃカードの処理プログラム、及び通信方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100986884B1 (ko) | 외부 접속 기기, 호스트 기기 및 데이터 통신 시스템 | |
| JPH0764770A (ja) | 遠隔的に書込み可能なｅｐｒｏｍを有するマイクロコントローラ装置及び書込み方法 | |
| JP3028815B2 (ja) | 携帯可能電子装置の伝送方法と携帯可能電子装置 | |
| KR20000011227A (ko) | 칩인에이블신호생성회로및메모리장치 | |
| WO2003071437A1 (fr) | Dispositif de connexion externe, dispositif hote et systeme de communication de donnees | |
| US20040128565A1 (en) | System for driving clock signal over a bus for a slave device | |
| US4642761A (en) | Dedicated I/O serial bit interface with peripheral selection | |
| US5408421A (en) | Portable battery back-up data cartridge | |
| JPH01213774A (ja) | 携帯可能記憶媒体処理装置 | |
| JPH0442321A (ja) | Ｉｃカード情報処理システム | |
| JPH08129629A (ja) | メモリチェック機能をもった情報記録媒体 | |
| JPH01140276A (ja) | 携帯可能記憶媒体処理装置および携帯可能記憶媒体処理装置の通信方法 | |
| JP2858816B2 (ja) | Ｅｅｐｒｏｍの初期設定方式 | |
| JPH01191281A (ja) | Ｉｃカードリードライト装置 | |
| JPH1153487A (ja) | Ｉｃカードにおける書き込みデータの有効性判定方法 | |
| JP2517540Y2 (ja) | Ｉｃカード | |
| JPS63271589A (ja) | 携帯可能記憶媒体読取書込装置 | |
| JP2004046891A (ja) | データ処理システム、データ処理装置、外部装置及びデータ伝送方法 | |
| JP2601248B2 (ja) | Ｉｃカ−ドシステムの通信方法 | |
| JP3087329B2 (ja) | 物品識別装置 | |
| JPS61199145A (ja) | 媒体制御方式 | |
| JPS62254249A (ja) | カード記憶容量読取り方式 | |
| JPH08106433A (ja) | シリアル転送回路装置 | |
| JPH0736631A (ja) | 記憶装置 | |
| JPH09297714A (ja) | データバックアップ方法および装置 |