JPH0810674B2 - 化合物半導体基板及びその製造方法 - Google Patents
化合物半導体基板及びその製造方法Info
- Publication number
- JPH0810674B2 JPH0810674B2 JP62281031A JP28103187A JPH0810674B2 JP H0810674 B2 JPH0810674 B2 JP H0810674B2 JP 62281031 A JP62281031 A JP 62281031A JP 28103187 A JP28103187 A JP 28103187A JP H0810674 B2 JPH0810674 B2 JP H0810674B2
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- semiconductor layer
- crystal
- single crystal
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はシリコン基板上に格子定数の異なる化合物半
導体をエピタキシャル成長させて得られる良好な結晶性
を有する化合物半導体基板とそれを製造する製造方法に
関する。
導体をエピタキシャル成長させて得られる良好な結晶性
を有する化合物半導体基板とそれを製造する製造方法に
関する。
従来、シリコン基板上にGaAs等の格子定数の異なる化
合物半導体を結晶欠陥を少なくして、エピタキシャル成
長するためには例えば特開昭60-210831号に記載されて
いるように両者の格子定数差や熱膨張係数差を吸収する
ためのGaAsの多結晶領域を設けることが有効であった。
しかし、この方法ではシリコン基板上に酸化シリコン等
の絶縁膜をパターン化して形成し、更にその上にGeのバ
ッファ層を形成する必要があり、製造方法が複雑となる
欠点があった。
合物半導体を結晶欠陥を少なくして、エピタキシャル成
長するためには例えば特開昭60-210831号に記載されて
いるように両者の格子定数差や熱膨張係数差を吸収する
ためのGaAsの多結晶領域を設けることが有効であった。
しかし、この方法ではシリコン基板上に酸化シリコン等
の絶縁膜をパターン化して形成し、更にその上にGeのバ
ッファ層を形成する必要があり、製造方法が複雑となる
欠点があった。
上記の従来技術には二つの問題点があり、先ず第一
は、絶縁膜の形成とその後のパターニングプロセスであ
るが、プロセスを簡略化する点については配慮がされて
いない。第二は、絶縁物のパターニングにより、化合物
半導体を形成する下地基板面には凹凸が形成されてお
り、この上に化合物半導体を形成するため最終的に得ら
れる化合物半導体の基板面も下地にならい凹凸が形成さ
れてしまうことである。この凹凸は、その後に素子化す
る際に、例えば導体配線を形成する場合に段切れ等を起
す原因となり、素子の歩留り、信頼性等の面で好ましく
ない。
は、絶縁膜の形成とその後のパターニングプロセスであ
るが、プロセスを簡略化する点については配慮がされて
いない。第二は、絶縁物のパターニングにより、化合物
半導体を形成する下地基板面には凹凸が形成されてお
り、この上に化合物半導体を形成するため最終的に得ら
れる化合物半導体の基板面も下地にならい凹凸が形成さ
れてしまうことである。この凹凸は、その後に素子化す
る際に、例えば導体配線を形成する場合に段切れ等を起
す原因となり、素子の歩留り、信頼性等の面で好ましく
ない。
本発明の目的は、上記従来の問題点を解消するにあ
り、新規な多層構造から成る基板とそれを得るための改
良された製造方法とを提供することにある。
り、新規な多層構造から成る基板とそれを得るための改
良された製造方法とを提供することにある。
上記目的はシリコン基板上にアモルファスシリコン膜
を形成し、その一部分をレーザビームもしくは電子ビー
ム等によって照射アニールすることにより部分的に単結
晶化した構造の基板に化合物半導体結晶をエピタキシャ
ル成長することにより、達成される。以下に本発明構成
の特徴点をさらに詳述する。
を形成し、その一部分をレーザビームもしくは電子ビー
ム等によって照射アニールすることにより部分的に単結
晶化した構造の基板に化合物半導体結晶をエピタキシャ
ル成長することにより、達成される。以下に本発明構成
の特徴点をさらに詳述する。
先ず新規な多層構造から成る化合物半導体基板につい
ての特徴点を列挙する。
ての特徴点を列挙する。
（１）表面が平坦なシリコン基板の同一平面上に、それ
ぞれ同一厚さの非単結晶シリコンパターン層と単結晶シ
リコンパターン層とが隣接して設けられ、前記単結晶シ
リコンパターン層上には更に単結晶化合物半導体層が、
そして前記非単結晶シリコンパターン層上には非単結晶
化合物半導体層が隣接して形成されて同一平面を構成し
て成ることを特徴とする。
ぞれ同一厚さの非単結晶シリコンパターン層と単結晶シ
リコンパターン層とが隣接して設けられ、前記単結晶シ
リコンパターン層上には更に単結晶化合物半導体層が、
そして前記非単結晶シリコンパターン層上には非単結晶
化合物半導体層が隣接して形成されて同一平面を構成し
て成ることを特徴とする。
（２）上記シリコン基板上に形成された非単結晶シリコ
ンパターン層と単結晶シリコンパターン層の厚みが共に
0.05〜0.5μｍであることを特徴とする。
ンパターン層と単結晶シリコンパターン層の厚みが共に
0.05〜0.5μｍであることを特徴とする。
（３）上記単結晶化合物半導体層が下地の上記単結晶シ
リコンパターン層との格子定数の差により発生する応力
を、隣接する上記非単結晶化合物半導体層自身が吸収、
緩和し得るに足る面積を有して成ることを特徴とする。
リコンパターン層との格子定数の差により発生する応力
を、隣接する上記非単結晶化合物半導体層自身が吸収、
緩和し得るに足る面積を有して成ることを特徴とする。
次に、上記化合物半導体基板を製造する方法の発明の
特徴点を以下に列挙する。
特徴点を以下に列挙する。
（１）表面が平坦なシリコン基板上に格子定数の異なる
化合物半導体を結晶エピタキシャル成長するに際し、シ
リコン基板上にアモルファスシリコン膜を形成する工程
と、前記アモルファスシリコン膜面の一部化合物半導体
素子形成予定能動領域の所望該当部分にレーザビームも
しくは電子線ビームを照射しアニールすることにより当
該照射部分を単結晶化する工程と、次いで前記基板の全
表面に化合物半導体層を形成することにより、前記工程
でアモルファスシリコン膜が単結晶化した領域上には単
結晶化合物半導体層をエピタキシャル成長させ、それに
隣接するその他の領域上には非単結晶化合物半導体層を
形成する工程とを含むことを特徴とする。
化合物半導体を結晶エピタキシャル成長するに際し、シ
リコン基板上にアモルファスシリコン膜を形成する工程
と、前記アモルファスシリコン膜面の一部化合物半導体
素子形成予定能動領域の所望該当部分にレーザビームも
しくは電子線ビームを照射しアニールすることにより当
該照射部分を単結晶化する工程と、次いで前記基板の全
表面に化合物半導体層を形成することにより、前記工程
でアモルファスシリコン膜が単結晶化した領域上には単
結晶化合物半導体層をエピタキシャル成長させ、それに
隣接するその他の領域上には非単結晶化合物半導体層を
形成する工程とを含むことを特徴とする。
（２）上記アモルファスシリコン膜を形成する工程にお
いて、膜厚を0.05〜0.5μｍとしたことを特徴とする。
いて、膜厚を0.05〜0.5μｍとしたことを特徴とする。
（３）上記アモルファスシリコン膜にレーザビームもし
くは、電子ビームを局部的に照射するに際し、その後の
化合物半導体層の形成工程において前記局部的照射によ
り得られる単結晶化シリコン膜上に化合物半導体層をエ
ピタキシャル成長させ、かくして得られた単結晶化合物
半導体層と下地の前記単結晶化シリコン膜との格子定数
の差により発生する単結晶化合物半導体層の応力を隣接
する非単結晶化合物半導体層領域で吸収緩和し得るに足
る面積に相当する未照射部を残して、照射することを特
徴とする。
くは、電子ビームを局部的に照射するに際し、その後の
化合物半導体層の形成工程において前記局部的照射によ
り得られる単結晶化シリコン膜上に化合物半導体層をエ
ピタキシャル成長させ、かくして得られた単結晶化合物
半導体層と下地の前記単結晶化シリコン膜との格子定数
の差により発生する単結晶化合物半導体層の応力を隣接
する非単結晶化合物半導体層領域で吸収緩和し得るに足
る面積に相当する未照射部を残して、照射することを特
徴とする。
（４）上記アモルファスシリコン膜の形成はCVD法もし
くはスパッタ法で、上記化合物半導体層の形成はMOCVD
法もしくはMBE法で行うことを特徴とする。
くはスパッタ法で、上記化合物半導体層の形成はMOCVD
法もしくはMBE法で行うことを特徴とする。
上記シリコン基板上に形成するアモルファスシリコン
膜は、周知のスパッタ法もしくはCVD法（プラズマCVDを
含む）により容易に形成できる。また、膜の厚さはレー
ザビームもしくは電子ビーム照射により十分にアニール
効果の得られる厚さにする必要があり、実用上は0.05〜
0.5μｍとした。
膜は、周知のスパッタ法もしくはCVD法（プラズマCVDを
含む）により容易に形成できる。また、膜の厚さはレー
ザビームもしくは電子ビーム照射により十分にアニール
効果の得られる厚さにする必要があり、実用上は0.05〜
0.5μｍとした。
レーザビームもしくは電子ビーム照射によりアモルフ
ァスシリコンを単結晶化するに際しては、全面を単結晶
化してはならず、必ず部分的に未照射領域を積極的に残
すことが重要である。この未照射領域のアモルファスシ
リコンは、その後の化合物半導体膜の形成工程に至る過
程で多結晶化する場合もあり、引続きアモルファスシリ
コンの状態を維持する場合もあり、またアモルファスと
多結晶の混在する場合もある。いずれにしても照射され
単結晶化した領域とは明らかに異なり、このように単結
晶化しない（させない）領域を本発明では非単結晶シリ
コンパターン層と定義する。
ァスシリコンを単結晶化するに際しては、全面を単結晶
化してはならず、必ず部分的に未照射領域を積極的に残
すことが重要である。この未照射領域のアモルファスシ
リコンは、その後の化合物半導体膜の形成工程に至る過
程で多結晶化する場合もあり、引続きアモルファスシリ
コンの状態を維持する場合もあり、またアモルファスと
多結晶の混在する場合もある。いずれにしても照射され
単結晶化した領域とは明らかに異なり、このように単結
晶化しない（させない）領域を本発明では非単結晶シリ
コンパターン層と定義する。
上記のように、非単結晶シリコンパターン層を残す理
由は、以下による。すなわち、この後に続く化合物半導
体層の形成工程において、上記下地となる単結晶化した
領域と非単結晶領域とが隣接しているシリコン基板表面
に化合物半導体をエピタキシャル成長させると、単結晶
シリコンパターン層上には単結晶化合物半導体が成長
し、非単結晶シリコンパターン層上には非単結晶化合物
半導体層が形成される。かくして、得られた単結晶化合
物半導体は、下地の単結晶シリコンパターン層とは格子
定数が異なるため、その差に応じた応力が発生する。こ
の応力を隣接する非単結晶化合物層に吸収させ緩和する
ことにより、単結晶化合物半導体領域を安定に存在させ
るのがねらいである。したがって、この非単結晶化合物
半導体層を形成するために、上記非単結晶シリコンパタ
ーン層の存在は必須であり、これが非単結晶シリコンパ
ターン層を残す理由である。それ故、積極的に非照射領
域を設ける必要があり、かかる非照射領域の面積は、上
記の理由から単結晶化合物半導体と下地の単結晶シリコ
ンの格子定数の差から生じる応力を十分に緩和するに足
る面積を考慮して決定すべきである。
由は、以下による。すなわち、この後に続く化合物半導
体層の形成工程において、上記下地となる単結晶化した
領域と非単結晶領域とが隣接しているシリコン基板表面
に化合物半導体をエピタキシャル成長させると、単結晶
シリコンパターン層上には単結晶化合物半導体が成長
し、非単結晶シリコンパターン層上には非単結晶化合物
半導体層が形成される。かくして、得られた単結晶化合
物半導体は、下地の単結晶シリコンパターン層とは格子
定数が異なるため、その差に応じた応力が発生する。こ
の応力を隣接する非単結晶化合物層に吸収させ緩和する
ことにより、単結晶化合物半導体領域を安定に存在させ
るのがねらいである。したがって、この非単結晶化合物
半導体層を形成するために、上記非単結晶シリコンパタ
ーン層の存在は必須であり、これが非単結晶シリコンパ
ターン層を残す理由である。それ故、積極的に非照射領
域を設ける必要があり、かかる非照射領域の面積は、上
記の理由から単結晶化合物半導体と下地の単結晶シリコ
ンの格子定数の差から生じる応力を十分に緩和するに足
る面積を考慮して決定すべきである。
化合物半導体をエピタキシャル成長させる手段として
は、周知の例えば分子線エピタキシ（MBE法）もしくは
有機金属気相成長（MOCVD法）等いずれのものでもよ
い。
は、周知の例えば分子線エピタキシ（MBE法）もしくは
有機金属気相成長（MOCVD法）等いずれのものでもよ
い。
レーザビームもしくは電子ビームの照射パターンは格
子状、ストライプ状、円を含む多角形、その他種々の形
状が選択されるが、重要なことは、格子定数の差からく
る歪を隣接する周囲の非単結晶で吸収緩和させることで
ある。
子状、ストライプ状、円を含む多角形、その他種々の形
状が選択されるが、重要なことは、格子定数の差からく
る歪を隣接する周囲の非単結晶で吸収緩和させることで
ある。
化合物半導体としては、GaAs系に限らずその他のIII
−Ｖ族、II−VI族化合物いずれのものでもよい。
−Ｖ族、II−VI族化合物いずれのものでもよい。
シリコン基板上に形成されたアモルファスシリコン膜
はレーザビームもしくは電子ビームを照射して加熱する
ことにより容易に下地のシリコン基板と同一の結晶軸を
有する単結晶とすることができる。そこで例えばレーザ
光を照射する部分を走査することにより、任意の二次元
パターンでアモルファスシリコン膜を単結晶化でき、こ
の上に化合物半導体として例えばGaAs結晶を成長するこ
とにより、単結晶シリコン上には単結晶GaAsがエピタキ
シャル成長し、未照射のアモルファスシリコン上には非
単結晶GaAsが成長することになる。このため、単結晶化
のパターンを適切に選ぶことにより、SiとGaAsの格子定
数差や熱膨張係数差に起因する結晶の歪を非単結晶の部
分で吸収し、単結晶GaAsの部分は結晶欠陥の少ない良好
な結晶を得ることができる。
はレーザビームもしくは電子ビームを照射して加熱する
ことにより容易に下地のシリコン基板と同一の結晶軸を
有する単結晶とすることができる。そこで例えばレーザ
光を照射する部分を走査することにより、任意の二次元
パターンでアモルファスシリコン膜を単結晶化でき、こ
の上に化合物半導体として例えばGaAs結晶を成長するこ
とにより、単結晶シリコン上には単結晶GaAsがエピタキ
シャル成長し、未照射のアモルファスシリコン上には非
単結晶GaAsが成長することになる。このため、単結晶化
のパターンを適切に選ぶことにより、SiとGaAsの格子定
数差や熱膨張係数差に起因する結晶の歪を非単結晶の部
分で吸収し、単結晶GaAsの部分は結晶欠陥の少ない良好
な結晶を得ることができる。
以下、本発明の実施例を図面に従い説明する。第１図
はシリコン基板１の上にアモルファスシリコン膜２をCV
D法で形成し、更にアモルファスシリコン膜の一部分を
レーザ光でアニールすることにより単結晶シリコンとし
たレーザアニール部３を示す基板の断面である。第２図
は第１図で示した基板上にGaAs結晶を成長させた後の基
板断面を示す図、第３図は第２図の斜視図であり、単結
晶シリコン上には単結晶GaAs4が、アモルファスシリコ
ン上には多結晶GaAs5が成長していることを示してい
る。
はシリコン基板１の上にアモルファスシリコン膜２をCV
D法で形成し、更にアモルファスシリコン膜の一部分を
レーザ光でアニールすることにより単結晶シリコンとし
たレーザアニール部３を示す基板の断面である。第２図
は第１図で示した基板上にGaAs結晶を成長させた後の基
板断面を示す図、第３図は第２図の斜視図であり、単結
晶シリコン上には単結晶GaAs4が、アモルファスシリコ
ン上には多結晶GaAs5が成長していることを示してい
る。
上記した膜構造の基板を得るためには例えば以下に示
す方法がある。まずシリコン基板をフッ酸で洗浄した
後、プラズマCVD装置内でアモルファスシリコンを0.1μ
ｍ程度の厚さに形成し、プラズマCVD装置から取り出し
た後に、アモルファスシリコン膜を単結晶化するに十分
なエネルギのレーザ光を照射して部分的にアモルファス
シリコン膜を単結晶化する。この状態を示すのが第１図
である。次に第１図で示す基板を分子線エピタキシ装置
内に導入して400℃前後の基板温度でGaAsのエピタキシ
ャル膜を10〜100nm形成する。更にこの後、基板温度を6
00℃程度まで上げて必要とされるGaAsの膜厚を形成する
ことにより、シリコンとGaAsの格子定数差や熱膨張係数
の違いにより界面で発生する応力を多結晶GaAs部分で吸
収することができて、単結晶GaAs部分は結晶欠陥の少な
い良好なエピタキシャル層を得ることができる。
す方法がある。まずシリコン基板をフッ酸で洗浄した
後、プラズマCVD装置内でアモルファスシリコンを0.1μ
ｍ程度の厚さに形成し、プラズマCVD装置から取り出し
た後に、アモルファスシリコン膜を単結晶化するに十分
なエネルギのレーザ光を照射して部分的にアモルファス
シリコン膜を単結晶化する。この状態を示すのが第１図
である。次に第１図で示す基板を分子線エピタキシ装置
内に導入して400℃前後の基板温度でGaAsのエピタキシ
ャル膜を10〜100nm形成する。更にこの後、基板温度を6
00℃程度まで上げて必要とされるGaAsの膜厚を形成する
ことにより、シリコンとGaAsの格子定数差や熱膨張係数
の違いにより界面で発生する応力を多結晶GaAs部分で吸
収することができて、単結晶GaAs部分は結晶欠陥の少な
い良好なエピタキシャル層を得ることができる。
なお本実施例ではアモルファスシリコン膜の形成にプ
ラズマCVDを用いたが、スパッタ法、その他通常のCVD法
等他の方法で形成した膜でも実施可能である。また、ア
モルファスシリコン膜の厚さはレーザ光が透過してアニ
ールが行える厚さであれば良く、実施例はその代表例で
ある。またGaAs結晶の成長方法についても分子線エピタ
キシ法のみならず有機金属気相成長（MOCVD）法を用い
ても行うことができる。
ラズマCVDを用いたが、スパッタ法、その他通常のCVD法
等他の方法で形成した膜でも実施可能である。また、ア
モルファスシリコン膜の厚さはレーザ光が透過してアニ
ールが行える厚さであれば良く、実施例はその代表例で
ある。またGaAs結晶の成長方法についても分子線エピタ
キシ法のみならず有機金属気相成長（MOCVD）法を用い
ても行うことができる。
本発明によればシリコン基板と整合性の良いアモルフ
ァスシリコンをレーザビームもしくは電子ビームでアニ
ールするだけで、その上に成長させる化合物半導体、例
えばGaAs結晶の単結晶部分を選択的に成長させることが
できて、GaAs結晶の結晶欠陥低減を簡単なプロセスで実
現できる効果がある。また、本発明の化合物半導体基板
は各層が平滑で凹凸面が無いことから、化合物半導体素
子を形成する場合、配線の段切れ等の事故が無く信頼性
の高い基板を実現することができる。
ァスシリコンをレーザビームもしくは電子ビームでアニ
ールするだけで、その上に成長させる化合物半導体、例
えばGaAs結晶の単結晶部分を選択的に成長させることが
できて、GaAs結晶の結晶欠陥低減を簡単なプロセスで実
現できる効果がある。また、本発明の化合物半導体基板
は各層が平滑で凹凸面が無いことから、化合物半導体素
子を形成する場合、配線の段切れ等の事故が無く信頼性
の高い基板を実現することができる。
第１図は本発明による化合物半導体基板を得るための途
中段階を示す基板の部分断面図、第２図は最終段階で得
られた基板の部分断面図、第３図は第２図の斜視図であ
る。 図において、 １……シリコン基板 ２……アモルファスシリコン膜 ３……レーザビーム照射部 ４……単結晶GaAs、５……多結晶GaAs
中段階を示す基板の部分断面図、第２図は最終段階で得
られた基板の部分断面図、第３図は第２図の斜視図であ
る。 図において、 １……シリコン基板 ２……アモルファスシリコン膜 ３……レーザビーム照射部 ４……単結晶GaAs、５……多結晶GaAs
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮尾 正信 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 嶋田 寿一 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (56)参考文献 特開 昭60−210831（ＪＰ，Ａ) 特開 昭61−131526（ＪＰ，Ａ) 特開 昭61−203630（ＪＰ，Ａ)
Claims (9)
- 【請求項１】表面が平坦なシリコン基板の同一平面上
に、それぞれ同一厚さの非単結晶シリコンパターン層と
単結晶シリコンパターン層とが隣接して設けられ、前記
単結晶シリコンパターン層上には更に単結晶化合物半導
体層が、そして前記非単結晶シリコンパターン層上には
非単結晶化合物半導体層が隣接して形成されて同一平面
を構成して成ることを特徴とする化合物半導体基板。 - 【請求項２】上記シリコン基板上に形成された非単結晶
シリコンパターン層と単結晶シリコンパターン層の厚み
が共に0.05〜0.5μｍであることを特徴とする特許請求
の範囲第１項記載の化合物半導体基板。 - 【請求項３】上記単結晶化合物半導体層が下地の上記単
結晶シリコンパターン層との格子定数の差により発生す
る応力を、隣接する上記非単結晶化合物半導体層自身が
吸収、緩和し得るに足る面積を有して成ることを特徴と
する特許請求の範囲第１項もしくは第２項記載の化合物
半導体基板。 - 【請求項４】上記化合物半導体がGaAs系から成ることを
特徴とする特許請求の範囲第１項、第２項もしくは第３
項記載の化合物半導体基板。 - 【請求項５】表面が平坦なシリコン基板上に格子定数の
異なる化合物半導体をエピタキシャル成長するに際し、
シリコン基板上にアモルファスシリコン膜を形成する工
程と、前記アモルファスシリコン膜面の一部化合物半導
体素子形成予定能動領域の所望該当部分にレーザビーム
もしくは電子ビームを照射しアニールすることにより当
該照射部分を単結晶化する工程と、次いで前記基板の全
表面に化合物半導体層を形成することにより、前記工程
でアモルファスシリコン膜が単結晶化した領域上には単
結晶化合物半導体層をエピタキシャル成長させ、それに
隣接するその他の領域上には非単結晶化合物半導体層を
形成する工程とを含むことを特徴とする化合物半導体基
板の製造方法。 - 【請求項６】上記アモルファスシリコン膜を形成する工
程において、膜厚を0.05〜0.5μｍとしたことを特徴と
する特許請求の範囲第５項記載の化合物半導体基板の製
造方法。 - 【請求項７】上記化合物半導体層がGaAsから成ることを
特徴とする特許請求の範囲第５項もしくは第６項記載の
化合物半導体基板の製造方法。 - 【請求項８】上記アモルファスシリコン膜の形成はCVD
法もしくはスパッタ法で、上記化合物半導体層の形成は
MOCVD法もしくはMBE法で行うことを特徴とする特許請求
の範囲第５項、第６項もしくは第７項記載の化合物半導
体基板の製造方法。 - 【請求項９】上記アモルファスシリコン膜にレーザビー
ムもしくは、電子ビームを局部的に照射するに際し、そ
の後の化合物半導体層の形成工程において前記局部的照
射により得られる単結晶化シリコン膜上に化合物半導体
層をエピタキシャル成長させ、かくして得られた単結晶
化合物半導体層と下地の前記単結晶化シリコン膜との格
子定数の差により発生する単結晶化合物半導体層の応力
を隣接する非単結晶化合物半導体層領域で吸収緩和し得
るに足る面積に相当する未照射部を残して、照射するこ
とを特徴とする特許請求の範囲第５項記載の化合物半導
体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62281031A JPH0810674B2 (ja) | 1987-11-09 | 1987-11-09 | 化合物半導体基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62281031A JPH0810674B2 (ja) | 1987-11-09 | 1987-11-09 | 化合物半導体基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01123410A JPH01123410A (ja) | 1989-05-16 |
| JPH0810674B2 true JPH0810674B2 (ja) | 1996-01-31 |
Family
ID=17633326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62281031A Expired - Lifetime JPH0810674B2 (ja) | 1987-11-09 | 1987-11-09 | 化合物半導体基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0810674B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5568940B2 (ja) * | 2009-10-08 | 2014-08-13 | 住友電気工業株式会社 | 半導体基板、半導体デバイス、半導体基板の製造方法および半導体デバイスの製造方法 |
| JP5692279B2 (ja) * | 2013-04-26 | 2015-04-01 | 住友電気工業株式会社 | 半導体デバイスおよびその製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60210831A (ja) * | 1984-04-04 | 1985-10-23 | Agency Of Ind Science & Technol | 化合物半導体結晶基板の製造方法 |
| JPS61131526A (ja) * | 1984-11-30 | 1986-06-19 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0746684B2 (ja) * | 1985-03-07 | 1995-05-17 | 日本電気株式会社 | 半導体ウェーハとその製造方法 |
-
1987
- 1987-11-09 JP JP62281031A patent/JPH0810674B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01123410A (ja) | 1989-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0235819B1 (en) | Process for producing single crystal semiconductor layer | |
| US4561916A (en) | Method of growth of compound semiconductor | |
| JPS60210831A (ja) | 化合物半導体結晶基板の製造方法 | |
| JPH02191320A (ja) | 結晶物品及びその形成方法 | |
| JPH0475649B2 (ja) | ||
| JP2687445B2 (ja) | ヘテロエピタキシャル成長方法 | |
| JP2756320B2 (ja) | 結晶の形成方法 | |
| JPH01123410A (ja) | 化合物半導体基板及びその製造方法 | |
| JPH01248511A (ja) | 多結晶膜の形成方法 | |
| JP2565908B2 (ja) | 化合物半導体装置 | |
| JPH0236051B2 (ja) | ||
| JPS6191917A (ja) | 半導体薄膜結晶の製造方法 | |
| JP2981777B2 (ja) | 半導体基板の製造方法 | |
| JP3101740B2 (ja) | 半導体基板の製造方法 | |
| JPH0136972B2 (ja) | ||
| JP2737152B2 (ja) | Ｓｏｉ形成方法 | |
| JPS59128292A (ja) | 薄膜の結晶化方法 | |
| JP2696928B2 (ja) | ヘテロエピタキシャル成長方法 | |
| JP3144707B2 (ja) | 結晶基材の製造方法 | |
| JPH05335234A (ja) | 半導体基板の製造方法 | |
| JP2793241B2 (ja) | Ｓｏｉ形成法 | |
| JPH0461491B2 (ja) | ||
| JPH02105517A (ja) | 半導体装置の製造方法 | |
| JP2592832B2 (ja) | 結晶の形成方法 | |
| JPS6320011B2 (ja) |