JPS6320011B2 - - Google Patents

Info

Publication number
JPS6320011B2
JPS6320011B2 JP57155862A JP15586282A JPS6320011B2 JP S6320011 B2 JPS6320011 B2 JP S6320011B2 JP 57155862 A JP57155862 A JP 57155862A JP 15586282 A JP15586282 A JP 15586282A JP S6320011 B2 JPS6320011 B2 JP S6320011B2
Authority
JP
Japan
Prior art keywords
island
single crystal
pattern
silicon
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57155862A
Other languages
English (en)
Other versions
JPS5946021A (ja
Inventor
Shigenobu Akyama
Shigeji Yoshii
Koichi Kugimya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP57155862A priority Critical patent/JPS5946021A/ja
Publication of JPS5946021A publication Critical patent/JPS5946021A/ja
Publication of JPS6320011B2 publication Critical patent/JPS6320011B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3808—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H10P14/3814—Continuous wave laser beam
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3238—Materials thereof being insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3451—Structure
    • H10P14/3452—Microstructure
    • H10P14/3458—Monocrystalline
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3818—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/382—Scanning of a beam

Landscapes

  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体集積回路、特に高密度、高性
能な半導体集積回路の製造方法に関するものであ
り、完全絶縁分離された単結晶半導体の島の形状
及びその製造方法に係わるものである。完全絶縁
分離された単結晶半導体の島の形成は、前記単結
晶半導体の島につくり込まれる素子の電気特性を
飛躍的に向上せしめ、高速、低消費電力素子の実
現をもたらす重要な技術である。また、高集積化
を目指して考えられている積層構造の３次元素子
の実現にとつて、特に重要な技術と言える。
従来例の構成とその問題点 従来より、絶縁分離された半導体結晶の島とし
てSOS構造があることは周知の通りである。SOS
構造はサフアイヤ（単結晶アルミナAl2O3）基板
上にシリコン（Si）単結晶が形成されているもの
であり、絶縁物基板としてSiと格子定数の近い単
結晶Al2O3を用い、気相エピタキシアル成長によ
り、Al2O3基板上に単結晶Si層が形成されてい
る。しかしながらかくして得られたSi単結晶には
気相エピタキシアル成長の際にAl2O3基板よりAl
の拡散が生じたり、また、Al2O3とSiの格子定数
のわずかな違い等により欠陥が発生してしまうこ
とは避けられ得ない。したがつてSOS構造のシリ
コン単結晶に素子をつくり込んだ場合、期待され
る程の特性向上が得られ難い。さらに、エピタキ
シアル成長の際に1000℃程度の高温工程を経るこ
とや活性素子上にさらにAl2O3を形成することの
困難さなどのために、たとえば、３次元素子の実
現には程遠い。
こうした状況の中で、最近SiO2やSi3N4などの
非晶質絶縁物上に非単結晶Siを堆積したのち、レ
ーザや電子ビームなどのエネルギービームを照射
して単結晶化する方法が試みられており、種々の
構造が提案されている。
単結晶化の制御のために、たとえば、絶縁物基
板にグレーテイングを設けるグラフオーエピタキ
シアル法がある。これは、第１図にその断面図を
示すように、あらかじめ形成した絶縁物基板１上
のグレーテイングにより単結晶Si層２として所望
の方位が得られるとされている。しかしながら上
記の方法では、グレーテイングの構造やエネルギ
ービームの照射条件等の制御が困難であり、所望
の方位の単結晶Si層を得ることが困難であり、制
御困難なグレーテイングの工程が増えることにも
なるなど問題点が多い。
また、第２図に断面図を示すラテラルエピタキ
シアル法と呼ばれている方法が提案されている。
この方法は、絶縁膜たとえばSiO2１１の一部を
開口して、下地基板の単結晶Si１０の一部を露出
せしめたのち非単結晶Siたとえば多結晶Si１２を
堆積し、たとえばレーザビームを照射して多結晶
Si１２を再結晶化せしめる際、単結晶Si基板１０
の露出部１０Ａを種として単結晶Si１２Ａが横方
向に成長してSiO2１１上に形成されるものであ
る。しかしながら、上記第２図の方法では、種と
しての単結晶Si基板１０の露出部１０Ａから横方
向へ伸びた単結晶Si１２Ａの領域には限界があ
り、単結晶Si基板１０の露出部１０Ａからある程
度離れた多結晶Si１２Ｂの部分までは、再結晶化
においても成長した単結晶Si１２Ａが伸びて来
ず、大きな単結晶を得ることは困難である。この
ため、種となる露出部１０Ａを細かい間隔で数多
く形成することが考えられているが、この場合、
各々の種から成長して伸びてきた単結晶同志が接
触する部分で粒界となつてしまい、やはり、大き
な単結晶を得ることが困難であるとともに、下地
の単結晶部の開口部が多数必要となり完全絶縁分
離された単結晶半導体の島を得ることはむずかし
い。
次に第３図のａに示す５角形の平面形状を有す
るシリコン島２２を用いた報告例に触れる。第３
図ｂはこの断面図であり、シリコン基板２０上に
SiO2２１が形成され、さらにシリコン島２２が
形成されている。この報告はマテリアルズ リサ
ーチ ソサアテイ シンポジアプロシーデイング
ス（Materials Research Society Symposia
Proceedings）vol.1の「Laser and Electron−
Beam Solid Interactions and Materials
Processing」のP493ならびにP498に示されてい
るものである。このP493にはレーザビームによ
る再結晶化に際し、尖つた先端２２Ａから核形
成、核成長が生じているように示されているが、
結晶成長は不充分である。特に大きな島の場合に
は、その尖つた先端２２Ａに最初にエネルギービ
ームが入ることは少なく、例えば、５回のビーム
走査で全域をおおうとすれば、1/5の確率で尖端
にビームがあたるのみで、他の４本は尖端に当ら
ず先端２２Ａは核形成源になり得ないという欠点
がある。また、P498には、核形成が島の端部で
はなく中央部から生じていることが示されてお
り、尖端の効果がないことを示している。これら
の例をみても、このような尖端の効果について
は、定説はなく不明な点が多い。
発明の目的 本発明は、このような従来の問題に鑑み、島の
平面形状を考慮することにより、非晶質絶縁物基
板上に完全絶縁分離した単結晶半導体の島を形成
し、かくして形成した島に素子をつくり込んで高
速、低消費電子素子の形成を可能とし、さらに活
性素子を積層したいわゆる３次元素子の実現に好
適な半導体装置を得ることを目的とする。
発明の構成 本発明は、再結晶化により良質な半導体の島状
パターンを形成するに際し、半導体膜を、エネル
ギービーム走査の開始側の辺全体が平面形状にお
いて微細な凹凸を有する島状パターンに形成し、
この微細な凹凸部分を始点としてレーザや電子ビ
ームなどのエネルギービームを走査しながら照射
することにより島状パターンを再結晶化する方法
である。本発明では全てのビーム走査時にビーム
が島の端部に設けられている凹凸を覆うように再
結晶化することにより、前記半導体の島の全てを
単結晶化するかあるいは結晶粒径の極めて大きな
単結晶群を得ることを実現するものである。すな
わち、本発明は絶縁物基板上に非単結晶半導体層
を形成したのち写真蝕刻法および選択酸化法ある
いは絶縁物埋め込み法等の工程により、前記凹凸
を有する島状パターンを形成し、この島状パター
ンをエネルギービームにて再結晶化し、制御性良
く良質な単結晶半導体島を可能ならしめるもので
ある。
実施例の説明 第４図は、本発明の第１の実施例における完全
絶縁分離された半導体単結晶の島の構造を示し、
第４図のａはたとえば第４図ｂの−′線断面
図であり、第４図のｂは平面形状図の一例であ
る。３０は半導体素子（図示せず）の作り込まれ
た単結晶シリコン基板、３１，３１′は基板３０
上に形成したSiO2、３２は完全絶縁分離され単
結晶化されたシリコン島であり、３２Ａはシリコ
ン島３２の端部に形成した微細な矩形あるいはノ
コギリ歯状のパターンである。第４図からわかる
ように、前記島３２のエネルギービーム走査が開
始される一辺全体に形成された平面形状において
凹凸を有する微細パターン３２Ａは、島の全体形
状に比べて小さく、しかもその形は種々選択でき
るものである。第４図ｂでは、種々な微細パター
ン３２Ａを有する島３２の４つの例を示してい
る。
第５図は、本実施例の製造工程を断面図によつ
て説明するものである。第５図のａに示すごとく
たとえばシリコン基板３０を水蒸気雰囲気中で酸
化してSiO2３１を1.0μｍ形成したのち、たとえば
減圧気相成長法により600℃で多結晶シリコン４
２を0.5μｍ成長させる。次に同図のｂのように、
保護酸化膜５０、シリコン窒化膜５１を順次成長
させ、通常の写真蝕刻法により選択的に第４図ｂ
に示す島３２と同じパターンを有する保護酸化膜
５０、シリコン窒化膜５１を残し、さらに残留し
ているシリコン窒化膜５１の下部以外の多結晶シ
リコン４２をおよそ半分の厚みになるようエツチ
ング除去する。更に続いて同図のｃに示すごと
く、水蒸気雰囲気中で酸化して、シリコン窒化膜
５１の下部以外の多結晶シリコン４２を完全に酸
化し、選択酸化膜３１′を形成して、SiO2３１，
３１′により完全に絶縁分離されるとともに微細
パターン３２Ａの形成された第４図ｂに示す形状
の多結晶シリコンの島を形成する。その後、たと
えば、連続発振アルゴンレーザ５２を２〜
18watt／cm2のパワー、１mm／sec〜10cm／secの
速さで走査して、多結晶シリコンの島４２を再結
晶化させ、第４図に示したごとき単結晶シリコン
の島３２を形成する。
第５図のｄは、レーザ照射によるシリコン島の
再結晶化の工程を平面図により示す。多結晶シリ
コン島４２の微細パターン部分３２Ａからレーザ
ビーム５３を矢印５３１の方向に走査する。
以上の実施例によれば、レーザ照射による多結
晶シリコン島の再結晶化に際し、シリコン島端部
の微細パターン部分３２Ａにおいて、パターンが
微細なため多数の結晶粒界が入り難くなり、シリ
コンの固化の際パターン形状に合つた結晶成長の
核発生が生じ易くなる。微細パターン３２Ａのな
い他のSiとSiO2との界面では核発生が生じ難い
ために微細パターン部分３２Ａで発生した結晶核
が多結晶シリコン島４２全体を溶融して再結晶す
るときの種となる。したがつて多結晶シリコン島
４２の形成において島のエネルギーム走査の開始
される一辺に平面形状が微細な凹凸パターンを形
成することにより、結晶成長の核形成を制御性良
く行うことができ、工程が簡単でしかも完全絶縁
分離した良質な単結晶シリコン島３２を形成する
ことができる。
なお、レーザビームを多結晶シリコン島４２に
対して、微細パターン部３２Ａの方向から矢印５
３１のごとく走査するとき、ビームのスポツト径
が島の巾に対して小さくても、ビーム径内に1.5
ケ以上の凹凸パターンを含めば即ち第５図のｄの
破線で示すビームスポツト５４の大きさであれば
ビーム間の重なりを考えても、必らず一つのビー
ムが走査するライン中に前記凹凸パターンを一ケ
含むことになり、核形成がいずれの走査でも生じ
得る。したがつていかに大きな巾の島であつて
も、島全体を大結晶粒化しやすく、前述した従来
例のような欠点がない。
次に、本発明の第２の実施例を図面に基き説明
する。第６図は、第２の実施例の平面からみた場
合の概念図である。第６図のａは、多結晶シリコ
ン島４２の大きさがビームスポツト５３の大きさ
に対して走査方向に十分大きいときのたとえば連
続発振レーザビームの照射方法を示す。４２は、
絶縁分離されている多結晶シリコン島であり図面
の向つて左側に微細パターンとして、たとえば、
巾0.1〜10μｍ、長さたとえば数μｍ程度の矩形の
くり返しパターン３２Ａが形成されており、レー
ザビームスポツト５３の走査方向は、図面の向つ
て左から右の方向になつている。第６図のｂは、
多結晶シリコン島４２がレーザビームのスポツト
径よりビームの走査方向に対し巾及び長さともに
大きい場合の照射の途中における状態を示してい
る。即ち微細パターン３２Ａがきざまれているシ
リコン島の端部を入口側としてレーザビームが走
査されており、１回目の走査６５１の後、たとえ
ばレーザビームのスポツト５３の径が重なる巾で
２回目の走査６５２を行つている途中の再結晶化
の状態の概念図であり、４２はレーザビームの未
照射の多結晶シリコンであり、６５１Ａは１回目
の走査６５１で、端部の微細パターン３２Ａによ
り制御された単結晶が成長している領域であり、
６５１Ｂはレーザビームの多結晶シリコン側での
端であり、前記多結晶シリコンを種として多数の
小さな単結晶群がレーザビームの走査の端に沿つ
て形成されている。６５２Ａは、２回目のレーザ
ビームの走査によつて単結晶化した部分であり、
この場合、１回目の走査に対してスポツト径を適
当にオーバーラツプさせるように２回目の走査位
置を選ぶことにより、１回目の走査のとき形成さ
れた前記小さな単結晶群６５１Ｂは再融解して１
回目と２回目のレーザビーム走査の境界では完全
に連続した単結晶シリコンが得られる。
以上のように本実施例によれば、連続発振のエ
ネルギービームをシリコン島の微細パターンの形
成されている方から走査することにより、はじめ
に端部の微細パターン形成領域で制御された結晶
核に従つて、ビームの走査とともに単結晶シリコ
ンが育成されることができる。また上記微細パタ
ーンとして周期性のある矩形やノコギリ歯状のパ
ターンを用いることにより巾の広い島の場合でも
数回の走査のオーバーラツプによつても全く同じ
結晶核が形成でき、更に単結晶育成の制御性がよ
くなる。
なお、第１の実施例において、エネルギービー
ムとして連続発振レーザビームを用いているが、
連続波電子ビーム、パルスレーザ、パルス電子ビ
ーム、あるいは高エネルギー密度のヒータを走査
してもよいことは言うまでもない。また、エネル
ギービーム照射前の非単結晶半導体層としては多
結晶の他非晶質半導体層を用いてよいことも言う
までもない。
更に、半導体の島を絶縁分離する方法は、選択
酸化の他にたとえば第７図に示す工程図で説明す
る絶縁分離法が用いることもできる。第７図のａ
において３０はシリコン基板、７１は気相成長法
で形成したSiO2、４２は気相成長で成長せしめ
た非単結晶シリコンである。第７図のｂは、写真
蝕刻法により選択的に非単結晶シリコン４２を残
した状態であり、第７図のｃに示すように、この
後気相成長法によりSiO2７１′を形成し、さらに
第７図のｄに示すごとく再び写真蝕刻法を用いて
選択的に上記SiO2７１′を除去し、非単結晶シリ
コンの島４２を形成することができる。勿論、こ
のときシリコン島４２の端部の一部には、微細な
凹凸を含むパターンが繰り返し形成されているこ
とは言うまでもない。この方法を用いれば、シリ
コンの熱酸化によりSiO2を形成場合に比べて、
全て600℃程度以下の低温工程で処理することが
可能になり、特に３次元素子の実現にとつては有
効である。
発明の効果 以上のように本発明は、絶縁基板上に、エネル
ギービームの走査の開始される一辺に平面形状に
おいて矩形のあるいはノコギリ歯状等の微細な凹
凸を有する半導体島状パターンを設けることによ
り、エネルギービームを微細な凹凸パターン部分
を始点として走査しながら照射し、半導体の島を
再結晶化する際に制御性よく単結晶化せしめるこ
とができる。かくして形成した絶縁分離された良
質な単結晶体の島に素子をつくり込むことによ
り、高性能素子の実現が可能となるとともに、３
次元素子の実現に大きく寄与するものである。
【図面の簡単な説明】
第１図はグラフオーエピタキシアル法の断面
図、第２図はラテラルエピタキシアル法の断面
図、第３図ａ，ｂは形状効果を示す報告例のパタ
ーン平面図、断面図、第４図ａは本発明の第１の
実施例の単結晶島の断面図、第４図ｂは本発明の
第１の実施例の単結晶島パターンの平面形状図、
第５図ａ，ｂ，ｃは本発明の半導体島形成の工程
断面図、第５図ｄはレーザスポツトとパターンの
位置関係を示す平面図、第６図ａ，ｂは本発明の
第２の実施例のレーザビームの照射法の概念図、
第７図ａ〜ｄは半導体の島形成法の他の実施例の
工程断面図である。 ３０……シリコン基板、３１，３１′，５０…
…シリコン熱酸化膜、４２……非単結晶シリコン
層、３２，６５１Ａ，６５２Ａ……再結晶化した
単結晶、３２Ａ……島端部の微細パターン部分、
５１……シリコン窒化膜、５２……レーザビー
ム、５３……レーザビームスポツト、５３１，５
３２，５３３，５３４，６５１，６５２……レー
ザビームの走査方向、７１，７１′……気相成長
により形成したSiO2。

Claims (1)

    【特許請求の範囲】
  1. １ 非晶質絶縁基板上に半導体膜を形成する工程
    と、前記半導体膜を、エネルギービーム走査の開
    始側の辺全体が平面形状において微細な凹凸を有
    する島状パターンに形成する工程と、前記半導体
    の島状パターンの微細な凹凸を有する辺を始点と
    して、前記半導体の島状パターンに、前記エネル
    ギービームを走査しながら照射して、前記半導体
    の島状パターンを再結晶化する工程とを備えてな
    ることを特徴とする半導体装置の製造方法。
JP57155862A 1982-09-09 1982-09-09 半導体装置の製造方法 Granted JPS5946021A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57155862A JPS5946021A (ja) 1982-09-09 1982-09-09 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57155862A JPS5946021A (ja) 1982-09-09 1982-09-09 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS5946021A JPS5946021A (ja) 1984-03-15
JPS6320011B2 true JPS6320011B2 (ja) 1988-04-26

Family

ID=15615128

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57155862A Granted JPS5946021A (ja) 1982-09-09 1982-09-09 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5946021A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2978117B2 (ja) * 1996-07-01 1999-11-15 ティーディーケイ株式会社 つぼ型コアを用いた面実装部品
JP3992976B2 (ja) * 2001-12-21 2007-10-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4519400B2 (ja) * 2001-12-27 2010-08-04 株式会社半導体エネルギー研究所 半導体装置の作製方法

Also Published As

Publication number Publication date
JPS5946021A (ja) 1984-03-15

Similar Documents

Publication Publication Date Title
US5371381A (en) Process for producing single crystal semiconductor layer and semiconductor device produced by said process
JPH0157078B2 (ja)
JPH0132648B2 (ja)
JPS6320011B2 (ja)
JPH0351289B2 (ja)
JPS6147627A (ja) 半導体装置の製造方法
JPS60161396A (ja) シリコン薄膜の製造方法
JPH0136972B2 (ja)
JPS58180019A (ja) 半導体基体およびその製造方法
JPH0442358B2 (ja)
JPS58139423A (ja) ラテラルエピタキシヤル成長法
JPH0652712B2 (ja) 半導体装置
JPH0732121B2 (ja) 半導体装置の製造方法
JPS6362088B2 (ja)
JP2793241B2 (ja) Ｓｏｉ形成法
JPS5892209A (ja) 半導体装置の製造方法
JPS60191090A (ja) 半導体装置の製造方法
JPS5893218A (ja) 半導体薄膜構造の製造方法
JPS59154016A (ja) 薄膜結晶形成法
JPS61106484A (ja) 半導体装置用基板及びその製造方法
JPH0334847B2 (ja)
JPH0461491B2 (ja)
JPH0142127B2 (ja)
JPS62130509A (ja) 半導体基体の製造方法
JPH0775223B2 (ja) 半導体単結晶層の製造方法