JPH08107247A - Semiconductor laser - Google Patents

Semiconductor laser

Info

Publication number
JPH08107247A
JPH08107247A JP23925294A JP23925294A JPH08107247A JP H08107247 A JPH08107247 A JP H08107247A JP 23925294 A JP23925294 A JP 23925294A JP 23925294 A JP23925294 A JP 23925294A JP H08107247 A JPH08107247 A JP H08107247A
Authority
JP
Japan
Prior art keywords
layer
type
current
current blocking
semiconductor laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23925294A
Other languages
Japanese (ja)
Inventor
Haruo Tanaka
治夫 田中
Yukio Shakuda
幸男 尺田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP23925294A priority Critical patent/JPH08107247A/en
Publication of JPH08107247A publication Critical patent/JPH08107247A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

PURPOSE: To provide a semiconductor laser which has improved luminous efficiency by preventing current from leaking to areas other than a stripe groove formed on a current blocking layer. CONSTITUTION: A semiconductor laser has a double hetero junction structure provided with current blocking layers 7a, 7b and 7c which have a stripe groove to be a current path in at least one of top and bottom clad layers 4 and 6 that sandwich an active layer 5 from both top and bottom planes. The semiconductor laser is provided with separated two or more current blocking layers of a conductivity type different from that of the clad layer which surrounds the current blocking layers.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はダブルヘテロ接合構造を
有する半導体レーザに関する。さらに詳しくは、電流路
となるストライプ溝を有する電流阻止層を備えた半導体
レーザで、もれ電流を少なくし発光効率を向上させた半
導体レーザに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor laser having a double heterojunction structure. More specifically, the present invention relates to a semiconductor laser provided with a current blocking layer having a stripe groove serving as a current path, in which the leakage current is reduced and the light emission efficiency is improved.

【0002】[0002]

【従来の技術】半導体レーザは活性層の両側を該活性層
の材料よりバンドギャップエネルギーが大きく、かつ、
屈折率が小さい材料からなるクラッド層により挟持した
ダブルヘテロ接合構造とし、ストライプ溝が形成された
電流阻止層によりストライプ部分に電流を集中させて共
振器を形成し、該共振器内で発振した光をとり出す構造
になっている。このような構造のGaAs系化合物半導
体を用いた半導体レーザの一例を図4に示す。
2. Description of the Related Art A semiconductor laser has a band gap energy larger than that of the material of the active layer on both sides of the active layer, and
A double heterojunction structure sandwiched between cladding layers made of a material with a small refractive index is used to form a resonator by concentrating current in the stripe portion with a current blocking layer in which stripe grooves are formed. It has a structure to take out. FIG. 4 shows an example of a semiconductor laser using a GaAs compound semiconductor having such a structure.

【0003】図4において、21は、たとえばn型のG
aAsなどからなる半導体基板で、その上にたとえばn
型のAlv Ga1-v As(0.35≦v≦0.75)か
らなる下部クラッド層22、ノンドープまたはn型もし
くはp型のたとえばAlw Ga1-w As(0≦w≦0.
3)からなる活性層23、p型のAlv Ga1-v Asか
らなる第1上部クラッド層24、n型GaAsからなる
電流制限層25、p型Alv Ga1-v Asからなる第2
上部クラッド層26、p型GaAsからなるコンタクト
層27が順次積層され、上面および下面にそれぞれp側
電極28、n側電極29が設けられて半導体レーザのチ
ップが形成されている。この構造で、n型GaAsから
なる電流制限層25は、周囲のp型クラッド層と異なる
導電型層で、pn接合のギャップエネルギーを利用して
電流を阻止し、注入電流を幅Wのストライプ状活性領域
に制限すると同時に、活性層にて発生した光を吸収する
ことにより、ストライプ内外に屈折率差を設ける働きを
なす。したがって、横方向に光は閉じ込められ、幅Wの
ストライプ状活性領域を安定して導波する赤色または赤
外線の屈折率導波構造型半導体レーザとして用いられて
いる。
In FIG. 4, reference numeral 21 is, for example, an n-type G.
A semiconductor substrate made of aAs or the like, on which, for example, n
-Type lower cladding layer 22 made of Al v Ga 1-v As (0.35 ≦ v ≦ 0.75), undoped or n-type or p-type Al w Ga 1-w As (0 ≦ w ≦ 0.
3) active layer 23, p-type Al v Ga 1-v As first upper cladding layer 24, n-type GaAs current limiting layer 25, p-type Al v Ga 1-v As second layer
An upper clad layer 26 and a contact layer 27 made of p-type GaAs are sequentially laminated, and a p-side electrode 28 and an n-side electrode 29 are provided on the upper and lower surfaces, respectively, to form a semiconductor laser chip. In this structure, the current limiting layer 25 made of n-type GaAs is a conductivity type layer different from the surrounding p-type clad layer, and the gap energy of the pn junction is used to block the current, so that the injection current has a stripe shape with a width W. By limiting the active region and absorbing the light generated in the active layer, it serves to provide a difference in refractive index inside and outside the stripe. Therefore, light is confined in the lateral direction, and it is used as a red or infrared refractive index guided structure type semiconductor laser which stably guides light in a stripe-shaped active region having a width W.

【0004】最近チッ化ガリウム系化合物半導体をサフ
ァイア基板上に積層した青色のLEDが開発され、半導
体レーザにおいてもチッ化ガリウム系化合物半導体を用
いた青色発光の半導体レーザが要望されている。
Recently, a blue LED in which a gallium nitride-based compound semiconductor is laminated on a sapphire substrate has been developed, and a blue-emitting semiconductor laser using a gallium nitride-based compound semiconductor is also demanded for a semiconductor laser.

【0005】チッ化ガリウム系化合物半導体を用いて半
導体レーザを構成するばあい、活性層を、該活性層より
バンドギャップエネルギーが大きく、かつ、屈折率が小
さい材料からなるクラッド層により両側から挟持する構
造にすることにより光を活性層に閉じ込めて発振させる
ため、活性層としてIn1-y Gay N(0<y<1、た
とえばy=0.85)、両側のクラッド層としてAlr
Ga1-r N(0≦r<1、たとえばr=0.2)を用い
ることが考えられる。
When forming a semiconductor laser using a gallium nitride based compound semiconductor, the active layer is sandwiched from both sides by a clad layer made of a material having a band gap energy larger than that of the active layer and a refractive index smaller than that of the active layer. for oscillating confine light in the active layer by the structure, in 1-y Ga y N as an active layer (0 <y <1, for example y = 0.85), Al r as both sides of the clad layer
It is possible to use Ga 1-r N (0 ≦ r <1, for example r = 0.2).

【0006】[0006]

【発明が解決しようとする課題】従来の電流阻止層を有
する半導体レーザは、たとえばp型クラッド層内に形成
される電流阻止層はn型層としては一層であるため、電
流を阻止するpn接合は一個しか形成されていない。そ
のため、pn接合のギャップエネルギーを電子または正
孔が一旦乗り越えるとそのままリーク電流として流れて
しまい電流阻止層の厚さを厚くしても電流を阻止するこ
とができない。その結果、従来は1〜10%程度のリー
ク電流が存在し、発光効率を低下させているという問題
がある。
In a conventional semiconductor laser having a current blocking layer, for example, the current blocking layer formed in the p-type cladding layer is a single n-type layer, so that a pn junction for blocking current is provided. Only one is formed. Therefore, once electrons or holes have passed the gap energy of the pn junction, they flow as it is as a leak current, and the current cannot be blocked even if the thickness of the current blocking layer is increased. As a result, there has conventionally been a problem that a leakage current of about 1 to 10% exists and the luminous efficiency is reduced.

【0007】本発明はこのような問題を解決し、ストラ
イプ溝が形成された電流阻止層を有する半導体レーザに
おいて、ストライプ溝以外への電流のもれを防止し、発
光効率の向上した半導体レーザを提供することを目的と
する。
The present invention solves such a problem and provides a semiconductor laser having a current blocking layer in which stripe grooves are formed, which prevents leakage of current to areas other than the stripe grooves and has improved luminous efficiency. The purpose is to provide.

【0008】[0008]

【課題を解決するための手段】本発明の半導体レーザ
は、活性層を上下両面から挟む上下クラッド層の少なく
とも一方の層中に、電流路となるストライプ溝を有する
電流阻止層を備えたダブルヘテロ接合構造の半導体レー
ザであって、前記電流阻止層が、該電流阻止層周囲のク
ラッド層の導電型と異なる導電型の層を分離して2層以
上有する。
A semiconductor laser according to the present invention comprises a double heterostructure having a current blocking layer having a stripe groove serving as a current path in at least one of upper and lower clad layers sandwiching an active layer from both upper and lower surfaces. In the semiconductor laser having a junction structure, the current blocking layer includes two or more layers separated from each other with a conductivity type different from the conductivity type of the cladding layer around the current blocking layer.

【0009】基板上に第1導電型の下部クラッド層、活
性層、第2導電型の上部クラッド層、第2導電型のコン
タクト層がそれぞれ半導体層で順次形成され、前記上部
クラッド層内に電流路となるストライプ溝が形成された
複数層の電流阻止層が設けられ、該複数層の電流阻止層
が第1導電型層、第2導電型層および第1導電型層の3
層構造であることが、簡単な構成で半導体レーザがえら
れるため好ましい。
A first conductivity type lower clad layer, an active layer, a second conductivity type upper clad layer, and a second conductivity type contact layer are sequentially formed as semiconductor layers on a substrate, and a current is formed in the upper clad layer. A plurality of current blocking layers in which stripe grooves serving as paths are formed are provided, and the plurality of current blocking layers are a first conductivity type layer, a second conductivity type layer, and a first conductivity type layer.
A layered structure is preferable because a semiconductor laser can be obtained with a simple structure.

【0010】前記半導体層がチッ化ガリウム系化合物半
導体層であることが、半導体バンドギャップエネルギー
がGaAs系化合物半導体より大きいため、半導体の禁
制帯を突き抜けてリークすることがなく、pn接合のギ
ャップエネルギーによりリーク電流が規制されるため、
一層効果的である。
Since the semiconductor layer is a gallium nitride-based compound semiconductor layer, the semiconductor bandgap energy is larger than that of the GaAs-based compound semiconductor, so that the semiconductor layer does not penetrate through the forbidden band of the semiconductor to leak and the gap energy of the pn junction. Limits the leakage current,
More effective.

【0011】前記下部クラッド層がn型Alr Ga1-r
N(0≦r<1)からなり、前記活性層がIn1-y Ga
y N(0<y<1)からなり、前記上部クラッド層がp
型Alr Ga1-r N(0≦r<1)からなり、前記電流
阻止層がGaN、Alp Ga1-p N(0≦p<1)およ
びIn1-q Gaq N(0<q≦1)よりなる群から選ば
れた少なくとも1種のn型層、p型層およびn型層の積
層構造により本発明の半導体レーザを構成することがで
きる。
The lower cladding layer is an n-type Al r Ga 1 -r
N (0 ≦ r <1), and the active layer is In 1-y Ga
y N (0 <y <1), and the upper clad layer is p
Type Al r Ga 1-r N (0 ≦ r <1), and the current blocking layer is GaN, Al p Ga 1-p N (0 ≦ p <1) and In 1-q Ga q N (0 < The semiconductor laser of the present invention can be constituted by a laminated structure of at least one n-type layer, p-type layer and n-type layer selected from the group consisting of q ≦ 1).

【0012】[0012]

【作用】本発明の半導体レーザによれば、電流路をスト
ライプ状に集中させるための電流阻止層が周囲のクラッ
ド層と異なる導電型で形成され、かつ、2層以上に分離
して形成されているため、電流を阻止するためのpn接
合が2個以上形成される。そのため、1個のpn接合の
エネルギーギャップを電子または正孔が乗り越えても、
さらに少なくとも1個のpn接合がまだあるため、つぎ
のpn接合のエネルギーギャップを乗り越えることがで
きず、無効電流が格段に減る。電流阻止層を乗り越えて
流れる電流がなくなれば、電流はすべてストライプ部に
集中し、発光効率が向上する。
According to the semiconductor laser of the present invention, the current blocking layer for concentrating the current path in a stripe shape is formed with a conductivity type different from that of the surrounding cladding layer, and is separated into two or more layers. Therefore, two or more pn junctions for blocking the current are formed. Therefore, even if an electron or hole crosses the energy gap of one pn junction,
Furthermore, since there is still at least one pn junction, the energy gap of the next pn junction cannot be overcome and the reactive current is significantly reduced. If there is no current flowing over the current blocking layer, all the current is concentrated in the stripe portion, and the luminous efficiency is improved.

【0013】また、GaAs系の化合物半導体では、半
導体のエネルギーバンドでバンドギャップエネルギー
(禁制帯幅)が狭いため、pn接合のエネルギーギャッ
プを乗り越えなくても禁制帯を突き抜けてリークするこ
とがあるが、チッ化ガリウム系化合物半導体においては
バンドギャップエネルギーが大きいため、そのような現
象もなく、pn接合の数が増えることにより一層無効電
流を防止する効果がある。
Further, in a GaAs-based compound semiconductor, the band gap energy (forbidden band width) is narrow in the energy band of the semiconductor, so that leakage may occur through the forbidden band without overcoming the energy gap of the pn junction. Since the gallium nitride compound semiconductor has a large band gap energy, such a phenomenon does not occur, and the number of pn junctions is increased, so that the reactive current is further prevented.

【0014】[0014]

【実施例】つぎに、図面を参照しながら本発明の半導体
レーザを説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, a semiconductor laser of the present invention will be described with reference to the drawings.

【0015】図1は本発明の半導体レーザの一実施例の
チップの断面説明図、図2はその製法の工程断面説明
図、図3は本発明の半導体レーザの他の実施例のチップ
の断面説明図である。
FIG. 1 is a sectional view showing a chip of an embodiment of the semiconductor laser of the present invention, FIG. 2 is a sectional view showing a process of manufacturing the same, and FIG. 3 is a sectional view of a chip of another embodiment of the semiconductor laser of the present invention. FIG.

【0016】図1に示されるように、本発明の半導体レ
ーザの一実施例は、たとえばサファイア(Al2 3
結晶)などの基板1上にn型のAlt Gau In1-t-u
N(0≦t<1、0<u≦1、0<t+u≦1、たとえ
ばt=0、u=1)などからなる0.01〜0.2μm
程度の低温バッファ層2、2〜5μm程度の高温バッフ
ァ層3、n型のAlr Gas In1-r-s N(0≦t≦r
<1、0<s≦1、0<r+s≦1、たとえばr+s=
1)からなる0.1〜0.3μm程度の下部クラッド層
4、ノンドープまたはn型もしくはp型のAlx Gay
In1-x-y N(0≦x<r、0<y<1、0<x+y<
r+s、たとえばx=0)からなり、下部クラッド層4
よりバンドギャップエネルギーが小さく、屈折率の大き
い0.05〜0.1μm程度の活性層5、下部クラッド
層4と同じ組成でp型である0.1〜0.3μm程度の
上部クラッド層6、GaNまたはAlp Gaq In
1-p-qN(0≦p<1、0<q≦1、0<p+q≦1、
たとえばp=0またはp+q=1)などからなりストラ
イプ溝が形成されたn型の第1電流阻止層7a、p型の
第2電流阻止層7b、n型の第3電流阻止層7c、バッ
ファ層2、3と同じ組成で低抵抗層である0.3〜2μ
m程度のp型のAlt Gau In1-t-u N(0≦t<
1、0<u≦1、0<t+u≦1たとえばt=0、u=
1)からなるコンタクト層8が順次積層され、コンタク
ト層8の表面にp側電極9、積層された半導体層の一部
をエッチングして露出した高温バッファ層3にn側電極
10が設けられて、本発明の半導体レーザのチップが形
成されている。
As shown in FIG. 1, one embodiment of the semiconductor laser of the present invention is such that an n-type Al t Ga u In 1-tu is formed on a substrate 1 such as sapphire (Al 2 O 3 single crystal).
0.01 μm to 0.2 μm composed of N (0 ≦ t <1, 0 <u ≦ 1, 0 <t + u ≦ 1, for example, t = 0, u = 1)
Low-temperature buffer layer 2, high-temperature buffer layer 3 having a thickness of 2 to 5 μm, and n-type Al r Ga s In 1-rs N (0 ≦ t ≦ r
<1, 0 <s ≦ 1, 0 <r + s ≦ 1, for example r + s =
1) the lower clad layer 4 of about 0.1 to 0.3 μm, undoped or n-type or p-type Al x Ga y
In 1-xy N (0 ≦ x <r, 0 <y <1, 0 <x + y <
r + s, for example x = 0), and the lower cladding layer 4
An active layer 5 having a smaller bandgap energy and a larger refractive index of about 0.05 to 0.1 μm, an upper clad layer 6 having a p-type and the same composition as the lower clad layer 4 of about 0.1 to 0.3 μm, GaN or Al p Ga q In
1-pq N (0 ≦ p <1, 0 <q ≦ 1, 0 <p + q ≦ 1,
For example, p = 0 or p + q = 1) and the like, and an n-type first current blocking layer 7a having a stripe groove formed therein, a p-type second current blocking layer 7b, an n-type third current blocking layer 7c, a buffer layer. 0.3 to 2μ, which is a low resistance layer with the same composition as 2 and 3
m-type p-type Al t Ga u In 1-tu N (0 ≦ t <
1, 0 <u ≦ 1, 0 <t + u ≦ 1 For example, t = 0, u =
The contact layer 8 composed of 1) is sequentially laminated, the p-side electrode 9 is provided on the surface of the contact layer 8, and the n-side electrode 10 is provided on the high temperature buffer layer 3 exposed by etching a part of the laminated semiconductor layers. The semiconductor laser chip of the present invention is formed.

【0017】本発明の半導体レーザは、電流を活性層の
ストライプ部に集中させるためのストライプ溝が形成さ
れた電流阻止層7a、7b、7cが複数層で形成され、
電流を阻止するpn接合が少なくとも2個形成されてい
ることに特徴がある。この電流阻止層7a、7b、7c
はp型クラッド層6の成膜に引き続き、たとえばn型G
aNを0.05〜0.2μm、p型GaNを0.05〜
0.2μm、n型GaNを0.05〜0.2μmづつ成
膜し、そののちMOCVD装置から取り出し、フォトリ
ソグラフィ技術により3層ともエッチングしてストライ
プ溝を形成することによりえられる。この電流阻止層は
さらにp型層とn型層の順で5層以上に積層することが
できるが、電流を阻止するpn接合を2個形成すれば従
来のもれ電流の90%は阻止することができ、目的を達
成することができる。一方積層数が増えると、もれ電流
のさらなる阻止を実現することができるが、成膜工程数
が増えるとともに、p側電極までの距離が大きくなり抵
抗損も増えてくるため好ましくない。電流阻止層を前述
の3層(n型層、p型層、n型層)で形成するばあい、
合計の厚さが0.1〜0.4μm程度で従来の電流阻止
層の厚さと同程度に形成でき、電流阻止の効率を向上さ
せることができる。
The semiconductor laser of the present invention comprises a plurality of current blocking layers 7a, 7b and 7c each having a stripe groove for concentrating a current in the stripe portion of the active layer.
The feature is that at least two pn junctions that block current are formed. The current blocking layers 7a, 7b, 7c
Subsequent to the formation of the p-type cladding layer 6, for example, n-type G
aN is 0.05 to 0.2 μm and p-type GaN is 0.05 to 0.2 μm.
It can be obtained by forming 0.2 μm and n-type GaN by 0.05 to 0.2 μm each, and then taking out from the MOCVD apparatus and etching three layers by photolithography technique to form stripe grooves. This current blocking layer can be formed by stacking five or more layers of a p-type layer and an n-type layer in this order. If two pn junctions that block the current are formed, 90% of the conventional leakage current is blocked. It is possible to achieve the purpose. On the other hand, if the number of stacked layers is increased, it is possible to further prevent the leakage current, but it is not preferable because the number of film forming steps is increased, the distance to the p-side electrode is increased, and the resistance loss is increased. When the current blocking layer is formed of the above-mentioned three layers (n-type layer, p-type layer, n-type layer),
When the total thickness is about 0.1 to 0.4 μm, the current blocking layer can be formed to the same thickness as the conventional current blocking layer, and the current blocking efficiency can be improved.

【0018】また電流阻止層7a、7b、7cの材料は
ストライプ部に完全に光を閉じ込める複素屈折率導波構
造にするためには、活性層の光を吸収する、InGaN
系、GaNなどを用いるのが好ましく、光をストライプ
部に完全に閉じ込めない屈折率導波構造にするために
は、活性層の光を吸収しないAlN、AlGaN系など
を用いることが好ましい。
In order to make the material of the current blocking layers 7a, 7b and 7c a complex refractive index waveguide structure in which light is completely confined in the stripe portion, the light of the active layer is absorbed by InGaN.
It is preferable to use a system, GaN, or the like. In order to form a refractive index waveguide structure in which light is not completely confined in the stripe portion, it is preferable to use AlN, AlGaN, or the like that does not absorb light in the active layer.

【0019】さらに前記実施例では電流阻止層7a、7
b、7cの3層を同じ半導体材料でn型層、p型層、n
型層としたが、必ずしも同じ材料にする必要はなく、電
流阻止層が設けられるクラッド層と逆の導電型層が離間
して2層以上設けられれば、各々の半導体層の材料が異
なっていてもよい。
Further, in the above embodiment, the current blocking layers 7a, 7a
3 layers b and 7c are made of the same semiconductor material and are of n-type layer, p-type layer, and
However, it is not always necessary to use the same material, but if two or more layers of the conductivity type opposite to the clad layer where the current blocking layer is provided are provided separately, the materials of the respective semiconductor layers are different. Good.

【0020】また、前記実施例では上部のp型クラッド
層内に電流制限層を設けたが、下部のn型クラッド層内
に設けてもよい。このばあい、電流阻止層はp型層が2
層以上設けられることになる。さらにチッ化ガリウム系
化合物半導体ではp型層のアニールをする必要性から表
面側がp型層になることが好ましいが、n型とp型は前
記実施例と逆でもよい。
Although the current limiting layer is provided in the upper p-type cladding layer in the above-mentioned embodiment, it may be provided in the lower n-type cladding layer. In this case, the current blocking layer has two p-type layers.
More layers will be provided. Further, in the case of a gallium nitride based compound semiconductor, it is preferable that the surface side be a p-type layer because it is necessary to anneal the p-type layer, but the n-type and p-type may be opposite to those in the above-mentioned embodiment.

【0021】つぎに本発明の半導体レーザの具体的な実
施例でさらに詳細に説明する。
Next, the semiconductor laser of the present invention will be described in more detail with reference to specific examples.

【0022】実施例1 まず図2(a)に示されるように、サファイアなどから
なる基板1を反応管内に設置し、キャリアガスのH2
10slm、反応ガスのトリメチルガリウム(以下、T
MGという)を100sccmおよびNH3 を10sl
m導入して有機金属気相成長法(以下、MOCVD法と
いう)により400〜700℃で気相成長させ、0.0
1〜0.2μm程度の厚さのGaNからなる多結晶膜で
ある低温バッファ層2を成膜した。ついで700〜12
00℃に昇温し、5〜15分程度放置することにより低
温バッファ層2の多結晶膜が単結晶化し、その上に前述
と同じ原料ガスを導入して700〜1200℃の高温で
気相反応させることによりGaNの単結晶からなる高温
バッファ層3を2〜5μmの厚さに成膜した。
Example 1 First, as shown in FIG. 2A, a substrate 1 made of sapphire or the like was placed in a reaction tube, H 2 as a carrier gas was set to 10 slm, and trimethylgallium (hereinafter referred to as T) as a reaction gas.
MG) 100 sccm and NH 3 10 sl
m and vapor-phase-grown at 400 to 700 ° C. by metalorganic vapor phase epitaxy (hereinafter referred to as MOCVD method) to 0.0
The low temperature buffer layer 2 which is a polycrystalline film made of GaN having a thickness of about 1 to 0.2 μm was formed. Then 700-12
The polycrystalline film of the low temperature buffer layer 2 becomes a single crystal by raising the temperature to 00 ° C. and leaving it for about 5 to 15 minutes, and the same raw material gas as described above is introduced onto it to form a gas phase at a high temperature of 700 to 1200 ° C. By reacting, a high temperature buffer layer 3 made of GaN single crystal was formed to a thickness of 2 to 5 μm.

【0023】さらにトリメチルアルミニウム(以下、T
MAという)を10〜100sccmの流量で混入して
気相反応させることにより、Al0.2 Ga0.8 Nからな
るn型クラッド層4を0.1〜0.3μmの厚さに成膜
した。
Further, trimethylaluminum (hereinafter, T
MA) is mixed at a flow rate of 10 to 100 sccm to cause a gas phase reaction to form an n-type cladding layer 4 made of Al 0.2 Ga 0.8 N with a thickness of 0.1 to 0.3 μm.

【0024】つぎにドーパントのSiH4 を止めるとと
もにTMAに代えトリメチルインジウム(以下、TMI
という)を10〜200sccmの流量で供給してIn
0.15Ga0.85Nからなるノンドープの活性層5を0.0
5〜0.1μm程度成膜し、さらにn型の下部クラッド
層4と同じ組成の原料ガスを供給し、不純物原料ガスを
SiH4 に代えてビスシクロペンタジエニルマグネシウ
ム(以下、Cp2 Mgという)またはジメチル亜鉛(以
下、DMZnという)を10〜1000sccmの流量
で導入してAl0.2 Ga0.8 Nからなるp型の上部クラ
ッド層6を0.1〜0.3μmの厚さで成膜し、ついで
TMAを止めてドーパントとしてのSiH4 を供給して
第1電流阻止層とするためのn型のGaN層を0.05
〜0.2μm程度、さらにドーパントガスをSiH4
らCp2 Mgに代えて供給して第2電流阻止層とするた
めのp型のGaN層を0.05〜0.2μm程度、さら
にドーパントガスをSiH4 に代えて第3電流阻止層と
するためのn型のGaN層を0.05〜0.2μm程度
それぞれ成膜した。
Next, the dopant SiH 4 is stopped and trimethylindium (hereinafter TMI) is used instead of TMA.
Is supplied at a flow rate of 10 to 200 sccm.
The non-doped active layer 5 made of 0.15 Ga 0.85 N is formed into 0.0
A film having a thickness of about 5 to 0.1 μm is formed, and a raw material gas having the same composition as that of the n-type lower cladding layer 4 is supplied. The impurity raw material gas is replaced with SiH 4 and biscyclopentadienyl magnesium (hereinafter referred to as Cp 2 Mg). ) Or dimethylzinc (hereinafter referred to as DMZn) at a flow rate of 10 to 1000 sccm to form a p-type upper cladding layer 6 made of Al 0.2 Ga 0.8 N with a thickness of 0.1 to 0.3 μm, Then, the TMA is stopped and SiH 4 as a dopant is supplied to form an n-type GaN layer as a first current blocking layer in an amount of 0.05
About ~0.2μm, 0.05~0.2μm about the p-type GaN layer for the second current blocking layer to supply further changing the dopant gas from SiH 4 to Cp 2 Mg, a further dopant gas In place of SiH 4 , an n-type GaN layer for forming a third current blocking layer was formed to a thickness of about 0.05 to 0.2 μm.

【0025】そののち、炉内温度を30℃程度まで下
げ、MOCVD装置から半導体層が積層された基板を取
り出し、図2(b)に示すように、フォトリソグラフィ
工程によりエッチングしてストライプ溝を形成し、電流
阻止層7a、7b、7cを形成した。
After that, the temperature inside the furnace is lowered to about 30 ° C., the substrate on which the semiconductor layers are stacked is taken out from the MOCVD apparatus, and as shown in FIG. 2B, etching is performed by a photolithography process to form stripe grooves. Then, the current blocking layers 7a, 7b and 7c were formed.

【0026】そののち、図2(c)に示すように、再度
MOCVD装置内に基板を入れ、700〜1200℃に
して前述と同様に反応ガスとしてTMG、NH3 および
ドーパントとしてCp2 MgまたはDMZnを供給しp
型のGaNからなるコンタクト層8を0.2〜3μm程
度形成した。そののちSiO2 、Si3 4 などの保護
膜を半導体層表面全面に設け400〜800℃、20〜
60分間程度のアニールを行い、p型クラッド層6およ
びコンタクト層8の活性化を行った。
After that, as shown in FIG. 2 (c), the substrate is put in the MOCVD apparatus again, and the temperature is set to 700 to 1200 ° C., and TMG, NH 3 as the reaction gas and Cp 2 Mg or DMZn as the dopant are used as described above. Supply p
-Type GaN contact layer 8 was formed to a thickness of about 0.2 to 3 μm. After that, a protective film such as SiO 2 or Si 3 N 4 is provided on the entire surface of the semiconductor layer at 400 to 800 ° C. and 20 to 20 ° C.
Annealing was performed for about 60 minutes to activate the p-type cladding layer 6 and the contact layer 8.

【0027】つぎにn側電極を形成するため、レジスト
膜などによりマスクを形成してCl2 ガス雰囲気の下で
積層された半導体層の一部に反応性イオンエッチングを
行い、n型層であるn型のクラッド層4または高温バッ
ファ層3を露出させ、コンタクト層8上にAu、Au−
Znなどからなるp側電極9、n型クラッド層4または
高温バッファ層3上にAl、Au−Geなどからなるn
側電極10を形成し、ダイシングすることにより半導体
レーザのチップを形成した(図1参照)。
Next, in order to form the n-side electrode, a mask is formed with a resist film or the like, and reactive ion etching is performed on a part of the stacked semiconductor layers under a Cl 2 gas atmosphere to form an n-type layer. The n-type clad layer 4 or the high temperature buffer layer 3 is exposed, and Au, Au- is formed on the contact layer 8.
On the p-side electrode 9 made of Zn or the like, the n-type cladding layer 4 or the high temperature buffer layer 3, n made of Al, Au—Ge or the like is formed.
The side electrode 10 was formed and dicing was performed to form a semiconductor laser chip (see FIG. 1).

【0028】前記実施例で、チッ化ガリウム系化合物半
導体として前述の一般式AlαGaβIn1-α- βNで
さらにNの一部または全部をAsおよび/またはPなど
で置換した材料でも同様に本発明を適用できる。
In the above-mentioned embodiment, a material obtained by substituting a part or all of N by As and / or P by the above-mentioned general formula Al α Ga β In 1-α-β N as a gallium nitride compound semiconductor is also used. The present invention can be similarly applied.

【0029】実施例2 図3は本発明の半導体レーザの他の実施例のチップの断
面説明図である。本実施例ではGaAs系化合物半導体
を用いた例で、各半導体層は前記実施例1と同様にMO
CVD法で形成することもできるし、分子線エピタキシ
ー(MBE)法によっても形成することができる。
Embodiment 2 FIG. 3 is a sectional view showing a chip of another embodiment of the semiconductor laser of the present invention. In this embodiment, a GaAs compound semiconductor is used, and each semiconductor layer is MO as in the first embodiment.
It can be formed by a CVD method or a molecular beam epitaxy (MBE) method.

【0030】図3において、11はたとえばn型のGa
Asなどからなり、50〜200μm程度の半導体基板
で、その上にたとえばn型のAlv Ga1-v As(0.
35≦v≦0.75)からなり、0.8〜2μm程度の
下部クラッド層12に、ノンドープまたはn型もしくは
p型のたとえばAlw Ga1-w As(0≦w≦0.3)
からなり、0.05〜0.2μm程度の活性層13、p
型のAlv Ga1-v Asからなり、0.4〜0.5μm
程度の第1上部クラッド層14、n型GaAsからな
り、0.05〜0.2μm程度の第1電流阻止層15
a、p型GaAsからなり、0.05〜0.2μm程度
の第2電流阻止層15b、n型GaAsからなり、0.
05〜0.2μm程度の第3電流阻止層15c、p型A
v Ga1-vAsからなり、0.8〜2μm程度の第2
上部クラッド層16、p型GaAsからなり、0.2〜
2μm程度のコンタクト層17が順次積層され、上面お
よび下面にそれぞれp側電極18、n側電極19が設け
られて半導体レーザのチップが形成されている。3層か
らなる各電流阻止層15a、15b、15cは前記実施
例1と同様に各半導体層が積層されたのちにエッチング
により3層まとめてストライプ溝が設けられることによ
り形成される。
In FIG. 3, 11 is, for example, n-type Ga.
A semiconductor substrate made of As or the like and having a thickness of about 50 to 200 μm, on which, for example, n-type Al v Ga 1-v As (0.
35 ≦ v ≦ 0.75), and the lower cladding layer 12 having a thickness of about 0.8 to 2 μm is formed in the lower clad layer 12 by non-doping or n-type or p-type, for example, Al w Ga 1-w As (0 ≦ w ≦ 0.3).
And the active layer 13, p having a thickness of about 0.05 to 0.2 μm.
Type Al v Ga 1-v As, 0.4-0.5 μm
Of the first upper clad layer 14 and n-type GaAs having a thickness of about 0.05 to 0.2 μm
a, p-type GaAs, a second current blocking layer 15b having a thickness of about 0.05 to 0.2 μm, and n-type GaAs.
Third current blocking layer 15c of about 05 to 0.2 μm, p-type A
l v Ga consists of a 1-v As, the second of about 0.8~2μm
The upper clad layer 16 is made of p-type GaAs,
A contact layer 17 having a thickness of about 2 μm is sequentially laminated, and a p-side electrode 18 and an n-side electrode 19 are provided on the upper surface and the lower surface, respectively, to form a semiconductor laser chip. Each of the three current blocking layers 15a, 15b, 15c is formed by stacking the semiconductor layers as in the first embodiment and then etching the three layers to form stripe grooves.

【0031】本実施例2によればGaAs系半導体のバ
ンドギャップエネルギー(禁制帯幅)が小さいため、禁
制帯を突き抜けるリークは存在しうるが、pn接合のエ
ネルギーギャップを乗り越えるリークは確実に減少させ
ることができ発光効率の向上に寄与する。
According to the second embodiment, since the band gap energy (forbidden band width) of the GaAs-based semiconductor is small, there may be a leak that penetrates the forbidden band, but the leak that crosses the energy gap of the pn junction is surely reduced. It is possible to contribute to the improvement of luminous efficiency.

【0032】実施例2では、基板にGaAs、クラッド
層にAlv Ga1-v As、活性層にAlw Ga1-w
s、電流阻止層にGaAsを用いたが、Gaの一部また
は全部をさらにInやAlと置換したものおよび/また
はAsの一部または全部をPと置換したものでも同様で
ある。
In Example 2, GaAs was used as the substrate, Al v Ga 1-v As was used as the cladding layer, and Al w Ga 1-w A was used as the active layer.
s, GaAs is used for the current blocking layer, but the same applies to the case where a part or all of Ga is further replaced with In or Al and / or the part or all of As is replaced with P.

【0033】[0033]

【発明の効果】本発明の半導体レーザによれば、電流阻
止層を複数層に形成し、電流を阻止するpn接合のエネ
ルギーギャップを2個以上形成しているため、ストライ
プ溝の電流路以外への電流のもれを大幅に減少させるこ
とができる。その結果、発光効率が従来より10%以上
向上し、少ない入力で大きな出力の半導体レーザがえら
れる。
According to the semiconductor laser of the present invention, the current blocking layers are formed in a plurality of layers, and two or more energy gaps of the pn junction for blocking the current are formed. The leakage of current can be greatly reduced. As a result, the luminous efficiency is improved by 10% or more as compared with the conventional one, and a large output semiconductor laser can be obtained with a small input.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の半導体レーザの一実施例を示す断面説
明図である。
FIG. 1 is a sectional explanatory view showing an embodiment of a semiconductor laser of the present invention.

【図2】本発明の半導体レーザの一実施例の製法の工程
断面説明図である。
FIG. 2 is an explanatory cross-sectional view of steps of a manufacturing method of an embodiment of the semiconductor laser of the present invention.

【図3】本発明の半導体レーザの他の実施例を示す断面
説明図である。
FIG. 3 is a sectional explanatory view showing another embodiment of the semiconductor laser of the present invention.

【図4】従来のGaAs系化合物半導体レーザの断面説
明図である。
FIG. 4 is a cross-sectional explanatory view of a conventional GaAs compound semiconductor laser.

【符号の説明】[Explanation of symbols]

4 下部クラッド層 5 活性層 6 上部クラッド層 7a 第1電流阻止層 7b 第2電流阻止層 7c 第3電流阻止層 12 下部クラッド層 13 活性層 14 第1上部クラッド層 15a 第1電流阻止層 15b 第2電流阻止層 15c 第3電流阻止層 16 第2上部クラッド層 4 Lower Cladding Layer 5 Active Layer 6 Upper Cladding Layer 7a First Current Blocking Layer 7b Second Current Blocking Layer 7c Third Current Blocking Layer 12 Lower Cladding Layer 13 Active Layer 14 First Upper Cladding Layer 15a First Current Blocking Layer 15b Second 2 current blocking layer 15c third current blocking layer 16 second upper cladding layer

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 活性層を上下両面から挟む上下クラッド
層の少なくとも一方の層中に、電流路となるストライプ
溝を有する電流阻止層を備えたダブルヘテロ接合構造の
半導体レーザであって、前記電流阻止層が、該電流阻止
層周囲のクラッド層の導電型と異なる導電型の層を分離
して2層以上有する半導体レーザ。
1. A semiconductor laser having a double heterojunction structure, comprising a current blocking layer having a stripe groove serving as a current path in at least one of upper and lower clad layers sandwiching an active layer from both upper and lower sides, wherein the current A semiconductor laser in which the blocking layer has two or more layers separated from each other with a conductivity type different from the conductivity type of the cladding layer around the current blocking layer.
【請求項2】 基板上に第1導電型の下部クラッド層、
活性層、第2導電型の上部クラッド層、第2導電型のコ
ンタクト層がそれぞれ半導体層で順次形成され、前記上
部クラッド層内に電流路となるストライプ溝が形成され
た複数層の電流阻止層が設けられ、該複数層の電流阻止
層が第1導電型層、第2導電型層および第1導電型層の
3層構造である半導体レーザ。
2. A first conductivity type lower clad layer on a substrate,
A plurality of current blocking layers in which an active layer, a second conductivity type upper clad layer, and a second conductivity type contact layer are sequentially formed of semiconductor layers, and stripe grooves serving as current paths are formed in the upper clad layer. And a plurality of current blocking layers having a three-layer structure of a first conductivity type layer, a second conductivity type layer, and a first conductivity type layer.
【請求項3】 前記半導体層がチッ化ガリウム系化合物
半導体層である請求項2記載の半導体レーザ。
3. The semiconductor laser according to claim 2, wherein the semiconductor layer is a gallium nitride based compound semiconductor layer.
【請求項4】 前記下部クラッド層がn型Alr Ga
1-r N(0≦r<1)からなり、前記活性層がIn1-y
Gay N(0<y<1)からなり、前記上部クラッド層
がp型Alr Ga1-r N(0≦r<1)からなり、前記
電流阻止層がGaN、Alp Ga1-p N(0≦p<1)
およびIn1-q Gaq N(0<q≦1)よりなる群から
選ばれた少なくとも1種のn型層、p型層およびn型層
の積層構造である請求項2または3記載の半導体レー
ザ。
4. The lower cladding layer is n-type Al r Ga.
1-r N (0 ≦ r <1), and the active layer is In 1-y
Ga y N (0 <y <1), the upper cladding layer is p-type Al r Ga 1-r N (0 ≦ r <1), and the current blocking layer is GaN or Al p Ga 1-p. N (0 ≦ p <1)
4. The semiconductor according to claim 2, which has a laminated structure of at least one type of n-type layer, p-type layer and n-type layer selected from the group consisting of and In 1-q Ga q N (0 <q ≦ 1). laser.
JP23925294A 1994-10-03 1994-10-03 Semiconductor laser Pending JPH08107247A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23925294A JPH08107247A (en) 1994-10-03 1994-10-03 Semiconductor laser

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23925294A JPH08107247A (en) 1994-10-03 1994-10-03 Semiconductor laser

Publications (1)

Publication Number Publication Date
JPH08107247A true JPH08107247A (en) 1996-04-23

Family

ID=17042003

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23925294A Pending JPH08107247A (en) 1994-10-03 1994-10-03 Semiconductor laser

Country Status (1)

Country Link
JP (1) JPH08107247A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10294531A (en) * 1997-02-21 1998-11-04 Toshiba Corp Nitride compound semiconductor light emitting device
US6091083A (en) * 1997-06-02 2000-07-18 Sharp Kabushiki Kaisha Gallium nitride type compound semiconductor light-emitting device having buffer layer with non-flat surface
JP2001077471A (en) * 1999-09-01 2001-03-23 Japan Science & Technology Corp Semiconductor laser
JP2001230496A (en) * 1999-12-10 2001-08-24 Furukawa Electric Co Ltd:The Semiconductor laser device
US8076685B2 (en) 2008-09-25 2011-12-13 Panasonic Corporation Nitride semiconductor device having current confining layer

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10294531A (en) * 1997-02-21 1998-11-04 Toshiba Corp Nitride compound semiconductor light emitting device
US6242761B1 (en) 1997-02-21 2001-06-05 Kabushiki Kaisha Toshiba Nitride compound semiconductor light emitting device
US6091083A (en) * 1997-06-02 2000-07-18 Sharp Kabushiki Kaisha Gallium nitride type compound semiconductor light-emitting device having buffer layer with non-flat surface
JP2001077471A (en) * 1999-09-01 2001-03-23 Japan Science & Technology Corp Semiconductor laser
JP2001230496A (en) * 1999-12-10 2001-08-24 Furukawa Electric Co Ltd:The Semiconductor laser device
US8076685B2 (en) 2008-09-25 2011-12-13 Panasonic Corporation Nitride semiconductor device having current confining layer

Similar Documents

Publication Publication Date Title
US6548834B2 (en) Semiconductor light emitting element
US7402843B2 (en) Group III-V compound semiconductor and group III-V compound semiconductor device using the same
JP3974667B2 (en) Manufacturing method of semiconductor light emitting device
US6617061B2 (en) Group III nitride compound semiconductor device and group III nitride compound semiconductor light-emitting device
JP4071308B2 (en) Semiconductor light emitting device, method for manufacturing semiconductor light emitting device, and optical fiber communication system
US7485902B2 (en) Nitride-based semiconductor light-emitting device
US20040065887A1 (en) Light emitting devices with layered III -V semiconductor structures, and modules and systems for computer, network and optical communication, using such devices
KR20010023092A (en) Compound semiconductor device based on gallium nitride
KR100380536B1 (en) III-Nitride compound semiconductor light emitting device having a tunnel junction structure
JP2001053339A (en) Semiconductor light emitting device and method of manufacturing the same
JPH0897468A (en) Semiconductor light emitting device
JP3432910B2 (en) Semiconductor laser
JP3787321B2 (en) Semiconductor light emitting device
JP2000196194A (en) Semiconductor light-emitting device
JP4865186B2 (en) III-V group compound semiconductor device and manufacturing method thereof
JPH0864866A (en) Manufacture of semiconductor light emitting device
JPH0897502A (en) Semiconductor laser
JPH08107247A (en) Semiconductor laser
JPH0897507A (en) Semiconductor laser
US7388231B2 (en) Semiconductor light emitting device
JP3010412B2 (en) Semiconductor light emitting device
JP3005115B2 (en) Semiconductor light emitting device
JPH08116092A (en) Semiconductor light emitting element and its manufacture
JP3635613B2 (en) Semiconductor laminated structure and semiconductor light emitting device
JP4198003B2 (en) Nitride semiconductor light emitting device

Legal Events

Date Code Title Description
A02 Decision of refusal

Effective date: 20040224

Free format text: JAPANESE INTERMEDIATE CODE: A02