JPH0810852B2 - 多重化装置 - Google Patents
多重化装置Info
- Publication number
- JPH0810852B2 JPH0810852B2 JP12460387A JP12460387A JPH0810852B2 JP H0810852 B2 JPH0810852 B2 JP H0810852B2 JP 12460387 A JP12460387 A JP 12460387A JP 12460387 A JP12460387 A JP 12460387A JP H0810852 B2 JPH0810852 B2 JP H0810852B2
- Authority
- JP
- Japan
- Prior art keywords
- multiplexing
- circuit
- multiplexed
- series
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、例えばPCM無線伝送装置で使用される多重
化装置の改良に関する。
化装置の改良に関する。
（従来の技術） 近年、音声やデータを取扱う通信網の基幹伝送路では
マイクロ波によるPCM無線伝送が多く行なわれている。
この種のシステムではPCM無線伝送装置において、複数
の通信チャネルを時分割多重化したｎ系列の多重化信号
を入力し、このｎとの比が非整数となるｍ系列の多重化
信号に多重化し直して出力する場合があるが、この多重
化を従来は例えば次のように行なっている。第４図はそ
の多重化装置のブロック構成を示すもので、この装置は
ｎ系列の多重化信号を先ず多重化回路１に導入してこの
多重化回路１で上記多重化信号の各通信チャネルを１本
の高速信号２に多重化し、しかるのち分解回路３でｍ系
列の多重化信号に分解して出力するようにしたものであ
る。したがって、入力側のｎと出力側のｍとが如何なる
本数であっても、各通信チャネルを多重化し直して伝送
することができる。
マイクロ波によるPCM無線伝送が多く行なわれている。
この種のシステムではPCM無線伝送装置において、複数
の通信チャネルを時分割多重化したｎ系列の多重化信号
を入力し、このｎとの比が非整数となるｍ系列の多重化
信号に多重化し直して出力する場合があるが、この多重
化を従来は例えば次のように行なっている。第４図はそ
の多重化装置のブロック構成を示すもので、この装置は
ｎ系列の多重化信号を先ず多重化回路１に導入してこの
多重化回路１で上記多重化信号の各通信チャネルを１本
の高速信号２に多重化し、しかるのち分解回路３でｍ系
列の多重化信号に分解して出力するようにしたものであ
る。したがって、入力側のｎと出力側のｍとが如何なる
本数であっても、各通信チャネルを多重化し直して伝送
することができる。
ところが、このような従来の装置は入力したｎ系列の
多重化信号をそれぞれ一旦高速信号に分解したのち多重
化するようになっているため、多重化回路１および分解
回路３を高速動作が可能な回路や素子を使用して構成し
なければならず、またその動作用として高速度のタイミ
ング信号CKを発生する回路を特別に設ける必要がある。
このため、装置が複雑でかつ高価になる問題があった。
多重化信号をそれぞれ一旦高速信号に分解したのち多重
化するようになっているため、多重化回路１および分解
回路３を高速動作が可能な回路や素子を使用して構成し
なければならず、またその動作用として高速度のタイミ
ング信号CKを発生する回路を特別に設ける必要がある。
このため、装置が複雑でかつ高価になる問題があった。
（発明が解決しようとする問題点） 以上のように従来の装置は、高速動作が必要な回路を
構成しなければならないために装置が複雑で高価になる
という問題点を有するもので、本発明はこの点に着目
し、高速信号を取扱わずに済むようにして、構成が簡単
でかつ安価な多重化装置を提供しようとするものであ
る。
構成しなければならないために装置が複雑で高価になる
という問題点を有するもので、本発明はこの点に着目
し、高速信号を取扱わずに済むようにして、構成が簡単
でかつ安価な多重化装置を提供しようとするものであ
る。
［発明の構成］ （問題点を解決するための手段） 本発明は、第１図に示す如くｎ系列の多重化信号を入
力する分解回路100と、その出力信号を多重化する多重
化回路200とを備え、上記ｎ系列の多重化信号をそれぞ
れ上記分解回路100で通信チャネル毎に分解し、この分
解回路により分解された各通信チャネルを上記多重化回
路200によりｍ系列の多重化信号に多重化し出力するよ
うにしたものである。
力する分解回路100と、その出力信号を多重化する多重
化回路200とを備え、上記ｎ系列の多重化信号をそれぞ
れ上記分解回路100で通信チャネル毎に分解し、この分
解回路により分解された各通信チャネルを上記多重化回
路200によりｍ系列の多重化信号に多重化し出力するよ
うにしたものである。
（作用） この結果、装置で取扱う最も高速の信号は、入力した
ｎ系列の多重化信号かまたは出力するｍ系列の多重化信
号となり、このため分解回路および多重化回路は高速信
号用の回路または素子により構成する必要はなく、簡単
で安価に構成で実現できる。
ｎ系列の多重化信号かまたは出力するｍ系列の多重化信
号となり、このため分解回路および多重化回路は高速信
号用の回路または素子により構成する必要はなく、簡単
で安価に構成で実現できる。
（実施例） 第２図は、本発明の一実施例における多重化装置の構
成を示すものである。尚、本実施例では各々２つの通信
チャネルを時分割多重化した３系列の多重化信号（ｎ＝
３）AS,BS,CSを入力して、２系列の多重化信号（ｍ＝
２）XS,YSに多重化し直して出力する場合について説明
する。
成を示すものである。尚、本実施例では各々２つの通信
チャネルを時分割多重化した３系列の多重化信号（ｎ＝
３）AS,BS,CSを入力して、２系列の多重化信号（ｍ＝
２）XS,YSに多重化し直して出力する場合について説明
する。
この装置は、上記３系列の多重化信号AS,BS,CSを個別
に入力する３つの分解回路10a,10b,10cと、２つの分解
回路20x,20yとから構成される。分解回路10a,10b,10c
は、入力し多重化信号AS,BS,CSをそれぞれ２つの通信チ
ャネルに分解し、これらの分解した合計６つの通信チャ
ネルを適宜分配して上記２つの多重化回路20x,20yに入
力する。これらの多重化回路20x,20yは、上記各分解回
路10a,10b,10cから出力された通信チャネルを３チャネ
ルずつ時分割多重化して２つの多重化信号XS,YSを作成
し出力するものである。
に入力する３つの分解回路10a,10b,10cと、２つの分解
回路20x,20yとから構成される。分解回路10a,10b,10c
は、入力し多重化信号AS,BS,CSをそれぞれ２つの通信チ
ャネルに分解し、これらの分解した合計６つの通信チャ
ネルを適宜分配して上記２つの多重化回路20x,20yに入
力する。これらの多重化回路20x,20yは、上記各分解回
路10a,10b,10cから出力された通信チャネルを３チャネ
ルずつ時分割多重化して２つの多重化信号XS,YSを作成
し出力するものである。
このような構成であるから、第３図（ａ）に示すよう
な３系統の多重化信号AS,BS,CSは、先ず分解回路10a,10
b,10cでそれぞれ第３図（ｂ）に示す如く各通信チャネ
ルＡ−1,A−２、Ｂ−1,B−２、Ｃ−1,C−２に分解さ
れ、しかるのち２つの多重化回路20x,20yに適宜分配さ
れる。そして、これらの多重化回路20x,20yにより第３
図（ｃ）に示す如く２系統の多重化信号XS,YSに時分割
多重化されて出力される。
な３系統の多重化信号AS,BS,CSは、先ず分解回路10a,10
b,10cでそれぞれ第３図（ｂ）に示す如く各通信チャネ
ルＡ−1,A−２、Ｂ−1,B−２、Ｃ−1,C−２に分解さ
れ、しかるのち２つの多重化回路20x,20yに適宜分配さ
れる。そして、これらの多重化回路20x,20yにより第３
図（ｃ）に示す如く２系統の多重化信号XS,YSに時分割
多重化されて出力される。
したがって、この装置において取扱う最も高速の信号
は、多重化回路20x,20yでで取扱う１フレームＴに３つ
の通信チャネルを多重化した多重化信号XS,YSとなり、
この結果最高動作速度は比較的速度に抑制される。ちな
みに、従来の装置では１フレームＴに６つの通信チャネ
ルを時分割多重化した信号を取扱うことになり、最高動
作速度はこの１フレームＴ当り６チャネルからなる信号
の速度に応じたものが必要となる。すなわち、本実施例
の装置の最高動作速度は従来の装置に比べて1/2とな
る。したがって、本実施例であれば、装置で使用する回
路および素子は従来に比べて低速度用のものでよいこと
になり、また高速動作用のタイミング信号を発生する特
別な回路を不要にできるので、装置の回路構成を簡単化
しかつ安価に構成することができる。
は、多重化回路20x,20yでで取扱う１フレームＴに３つ
の通信チャネルを多重化した多重化信号XS,YSとなり、
この結果最高動作速度は比較的速度に抑制される。ちな
みに、従来の装置では１フレームＴに６つの通信チャネ
ルを時分割多重化した信号を取扱うことになり、最高動
作速度はこの１フレームＴ当り６チャネルからなる信号
の速度に応じたものが必要となる。すなわち、本実施例
の装置の最高動作速度は従来の装置に比べて1/2とな
る。したがって、本実施例であれば、装置で使用する回
路および素子は従来に比べて低速度用のものでよいこと
になり、また高速動作用のタイミング信号を発生する特
別な回路を不要にできるので、装置の回路構成を簡単化
しかつ安価に構成することができる。
尚、本発明は上記実施例に限定されるものではない。
例えば、各分解回路で分解された各通信チャネルをスイ
ッチ回路を介して多重化回路に供給するようにしてもよ
い。このようにすれば、多重化回路で多重化する通信チ
ャネルの組合わせを適宜可変することができる。その
他、ｎ系列およびｍ系列の多重化信号の数やｎ系列の多
重化信号の通信チャネル数等についても、本発明の要旨
を逸脱しない範囲で種々変形して実施できる。
例えば、各分解回路で分解された各通信チャネルをスイ
ッチ回路を介して多重化回路に供給するようにしてもよ
い。このようにすれば、多重化回路で多重化する通信チ
ャネルの組合わせを適宜可変することができる。その
他、ｎ系列およびｍ系列の多重化信号の数やｎ系列の多
重化信号の通信チャネル数等についても、本発明の要旨
を逸脱しない範囲で種々変形して実施できる。
［発明の効果］ 以上詳述したように本発明によれば、ｎ系列の多重化
信号を入力する分解回路と、その出力信号を多重化する
多重化回路とを備え、上記ｎ系列の多重化信号をそれぞ
れ上記分解回路で通信チャネル毎に分解し、この分解回
路により分解された各通信チャネルを上記多重化回路に
よりｍ系列の多重化信号に多重化し出力するようにした
ことによって、高速信号を取扱わずに済み、これにより
構成が簡単でかつ安価な多重化装置を提供することがで
きる。
信号を入力する分解回路と、その出力信号を多重化する
多重化回路とを備え、上記ｎ系列の多重化信号をそれぞ
れ上記分解回路で通信チャネル毎に分解し、この分解回
路により分解された各通信チャネルを上記多重化回路に
よりｍ系列の多重化信号に多重化し出力するようにした
ことによって、高速信号を取扱わずに済み、これにより
構成が簡単でかつ安価な多重化装置を提供することがで
きる。
第１図は本発明の多重化装置の構成を示す機能ブロック
図、第２図は本発明の一実施例における多重化装置の構
成を示す回路ブロック図、第３図は同装置の動作説明に
使用する信号構成図、第４図は従来の多重化装置の構成
を示す回路ブロック図である。 100…分解回路、200…多重化回路、10a,10b,10c…分解
回路、20x,20y…多重化回路、AS,BS,CS…入力するｎ系
列の多重化信号、XS,YS…出力するｍ系列の多重化信
号。
図、第２図は本発明の一実施例における多重化装置の構
成を示す回路ブロック図、第３図は同装置の動作説明に
使用する信号構成図、第４図は従来の多重化装置の構成
を示す回路ブロック図である。 100…分解回路、200…多重化回路、10a,10b,10c…分解
回路、20x,20y…多重化回路、AS,BS,CS…入力するｎ系
列の多重化信号、XS,YS…出力するｍ系列の多重化信
号。
Claims (1)
- 【請求項１】各々複数の通信チャネルを時分割多重化し
たｎ（ｎ＝任意の整数）系列の多重化信号を入力し、こ
れらｎ系列の多重化信号の各通信チャネルを前記ｎとの
比が非整数となる整数ｍの系列の多重化信号に多重化し
直して出力する多重化装置において、前記ｎ系列の多重
化信号をそれぞれ通信チャネル毎に分解する分解回路
と、この分解回路により分解された各通信チャネルを前
記ｍ系列の多重化信号に多重化する多重化回路とを具備
したことを特徴とする多重化装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12460387A JPH0810852B2 (ja) | 1987-05-21 | 1987-05-21 | 多重化装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12460387A JPH0810852B2 (ja) | 1987-05-21 | 1987-05-21 | 多重化装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63290029A JPS63290029A (ja) | 1988-11-28 |
| JPH0810852B2 true JPH0810852B2 (ja) | 1996-01-31 |
Family
ID=14889525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12460387A Expired - Lifetime JPH0810852B2 (ja) | 1987-05-21 | 1987-05-21 | 多重化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0810852B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3099955B2 (ja) * | 1989-10-13 | 2000-10-16 | 株式会社東芝 | 多重化装置 |
-
1987
- 1987-05-21 JP JP12460387A patent/JPH0810852B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63290029A (ja) | 1988-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0305363B1 (en) | Multilevel multiplexing | |
| NO953291L (no) | Ruting av meldinger | |
| US4271508A (en) | Method for transmitting data | |
| US3894177A (en) | Signal distribution system | |
| US3399278A (en) | Time division and frequency devision multiplexing system | |
| JP3010448B2 (ja) | デイジタル通信装置 | |
| JPH0810852B2 (ja) | 多重化装置 | |
| CA2073476A1 (en) | Digital multiplexer with logically allocatable channels and bit rates | |
| ATE121891T1 (de) | Verfahren und schaltungsanordnung zur vermittlung von nachrichtenpaketen. | |
| US4638480A (en) | Distributed digital signal multiplexing | |
| EP0820164A2 (en) | Channel-selection-type demultiplexing circuit | |
| JP3099955B2 (ja) | 多重化装置 | |
| JP2750203B2 (ja) | 回線設定回路 | |
| JPS6188626A (ja) | 時分割多重信号生成回路 | |
| ES8306947A1 (es) | "perfeccionamientos en las redes conmutadoras modulares para sistemas de comunicacion". | |
| JPH0323017B2 (ja) | ||
| CA2298999A1 (en) | Digital channelizer having efficient architecture for cyclic shifting and method of operation thereof | |
| GB2149276A (en) | Distributed digital signal multiplexing | |
| JP2988120B2 (ja) | ディジタル送信装置，ディジタル受信装置およびスタッフ同期多重伝送装置 | |
| JPS6361522A (ja) | 時分割多重装置 | |
| JPH02152336A (ja) | ディジタル多重化器 | |
| KR950002297A (ko) | 병렬 분산 표본 스크램블링 시스템 | |
| JPH02149141A (ja) | 回線編集装置 | |
| KR0126853B1 (ko) | 에이티엠(atm) 멀티채널 스위칭용 채널 그룹핑 장치 | |
| JPS61173539A (ja) | パルス多重通信方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080131 Year of fee payment: 12 |