JPH0323017B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、時分割パルス符号変調通信装置に関
する。特に、多重化データから所望のデータ部分
を抽出して各ポートに分配するデータ分配回路の
改良に関する。

〔従来の技術〕

時分割方式を含む各種のパルス符号変調通信系
では、第７図DTに示すように、チヤネル毎に時
系列的に多重化されたデータから各チヤネルデー
タを別々の端子に分配するために、第５図および
第６図のような回路が用いられる。

すなわち第５図は従来例データ分配回路のブロ
ツク構成図である。この従来例データ分配回路
は、チヤネル毎に時系列的に多重化されたチヤネ
ル列（第７図のDT）が入力するチヤネル入力端
子１５と、このデータ列に同期するこのデータ列
のチヤネル番号（第７図のCHNO）を入力する
第一の番号入力端子１４と、選択されたチヤネル
番号のデータを出力する出力端子１６と、この出
力端子１６の物理的な実装位置番号を入力する第
二の番号入力端子１２と、上記第一の番号入力端
子１４のチヤネル番号が一方の入力に与えられ、
上記第二の番号入力端子１２の入力が他方の入力
に与えられた比較回路７と、この比較回路７の一
致出力および上記データ入力端子１５のデータ列
を入力とする論理積回路４とを備え、この論理積
回路４の出力が上記出力端子１６に接続されてい
る。

この従来例回路では、その装置内の物理的な実
装位置が１番であるとすると、端子１２には
「１」が連続的かつ固定的に入力していて、端子
１４にチヤネル番号「１」が入力している期間に
わたり、端子１５のデータ列の信号が選択され、
すなわちチヤネル番号「１」のデータが選択され
て端子１６に出力される。

この第５図に示す回路１１が第６図に示すよう
に入力を共通にしてＮ個接続されて、各回路１１
の各端子１２に順次異なる番号を与えておくこと
により、各出力端子１６−１〜１６−Ｎには、そ
れぞれのチヤネル番号１〜Ｎのデータが選択され
て送出される。その出力は第７図ｂに示す１６−
１〜１６−Ｎのようになる。

〔発明が解決しようとする問題点〕

ところで、この従来例回路では端子１２に与え
られる信号は、その物理的な実装位置の番号を表
す信号であつてその位置により定まる固定的な信
号である。したがつてその実装位置にあるかぎり
他のチヤネル番号のデータを選択することはでき
ない。他のチヤネル番号のデータを選択しようと
すれば、端子１４に入力するチヤネル番号を変更
することになる。ところが、端子１４に入力する
チヤネル番号はそのフレーム構成に対応するデー
タのフレーム構成と同一のタイミングで変化し、
フレーム毎に実時間処理されて発生しているの
で、これを変更することはそのフレーム構成の変
更を伴う。したがつて、通信系全体に影響を与え
ることになる。またこのチヤネル番号はフレーム
構成が決定されると固定値になり変更できない場
合もあり、たとえ変更できる場合でも遅延がある
ので送信側と受信側とで所定のタイミングを保つ
て一斉に変更しなければならない。さらに、特定
の分配回路での選択すべきチヤネル番号の変更は
その出力端子に位置の変更にとどまらず他の全部
の出力端子にその影響が及ぶので、この従来例回
路ではチヤネル番号の変更は困難である。

また、データ列の途中に空きのチヤネル番号が
発生するとそのチヤネル番号に対応する実装位置
には回路を実装できないから無用のスペースが生
じて、装置の小型化を妨げる欠点があつた。

さらに、データ分配回路が故障した場合に、他
の位置に実装されているデータ分配回路を利用す
ることができず、物理的な実装変更を行わなけれ
ば通信が不通となつてしまう欠点があつた。

本発明はこれらの欠点を解決しようとするもの
で、任意の実装位置にあるデータ分配回路の出力
端子に任意のチヤネル番号のデータを分配するこ
とができ、実装スペースの削減と通信不通の回避
とが実現できるデータ分配回路を提供することを
目的とする。

〔問題点を解決するための手段〕

本発明は、記憶回路を設け、比較回路の一方に
与えておく選択すべきチヤネル番号をその記憶回
路から与えるように構成し、この記憶回路の内容
を外部から書換え可能に構成することを特徴とす
る。

この記憶回路の記憶内容を書換える手段とし
て、物理的な実装位置の番号を表す信号を一方の
入力とし、外部から与える出力端子番号信号を他
方の入力とする別の比較回路を設け、上記記憶回
路は、この別の比較回路の一致出力を書換許容信
号として入力し、この書換許容信号が到来中にそ
の記憶内容が選択すべきチヤネル番号のマツプ番
号信号に書換えられる構成とする。

〔作 用〕

選択すべきチヤネル番号はデータ分配回路内の
記憶回路に記憶されていて、これが書換えできる
から、選択すべきチヤネル番号を外部操作により
書換えて、物理的実装位置を変更しなくとも、そ
の出力端子に任意のチヤネル番号のデータを出力
させることができる。

したがつて、到来するデータ列のチヤネル番号
に空きが発生してもその実装スペースを空きにし
ておく必要はなく、データ分配回路に故障が発生
しても、その実装位置を変更することなく他の位
置に実装された回路をそのまま、故障が発生した
チヤネル番号の回路に代わつて選択するように変
更することができる。

〔実施例〕

以下、本発明の実施例装置を図面に基づいて説
明する。

第１図はこの実施例装置の構成を示すブロツク
構成図である。第２図は第１図の実施例装置がＮ
個組合わされた系統の構成を示すブロツク構成図
である。第３図はマツプ番号信号が生成される過
程を示すタイミング図である。第４図は出力端子
にマツプ番号に対応したチヤネルデータが分配さ
れる過程を示すタイミング図である。

まず、この実施例装置の構成を第１図に基づい
て説明する。

この実施例装置は、チヤネル毎に時系列的に多
重化されたデータ列が入力するデータ入力端子１
５と、このデータ列に同期するこのデータ列のチ
ヤネル番号を入力する第一の番号入力端子１４
と、選択されたチヤネル番号のデータを出力する
出力端子１６と、この出力端子の物理的な実装位
置番号を入力する第二の番号入力端子１２と、上
記第一の番号入力端子１４のチヤネル番号が一方
の入力に与えられた比較回路３と、この比較回路
３の一致出力および上記データ入力端子１５のデ
ータ列を入力とする論理積回路４とを備え、この
論理積回路４の出力が上記出力端子１６に接続さ
れている。ここで本発明の特徴ある構成として、
選択すべきチヤネル番号を記憶しその記憶された
チヤネル番号を上記比較回路３の他方の入力に与
える記憶回路２を設け、この記憶回路２の記憶内
容を書換える手段として、上記第二の番号入力端
子１２の信号を一方の入力として出力端子番号信
号を他方の入力とする比較回路１を設け、上記記
憶回路２は、この別の比較回路１の一致出力を書
換許容信号として入力し、この書換許容信号が到
来中にその記憶内容がマツプ番号信号に書換えら
れる構成である。

上記出力端子番号信号は、外部に設けた出力端
子信号出力源５から与えられ、上記マツプ番号信
号は、同じく外部に設けたマツプ番号信号出力源
６から与えられる。

ここで、出力端子信号出力源５の個数およびマ
ツプ番号信号出力源６の個数とは、第１図の破線
で囲まれた部分が複数であつても第２図に示すよ
うにそれぞれ共通に１個であり、出力端子番号信
号出力源５からは出力端子番号が固定された順序
で出力され、マツプ番号信号出力源６からはこの
出力端子番号信号出力源５の出力と同期したタイ
ミングで、所望の順序に設定されたマツプ番号が
出力される。

このように本発明の回路では、端子１２の実装
位置番号を示す実装位置番号信号をそのままデー
タのチヤネル番号を示すチヤネル番号信号との比
較に用いずに、まず、端子１２の実装位置番号信
号と外部から与えられる出力端子番号信号とが第
一の比較回路１で比較されて、一致したときに記
憶回路２が書換えられ、外部から入力するマツプ
番号信号によりチヤネル番号が記憶回路２に記憶
される。次に、この記憶回路２に記憶されたチヤ
ネル番号が第二の比較回路３で端子１４のチヤネ
ル番号と比較されて、一致するとき論理積回路４
の出力に所望のチヤネル番号のデータが選択され
出力端子１６に出力されることになる。

次に、この実施例装置がＮ個組合わされた系統
での、この実施例装置の動作を第２図ないし第４
図に基づいて説明する。

データ分配回路１０−１の実装位置番号は
「１」であり端子１２−１には「１」が与えられ
ている。比較回路１−１では信号源５が発生する
出力端子番号が「１」になつたとき一致パルスが
生成され記憶回路２−１に入力される。この記憶
回路２−１では、このとき書換許容状態となり、
信号源６が発生するマツプ番号信号が示すマツプ
番号１〜Ｎのいずれかが格納される。いま、記憶
回路２−１にマツプ番号「３」が記憶されたとす
る。

記憶回路２−１から出力されたマツプ番号
「３」を示す信号は第二の比較回路３−１で端子
１４のチヤネル番号「３」に一致するタイミング
で一致出力が送出され論理積回路４−１からマツ
プ番号「３」に対応するチヤネルデータCH3が
抽出されて出力端子１６−１に分配される。

すなわち、実装位置番号信号が直接にチヤネル
番号信号との比較に用いられずに、第一の比較回
路１と記憶回路２を経由して一旦マツプ番号信号
に変換されてから使われているので、出力端子番
号信号とマツプ番号信号によつて出力端子１６へ
分配するチヤネルデータを外部からの操作により
変更することができる。

なお、データ列から分配されるデータはチヤネ
ルデータに限らず、前置信号とか後置信号などど
の部分データ信号であつても本発明を実施するこ
とができる。

また、出力端子番号信号とマツプ番号信号とは
別々に入力される必要はなく、例えば合成して一
つの制御信号として入力し、中で直並列変換する
ことによつて出力端子番号信号とマツプ番号信号
に分けて使用しても本発明を実施することができ
る。この構成によりデータ分配回路への接続信号
線の数を減らすことができる。

〔発明の効果〕

本発明は以上述べたように、多重化されたデー
タ列から任意のデータを選択して任意の実装位置
にある出力端子に分配することができるので、フ
レーム構成を変えずに回線設定を自由に実行でき
る効果がある。

また、実装位置で決まつていたチヤネルデータ
の分配が自由に変更できるので、データ分配回路
が故障した場合に、速やかに他のデータ分配回路
例えば予備の回路に変更して故障した回路で分配
していたチヤネルデータをこの回路から分配する
ことが可能になり、したがつて不通の通信を早急
に回復することができ、通信の信頼性を向上させ
る効果がある。

また、データ列のチヤネル番号に間隔をおいて
配置する場合でも、従来例装置では全チヤネル分
必要だつたデータ分配回路の実装スペースのうち
間隔に対応するチヤネル番号の空きスペースが不
要になつて必要最小限のスペースですみ、効率良
く順に本回路を実装できるので、装置の小型化を
実現できる効果がある。

【図面の簡単な説明】

第１図は本発明実施例装置の構成を示すブロツ
ク構成図。第２図は本発明実施例装置の用いられ
た系統の構成を示すブロツク構成図。第３図は本
発明実施例装置でマツプ番号信号が生成される過
程を示すタイミング図。第４図は本発明実施例装
置で出力端子にチヤネルデータが分配される過程
を示すタイミング図。第５図は従来例装置の構成
を示すブロツク構成図。第６図は従来例装置の用
いられる系統の構成を示すブロツク構成図。第７
図は従来例装置で出力端子にチヤネルデータが分
配される過程を示すタイミング図。 １，３，７…比較回路、２…記憶回路、４…論
理積回路、５…出力端子番号信号出力源、６…マ
ツプ番号信号出力源、１０，１１…データ分配回
路、１２…実装位置番号信号入力端子、１４…チ
ヤネル番号信号入力端子、１５…データ入力端
子、１６…出力端子。

Claims (1)

1. 【特許請求の範囲】 １ チヤネル毎に時系列的に多重化されたデータ
   列が入力する入力端子１５と、 このデータ列に同期するこのデータ列のチヤネ
   ル番号を入力する第一の番号入力端子１４と、 選択されたチヤネル番号のデータを出力する出
   力端子１６と、 この出力端子の物理的な実装位置番号を入力す
   る第二の番号入力端子１２と、 上記第一の番号入力端子のチヤネル番号が一方
   の入力に与えられた比較回路３と、 この比較回路３の一致出力および上記データ入
   力端子１５のデータ列を入力とするゲート回路４
   と を備え、このゲート回路の出力が上記出力端子１
   ６に接続された分配回路において、 選択すべきチヤネル番号を記憶しその記憶され
   たチヤネル番号を上記比較回路３の他方の入力に
   与える記憶回路２を備え、 この記憶回路の記憶内容を書換える手段とし
   て、上記第二の番号入力端子の信号を一方の入力
   とし出力端子番号信号を他方の入力とする別の比
   較回路１を設け、 上記記憶回路２は、この別の比較回路１の一致
   出力を書換許容信号として入力し、この書換許容
   信号が到来中にその記憶内容が上記選択すべきチ
   ヤネル番号に書換えられる構成である ことを特徴とするデータ分配回路。