JPH0810857B2 - Ａｉｓ送出回路 - Google Patents
Ａｉｓ送出回路Info
- Publication number
- JPH0810857B2 JPH0810857B2 JP20020388A JP20020388A JPH0810857B2 JP H0810857 B2 JPH0810857 B2 JP H0810857B2 JP 20020388 A JP20020388 A JP 20020388A JP 20020388 A JP20020388 A JP 20020388A JP H0810857 B2 JPH0810857 B2 JP H0810857B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- low
- order
- pcm
- order pcm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は複数の低位PCM信号が多重化され，高位PCM信
号を複数個，同期多重して生成されたPCM多重信号を伝
送路信号とするPCM通信方式に関し，特に,PCM通信方式
に用いられるAIS（alarm information signal,アラーム
が次の中継器に波及するのを防止する信号）送出回路に
関する。
号を複数個，同期多重して生成されたPCM多重信号を伝
送路信号とするPCM通信方式に関し，特に,PCM通信方式
に用いられるAIS（alarm information signal,アラーム
が次の中継器に波及するのを防止する信号）送出回路に
関する。
従来,PCM通信方式では，伝送路受信信号が非同期状態
の場合に,AIS信号を送出するAIS送出回路を備えるPCM中
継装置が用いられている。
の場合に,AIS信号を送出するAIS送出回路を備えるPCM中
継装置が用いられている。
このAIS送出回路は，第２図に示すように，例えば，
高位PCM信号の系統数に対応して,AIS発生回路22〜29を
備えており，これらAIS発生回路22〜29は低位PCMクロッ
クａを受けて、この低位PCM信号に基づいてそれぞれAIS
信号として低位PCM信号x1〜x8を出力する。つまり、第
２図に太線矢印で示すようにAIS発生回路22〜29からの
出力線はバス形式となっており、例えば、AIS発生回路2
2はクロックａに応じて並列状に複数の信号を送出する
ことになる。ここでは、この複数の信号を低位PCM信号x
1と呼んでいる。これら低位PCM信号x1〜x8はそれぞれ多
重回路６〜13に入力される。一方，高位PCMクロックｂ
がそれぞれクロック分周回路14〜21に入力され，これら
クロック分周回路14〜21からそれぞれ分周クロックｃが
出力され，多重回路６〜13に与えられる。前述のように
低位PCM信号x1〜x8はそれぞれ複数の信号で構成させて
おり、多重回路６〜13は分周クロックｃに基づいて複数
の信号を多重化して高位PCM信号ｐ〜ｗを出力する。
高位PCM信号の系統数に対応して,AIS発生回路22〜29を
備えており，これらAIS発生回路22〜29は低位PCMクロッ
クａを受けて、この低位PCM信号に基づいてそれぞれAIS
信号として低位PCM信号x1〜x8を出力する。つまり、第
２図に太線矢印で示すようにAIS発生回路22〜29からの
出力線はバス形式となっており、例えば、AIS発生回路2
2はクロックａに応じて並列状に複数の信号を送出する
ことになる。ここでは、この複数の信号を低位PCM信号x
1と呼んでいる。これら低位PCM信号x1〜x8はそれぞれ多
重回路６〜13に入力される。一方，高位PCMクロックｂ
がそれぞれクロック分周回路14〜21に入力され，これら
クロック分周回路14〜21からそれぞれ分周クロックｃが
出力され，多重回路６〜13に与えられる。前述のように
低位PCM信号x1〜x8はそれぞれ複数の信号で構成させて
おり、多重回路６〜13は分周クロックｃに基づいて複数
の信号を多重化して高位PCM信号ｐ〜ｗを出力する。
このように，従来のAIS送出回路では，各高位PCM信号
ごとに低位PCM信号用のAIS信号を生成し，これら低位PC
M信号用AIS信号を多重して，高位PCM信号としてAIS信号
出力を出力している。
ごとに低位PCM信号用のAIS信号を生成し，これら低位PC
M信号用AIS信号を多重して，高位PCM信号としてAIS信号
出力を出力している。
ところで上述のAIS信号挿入機能を備つPCM中継装置の
場合，つまりAIS送出回路の場合各高位PCM信号に対応し
てAIS発生回路を備えているから，複数の高位PCM信号が
同期多重されたPCM多重信号の場合,AIS発生回路，クロ
ック分周回路，及び多重回路が複数倍必要となり，その
結果，回路規模が大きくなくばかりでなく複雑となる。
また回路を構成する素子間の接続が多くなって，消費電
流が大きくなるという問題点がある。
場合，つまりAIS送出回路の場合各高位PCM信号に対応し
てAIS発生回路を備えているから，複数の高位PCM信号が
同期多重されたPCM多重信号の場合,AIS発生回路，クロ
ック分周回路，及び多重回路が複数倍必要となり，その
結果，回路規模が大きくなくばかりでなく複雑となる。
また回路を構成する素子間の接続が多くなって，消費電
流が大きくなるという問題点がある。
本発明によるAIS送出回路はフレームを構成するPCMパ
ルス列を一系統分とし，複数の低位PCM信号が多重化さ
れた高位PCM信号が，複数個多重されたPCM多重信号を伝
送路信号とする中継装置に用いられ，高位PCM信号用にA
IS信号を低位PCM信号レベルで発生させるAIS発生回路
と，該AIS発生回路からの二系統分のAIS信号が入力さ
れ，各系統の高位PCM信号用のAIS信号に切替える切替回
路，高位PCM信号用クロックから，低位PCM信号を多重す
る為のクロックを発生させるクロック分周回路，クロッ
ク分周回路からのクロックを用いて，低位PCM信号レベ
ルのAIS信号を各系統ごとに高位PCM信号に多重する多重
回路とを備えることを特徴としている。
ルス列を一系統分とし，複数の低位PCM信号が多重化さ
れた高位PCM信号が，複数個多重されたPCM多重信号を伝
送路信号とする中継装置に用いられ，高位PCM信号用にA
IS信号を低位PCM信号レベルで発生させるAIS発生回路
と，該AIS発生回路からの二系統分のAIS信号が入力さ
れ，各系統の高位PCM信号用のAIS信号に切替える切替回
路，高位PCM信号用クロックから，低位PCM信号を多重す
る為のクロックを発生させるクロック分周回路，クロッ
ク分周回路からのクロックを用いて，低位PCM信号レベ
ルのAIS信号を各系統ごとに高位PCM信号に多重する多重
回路とを備えることを特徴としている。
〔実施例〕 次に本発明について実施例によって説明する。
第１図は本発明によるAIS送出回路の一実施例のブロ
ック図である。
ック図である。
第１図を参照して，低位PCMクロック信号ａがAIS発生
回路１に入力され,ALS発生回路１は各系統の高位PCM信
号用のAIS信号として低位PCM信号ｄ〜ｋを出力する。第
１図に示すように、低位PCM信号ｄ及びｅが送出される
出力線は太線矢印で示すようにバス形式であり、従っ
て、低位PCM信号ｄ及びｅは複数の信号で構成されてい
ることになる。一方、低位PCM信号ｆ〜ｋが送出される
出力線は細線矢印で示すように単一出力線であり、ここ
では、低位PCM信号ｆ〜ｋは一つの信号で構成されてい
ることになる。一方，クロック分周回路14〜17には高位
PCMクロック信号ｂが入力され,,クロック分周回路14〜1
7から複数の分周信号ｃが出力される。切替回路２には
１系列目の高位PCM信号として低位PCM信号ｄが入力さ
れ，さらに２系統目の高位PCM信号用の低位PCM信号ｅ
と，高位PCM信号の識別信号である低位PCM信号ｆ及びｇ
が入力されて，切替回路２は後述するようにして低位PC
M信号ｄ〜ｇを切替えて、つまり、選択的に入力して、
２系統目の高位PCM信号用として低位PCM信号ｌが出力さ
れる。同様にして、切替回路３の１系列目に２系統目の
高位PCM信号用低位PCM信号ｅを入力し，切替回路３の２
系列目に４系統目の高位PCM信号の識別信号として低位P
CM信号ｈ及びｉを入力して,4系統目の高位PCM信号用と
して低位PCM信号ｍを出力する。
回路１に入力され,ALS発生回路１は各系統の高位PCM信
号用のAIS信号として低位PCM信号ｄ〜ｋを出力する。第
１図に示すように、低位PCM信号ｄ及びｅが送出される
出力線は太線矢印で示すようにバス形式であり、従っ
て、低位PCM信号ｄ及びｅは複数の信号で構成されてい
ることになる。一方、低位PCM信号ｆ〜ｋが送出される
出力線は細線矢印で示すように単一出力線であり、ここ
では、低位PCM信号ｆ〜ｋは一つの信号で構成されてい
ることになる。一方，クロック分周回路14〜17には高位
PCMクロック信号ｂが入力され,,クロック分周回路14〜1
7から複数の分周信号ｃが出力される。切替回路２には
１系列目の高位PCM信号として低位PCM信号ｄが入力さ
れ，さらに２系統目の高位PCM信号用の低位PCM信号ｅ
と，高位PCM信号の識別信号である低位PCM信号ｆ及びｇ
が入力されて，切替回路２は後述するようにして低位PC
M信号ｄ〜ｇを切替えて、つまり、選択的に入力して、
２系統目の高位PCM信号用として低位PCM信号ｌが出力さ
れる。同様にして、切替回路３の１系列目に２系統目の
高位PCM信号用低位PCM信号ｅを入力し，切替回路３の２
系列目に４系統目の高位PCM信号の識別信号として低位P
CM信号ｈ及びｉを入力して,4系統目の高位PCM信号用と
して低位PCM信号ｍを出力する。
切替回路４には切替回路３の１系列目の低位PCM信号
（ｅ）が入力され、切替回路４の２系列目に６系統目の
高位PCM信号の識別信号として，低位PCM信号ｆ及びｊを
入力して,6系統目の高位PCM信号用として低位PCM信号ｎ
を出力する。切替回路５の１系列目に２系統目の高位PC
M信号用低位PCM信号ｅを入力し，切替回路５の２系列目
に,8系統目の高位PCM信号の識別信号として低位PCM信号
ｆ及びｋを入力して,8系統目の高位PCM信号用として低
位PCM信号ｏを出力する。
（ｅ）が入力され、切替回路４の２系列目に６系統目の
高位PCM信号の識別信号として，低位PCM信号ｆ及びｊを
入力して,6系統目の高位PCM信号用として低位PCM信号ｎ
を出力する。切替回路５の１系列目に２系統目の高位PC
M信号用低位PCM信号ｅを入力し，切替回路５の２系列目
に,8系統目の高位PCM信号の識別信号として低位PCM信号
ｆ及びｋを入力して,8系統目の高位PCM信号用として低
位PCM信号ｏを出力する。
第１図にに太線矢印で示すように切替回路２乃至５か
らの出力線はバス形式となっており、つまり、低位PCM
信号ｌ〜ｏは複数の信号で構成されており、多重回路6,
10,11,12,及び13に低位PCM信号ｄ及びｌ〜ｏを入力し
て，多重回路6,10,11,12,及び13はそれぞれ分周クロッ
クｃに応じて低位PCM信号ｄ及び低位PCM信号ｌ〜ｏを多
重化して、1,2,4,6及び８系統目の高位PCM信号p,q,s,u
及びｗとして出力する。多重回路７に低位PCM信号e,h,
及びｉを入力して３系統目の高位PCM信号として高位PCM
信号ｒを出力する。多重回路８に低位PCM信号e,h,及び
ｊを入力して,5系統目の高位PCM信号として高位PCM信号
ｔを出力する。
らの出力線はバス形式となっており、つまり、低位PCM
信号ｌ〜ｏは複数の信号で構成されており、多重回路6,
10,11,12,及び13に低位PCM信号ｄ及びｌ〜ｏを入力し
て，多重回路6,10,11,12,及び13はそれぞれ分周クロッ
クｃに応じて低位PCM信号ｄ及び低位PCM信号ｌ〜ｏを多
重化して、1,2,4,6及び８系統目の高位PCM信号p,q,s,u
及びｗとして出力する。多重回路７に低位PCM信号e,h,
及びｉを入力して３系統目の高位PCM信号として高位PCM
信号ｒを出力する。多重回路８に低位PCM信号e,h,及び
ｊを入力して,5系統目の高位PCM信号として高位PCM信号
ｔを出力する。
多重回路９に低位PCM信号e,f,及びｋを入力して,7系
統目の高位PCM信号として高位PCM信号ｖを出力する。
統目の高位PCM信号として高位PCM信号ｖを出力する。
上述のように、高位PCM信号p,q,r,s,t,u,v,及びｗを
生成する際、第２図に示すように、複数のAIS発生回路2
2〜29を備えて、各AIS発生回路22〜29から低位PCM信号x
1〜x8を発生させる必要がない。つまり、第１図におい
ては、複数の信号からなる低位PCM信号ｄ及びｅと別の
低位PCM信号ｆ〜ｋをAIS発生回路１から低位PCMクロッ
クａに基づいて生成しており、切替回路２では低位PCM
信号ｄ及びｅと低位PCM信号ｆ及びｇを受けて予め定め
られた順序で低位PCM信号ｄ及びｅと低位PCM信号ｆ及び
ｇのうち一つを選択して低位PCM信号ｌを生成してい
る。そして、多重回路10では低位PCM信号を多重化して
高位PCM信号ｑを生成している（つまり、第２図におけ
る低位PCM信号x2が第１図における低位PCM信号ｌに対応
することになる）。なお、切替回路３乃至５も予め定め
られた順序で入力信号を選択する。
生成する際、第２図に示すように、複数のAIS発生回路2
2〜29を備えて、各AIS発生回路22〜29から低位PCM信号x
1〜x8を発生させる必要がない。つまり、第１図におい
ては、複数の信号からなる低位PCM信号ｄ及びｅと別の
低位PCM信号ｆ〜ｋをAIS発生回路１から低位PCMクロッ
クａに基づいて生成しており、切替回路２では低位PCM
信号ｄ及びｅと低位PCM信号ｆ及びｇを受けて予め定め
られた順序で低位PCM信号ｄ及びｅと低位PCM信号ｆ及び
ｇのうち一つを選択して低位PCM信号ｌを生成してい
る。そして、多重回路10では低位PCM信号を多重化して
高位PCM信号ｑを生成している（つまり、第２図におけ
る低位PCM信号x2が第１図における低位PCM信号ｌに対応
することになる）。なお、切替回路３乃至５も予め定め
られた順序で入力信号を選択する。
同様に、第１図及び第２図から容易に理解できるよう
に、低位PCM信号ｄが低位PCM信号x1に対応し、低位PCM
信号ｅと低位PCM信号ｈ及びｉとが低位PCM信号x3に対応
し、低位PCM信号ｍが低位PCM信号x4に対応し、低位PCM
信号ｅと低位PCM信号ｈ及びｊとが低位PCM信号x5に対応
し、低位PCM信号ｎが低位PCM信号x6に対応し、低位PCM
信号ｅと低位PCM信号ｈ及びｋとが低位PCM信号x7に対応
し、低位PCM信号ｏが低位PCM信号x8に対応する。
に、低位PCM信号ｄが低位PCM信号x1に対応し、低位PCM
信号ｅと低位PCM信号ｈ及びｉとが低位PCM信号x3に対応
し、低位PCM信号ｍが低位PCM信号x4に対応し、低位PCM
信号ｅと低位PCM信号ｈ及びｊとが低位PCM信号x5に対応
し、低位PCM信号ｎが低位PCM信号x6に対応し、低位PCM
信号ｅと低位PCM信号ｈ及びｋとが低位PCM信号x7に対応
し、低位PCM信号ｏが低位PCM信号x8に対応する。
このように、切替回路によって低位PCM信号を切替制
御して、高位PCM信号を生成するための低位PCM信号を生
成するようにしたから、複数のAIS発生回路を用いるこ
となく、AIS送出回路の構成を簡略化することができ
る。
御して、高位PCM信号を生成するための低位PCM信号を生
成するようにしたから、複数のAIS発生回路を用いるこ
となく、AIS送出回路の構成を簡略化することができ
る。
切替回路2,多重回路６及び10及びクロック分周回路14
を一つの回路素子で構成する。
を一つの回路素子で構成する。
切替回路3,多重回路７及び11及びクロック分周回路15
で一つの回路素子で構成する。
で一つの回路素子で構成する。
切替回路4,多重回路８及び12及びクロック分周回路16
で一つの回路素子を構成する。
で一つの回路素子を構成する。
切替回路5,多重回路９及び13及びクロック分周回路17
で一つの素子を構成する。
で一つの素子を構成する。
以上説明したように本発明では，高位PCM信号に対応
してAIS発生回路を備える必要がなく、AIS発生回路では
必要最小限の低位PCM信号を発生するようにすればよい
から、つまり、AIS信号用の発生回路の大部分共用する
ようにしたから、その結果、AIS送出回路の回路規模を
小さくすることができるという効果がある。さらに、AI
S送出回路を構成する素子数を減らすことが可能とな
り、このため素子間の接続が大幅に少なくなり，従来に
比べて小さな実装面積でAIS送出回路を実現することが
可能となり，また消費電流も小さくすることができる効
果がある。
してAIS発生回路を備える必要がなく、AIS発生回路では
必要最小限の低位PCM信号を発生するようにすればよい
から、つまり、AIS信号用の発生回路の大部分共用する
ようにしたから、その結果、AIS送出回路の回路規模を
小さくすることができるという効果がある。さらに、AI
S送出回路を構成する素子数を減らすことが可能とな
り、このため素子間の接続が大幅に少なくなり，従来に
比べて小さな実装面積でAIS送出回路を実現することが
可能となり，また消費電流も小さくすることができる効
果がある。
第１図は本発明によるAIS送出回路の一実施例を示すブ
ロック図，第２図は，従来のAIS送出回路を示すブロッ
ク図である。 a:低位PCMクロック,b:高位PCMクロック,c:分周クロッ
ク,d:低位PCM信号,e:低位PCM信号,f:低位PCM信号,g:低
位PCM信号,h:低位PCM信号,i:低位PCM信号,j:低位PCM信
号,k:低位PCM信号,l:低位PCM信号,m:低位PCM信号,n:低
位PCM信号,o:低位PCM信号,p:高位PCM信号,q:高位PCM信
号,r:高位PCM信号,s:高位PCM信号,t:高位PCM信号,u:高
位PCM信号,v:高位PCM信号,w:高位PCM信号,x1:低位PCM信
号,x2:低位PCM信号,x3:低位PCM信号,x4:低位PCM信号,x
5:低位PCM信号,x6:低位PCM信号,x7:低位PCM信号,x8:低
位PCM信号,1:AIS発生回路,2:切替回路,3:切替回路,4:切
替回路,5:切替回路,6:多重回路,7:多重回路,8:多重回
路,9:多重回路,10:多重回路,11:多重回路,12:多重回路,
13:多重回路,14:クロック分周回路,15:クロック分周回
路,16:クロック分周回路,17:クロック分周回路,18:クロ
ック分周回路,19:クロック分周回路,20:クロック分周回
路,21:クロック分周回路,22:AIS発生回路,23:AIS発生回
路,24:AIS発生回路,25:AIS発生回路,26:AIS発生回路,2
7:AIS発生回路,28:AIS発生回路,29:AIS発生回路。
ロック図，第２図は，従来のAIS送出回路を示すブロッ
ク図である。 a:低位PCMクロック,b:高位PCMクロック,c:分周クロッ
ク,d:低位PCM信号,e:低位PCM信号,f:低位PCM信号,g:低
位PCM信号,h:低位PCM信号,i:低位PCM信号,j:低位PCM信
号,k:低位PCM信号,l:低位PCM信号,m:低位PCM信号,n:低
位PCM信号,o:低位PCM信号,p:高位PCM信号,q:高位PCM信
号,r:高位PCM信号,s:高位PCM信号,t:高位PCM信号,u:高
位PCM信号,v:高位PCM信号,w:高位PCM信号,x1:低位PCM信
号,x2:低位PCM信号,x3:低位PCM信号,x4:低位PCM信号,x
5:低位PCM信号,x6:低位PCM信号,x7:低位PCM信号,x8:低
位PCM信号,1:AIS発生回路,2:切替回路,3:切替回路,4:切
替回路,5:切替回路,6:多重回路,7:多重回路,8:多重回
路,9:多重回路,10:多重回路,11:多重回路,12:多重回路,
13:多重回路,14:クロック分周回路,15:クロック分周回
路,16:クロック分周回路,17:クロック分周回路,18:クロ
ック分周回路,19:クロック分周回路,20:クロック分周回
路,21:クロック分周回路,22:AIS発生回路,23:AIS発生回
路,24:AIS発生回路,25:AIS発生回路,26:AIS発生回路,2
7:AIS発生回路,28:AIS発生回路,29:AIS発生回路。
Claims (1)
- 【請求項１】PCMパルス列でフレームが構成され、該フ
レームを一系統分として複数の低位PCM信号が多重化さ
れた高位PCM信号を複数個同期多重したPCM多重信号を伝
送路信号とする中継装置に用いられ、低位PCM信号用ク
ロックに応じて２系統分のAIS信号用の第１及び第２の
低位PCM信号を発生するとともに高位PCM信号の識別信号
を複数発生するAIS発生手段と、前記第１及び第２の低
位PCM信号を受け前記識別信号に応じて一系統分の第３
の低位PCM信号を出力する第１の切替手段と、前記第２
の低位PCM信号を受け前記識別信号に応じて一系統分の
第４の低位PCM信号を出力する第２の切替手段と、高位P
CM信号用クロックを前記低位PCM信号用クロックに変換
するクロック分周手段と、前記第１の低位PCM信号を受
け前記低位PCM信号用クロックに基づいて第１の高位PCM
信号を生成する第１の生成手段と、前記第２の低位PCM
信号及び前記識別信号のうち一部を受け前記低位PCM信
号用クロックに応じて第２の高位PCM信号を生成する第
２の生成手段と、前記第３の低位PCM信号を受け前記低
位PCM信号用クロックに基づいて第３の高位PCM信号を生
成する第３の生成手段と、前記第４の低位PCM信号を受
け前記低位PCM信号用クロックに基づいて第４の高位PCM
信号を生成する第４の生成手段とを有することを特徴と
するAIS送出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20020388A JPH0810857B2 (ja) | 1988-08-12 | 1988-08-12 | Ａｉｓ送出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20020388A JPH0810857B2 (ja) | 1988-08-12 | 1988-08-12 | Ａｉｓ送出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0250640A JPH0250640A (ja) | 1990-02-20 |
| JPH0810857B2 true JPH0810857B2 (ja) | 1996-01-31 |
Family
ID=16420517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20020388A Expired - Lifetime JPH0810857B2 (ja) | 1988-08-12 | 1988-08-12 | Ａｉｓ送出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0810857B2 (ja) |
-
1988
- 1988-08-12 JP JP20020388A patent/JPH0810857B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0250640A (ja) | 1990-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5282210A (en) | Time-division-multiplexed data transmission system | |
| US5164940A (en) | Modular communication system with allocatable bandwidth | |
| US4509168A (en) | Digital remote switching unit | |
| KR100208227B1 (ko) | 프로세서와 디바이스간의 타임 슬롯 스위치 | |
| JPH0250640A (ja) | Ａｉｓ送出回路 | |
| JPH01231450A (ja) | 通信システムの同期クロック供給方式 | |
| JP2888004B2 (ja) | 伝送回線インタフェース回路 | |
| JPS6320931A (ja) | デ−タ伝送装置 | |
| JP3005997B2 (ja) | 同期多重方式 | |
| JPH0323017B2 (ja) | ||
| JPH0315868B2 (ja) | ||
| JPH1032888A (ja) | ディジタル交換機の時分割多重化方式 | |
| JP2504028B2 (ja) | 中継装置 | |
| US6282199B1 (en) | ATM switch system employing an efficient clock pulse division technique | |
| JP3001311B2 (ja) | データ通信処理回路 | |
| GB2286099A (en) | Modular communication system with allocatable bandwidth | |
| JP2590923B2 (ja) | 多重化ｐｃｍ信号中継装置 | |
| JP2626487B2 (ja) | 伝送装置 | |
| JPH02149141A (ja) | 回線編集装置 | |
| JPH05276170A (ja) | モニタ信号伝送方式 | |
| JPS6125398A (ja) | ル−プ状デイジタル通信路の分岐插入装置 | |
| JPH06252870A (ja) | データ多重化伝送方式 | |
| JPH0697956A (ja) | Ａｔｍ／ｓｔｍ統合ノードアクセス方式 | |
| JPH05153073A (ja) | 多重化回路 | |
| JPH0220135A (ja) | 同期多重変換装置 |