JPH10164162A - ビタビ復号回路 - Google Patents
ビタビ復号回路Info
- Publication number
- JPH10164162A JPH10164162A JP8323792A JP32379296A JPH10164162A JP H10164162 A JPH10164162 A JP H10164162A JP 8323792 A JP8323792 A JP 8323792A JP 32379296 A JP32379296 A JP 32379296A JP H10164162 A JPH10164162 A JP H10164162A
- Authority
- JP
- Japan
- Prior art keywords
- data
- phase
- signal
- value
- decoding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 33
- 238000013507 mapping Methods 0.000 claims description 14
- 238000004364 calculation method Methods 0.000 claims description 4
- 238000001514 detection method Methods 0.000 abstract description 21
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 238000007476 Maximum Likelihood Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 2
- 238000013506 data mapping Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Landscapes
- Error Detection And Correction (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】 ユニークワードを付加して位相不確定性を除
去する同期方式では、伝送するデータ量が低減し、４５
°及びそれと直交する検波回路を付加し、切り換える従
来の復号方法はＢＰＳＫ、ＱＰＳＫのビタビ復号と比較
して２倍以上の回路を必要とする。 【解決手段】 データ変換部４はブランチメトリック発
生のテーブルと共に、座標変換テーブルを有し、位相不
確定性除去のための位相回転をノード判定制御部８の出
力に基づいて座標変換テーブルを用いて行う。また、デ
ータ変換部４から出力されたデータに対して加算比較回
路５、パスメモリ部６及び最尤判定部７によりビタビ復
号されるが、出力３ビットのうちＳ／Ｎの良い２ビット
データをビタビ復号し、その値より残りの１ビットのデ
ータを復号する。これにより、４５°及びその直交検波
に付随した回路を不要にできる。
去する同期方式では、伝送するデータ量が低減し、４５
°及びそれと直交する検波回路を付加し、切り換える従
来の復号方法はＢＰＳＫ、ＱＰＳＫのビタビ復号と比較
して２倍以上の回路を必要とする。 【解決手段】 データ変換部４はブランチメトリック発
生のテーブルと共に、座標変換テーブルを有し、位相不
確定性除去のための位相回転をノード判定制御部８の出
力に基づいて座標変換テーブルを用いて行う。また、デ
ータ変換部４から出力されたデータに対して加算比較回
路５、パスメモリ部６及び最尤判定部７によりビタビ復
号されるが、出力３ビットのうちＳ／Ｎの良い２ビット
データをビタビ復号し、その値より残りの１ビットのデ
ータを復号する。これにより、４５°及びその直交検波
に付随した回路を不要にできる。
Description
【０００１】
【発明の属する技術分野】本発明はビタビ復号回路に係
り、特に８相位相変調（ＰＳＫ）された多値信号の復調
におけるビタビ復号回路に関する。
り、特に８相位相変調（ＰＳＫ）された多値信号の復調
におけるビタビ復号回路に関する。
【０００２】
【従来の技術】多値位相変調方式については、直交位相
変調（ＱＰＳＫ）、８相ＰＳＫ、１６値直交振幅変調
（１６ＱＡＭ）、６４ＱＡＭ、２５６ＱＡＭなどの変調
方式が知られている。このうち、８相ＰＳＫの復調にお
いては同期検波用の基準搬送波再生時に、位相差３６０
°の間に８個の安定点が存在するコスタスループによる
再生装置で再生すると、再生搬送波がこの８個の安定点
のどれか１つの安定点に引き込まれ、常時所定の位相の
基準搬送波を再生することができない位相不確定性が存
在するが、８相ＰＳＫではＢＰＳＫ、ＱＰＳＫなどの復
調の際に通常使用される差動論理回路による位相不確定
性除去ができないため、位相不確定性を除去するため
に、特定パターンのユニークワードをデータ伝送部に付
加した同期方式や、４５°位相検波の付加を行い位相同
期点への切り換えを行う方式などが採用されている。
変調（ＱＰＳＫ）、８相ＰＳＫ、１６値直交振幅変調
（１６ＱＡＭ）、６４ＱＡＭ、２５６ＱＡＭなどの変調
方式が知られている。このうち、８相ＰＳＫの復調にお
いては同期検波用の基準搬送波再生時に、位相差３６０
°の間に８個の安定点が存在するコスタスループによる
再生装置で再生すると、再生搬送波がこの８個の安定点
のどれか１つの安定点に引き込まれ、常時所定の位相の
基準搬送波を再生することができない位相不確定性が存
在するが、８相ＰＳＫではＢＰＳＫ、ＱＰＳＫなどの復
調の際に通常使用される差動論理回路による位相不確定
性除去ができないため、位相不確定性を除去するため
に、特定パターンのユニークワードをデータ伝送部に付
加した同期方式や、４５°位相検波の付加を行い位相同
期点への切り換えを行う方式などが採用されている。
【０００３】また、８相ＰＳＫでは４５°位相角を含む
ため、０°／９０°の直交検波では一部の距離において
最大の信号対雑音比（Ｓ／Ｎ）が得られないため、位相
不確定性を除去する後者の４５°位相検波結果を、ビタ
ビ復号に用いてビタビ復号を行う方法や、符号化率を”
１”に近くする方法等がとられている。
ため、０°／９０°の直交検波では一部の距離において
最大の信号対雑音比（Ｓ／Ｎ）が得られないため、位相
不確定性を除去する後者の４５°位相検波結果を、ビタ
ビ復号に用いてビタビ復号を行う方法や、符号化率を”
１”に近くする方法等がとられている。
【０００４】
【発明が解決しようとする課題】しかるに、ユニークワ
ードをデータ伝送部に付加して位相不確定性を除去する
同期方式では、ユニークワードを付加することで実際に
伝送するデータ量が低減し、また、ユニークワードを付
加しないときと同一のデータ量を伝送しようとした場合
はビットレートが高くなり、変調波の占有帯域幅を広げ
てしまう。
ードをデータ伝送部に付加して位相不確定性を除去する
同期方式では、ユニークワードを付加することで実際に
伝送するデータ量が低減し、また、ユニークワードを付
加しないときと同一のデータ量を伝送しようとした場合
はビットレートが高くなり、変調波の占有帯域幅を広げ
てしまう。
【０００５】また、４５°及びそれと直交する検波回路
を付加し、切り換える従来の復号方法はＢＰＳＫ、ＱＰ
ＳＫのビタビ復号と比較して２倍以上の回路を必要と
し、コスト、保守性、信頼性の点で不利であるという問
題がある。
を付加し、切り換える従来の復号方法はＢＰＳＫ、ＱＰ
ＳＫのビタビ復号と比較して２倍以上の回路を必要と
し、コスト、保守性、信頼性の点で不利であるという問
題がある。
【０００６】本発明は以上の点に鑑みなされたもので、
ユニークワードの付加無しに０°／９０°の直交検波の
みでビタビ復号の符号化利得が得られるビタビ復号回路
を提供することを目的とする。
ユニークワードの付加無しに０°／９０°の直交検波の
みでビタビ復号の符号化利得が得られるビタビ復号回路
を提供することを目的とする。
【０００７】また、本発明の他の目的は、簡単な構成の
位相不確定性除去のための回路により、８相ＰＳＫ復調
を行い得るビタビ復号回路を提供することにある。
位相不確定性除去のための回路により、８相ＰＳＫ復調
を行い得るビタビ復号回路を提供することにある。
【０００８】更に、本発明の他の目的は、ロジックレベ
ルで動作することで、高速にビタビ復号を行い得るビタ
ビ復号回路を提供することにある。
ルで動作することで、高速にビタビ復号を行い得るビタ
ビ復号回路を提供することにある。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
め、本発明は、８相ＰＳＫ信号を直交検波してＩ信号と
Ｑ信号を出力する復調部と、Ｉ信号とＱ信号を入力信号
として受け、８相逆マッピング及びユークリッド距離計
算をテーブルを用いて行い、ユークリッド距離が最小な
４個のブランチメトリックを発生するデータ変換部と、
データ変換部から出力されたブランチメトリックの３ビ
ットデータのうちＳ／Ｎが良い方の２ビットデータをビ
タビ復号し、その値より残りの１ビットデータを復号す
る復号手段とを有することを特徴とする。
め、本発明は、８相ＰＳＫ信号を直交検波してＩ信号と
Ｑ信号を出力する復調部と、Ｉ信号とＱ信号を入力信号
として受け、８相逆マッピング及びユークリッド距離計
算をテーブルを用いて行い、ユークリッド距離が最小な
４個のブランチメトリックを発生するデータ変換部と、
データ変換部から出力されたブランチメトリックの３ビ
ットデータのうちＳ／Ｎが良い方の２ビットデータをビ
タビ復号し、その値より残りの１ビットデータを復号す
る復号手段とを有することを特徴とする。
【００１０】この発明では、直交検波により発生するレ
ベル比の小さい（Ｓ／Ｎの悪い）１ビットのデータにつ
いて、レベル比の大きい（Ｓ／Ｎの良い）２ビットデー
タをビタビ復号し、その復号データから残りの１ビット
のデータを復号する。
ベル比の小さい（Ｓ／Ｎの悪い）１ビットのデータにつ
いて、レベル比の大きい（Ｓ／Ｎの良い）２ビットデー
タをビタビ復号し、その復号データから残りの１ビット
のデータを復号する。
【００１１】また、本発明はデータ変換部が、位相不確
定性除去のための座標変換テーブルを有し、復号手段に
より得られるパスメモリの最大値に達した値をオーバー
フローとして計数し、単位時間当りのオーバーフロー回
数がしきい値を越えたときにデータ変換部の座標変換テ
ーブルを用いて座標変換したブランチメトリックを発生
させるための位相制御を行うノード判定制御部を有する
ように構成したものである。
定性除去のための座標変換テーブルを有し、復号手段に
より得られるパスメモリの最大値に達した値をオーバー
フローとして計数し、単位時間当りのオーバーフロー回
数がしきい値を越えたときにデータ変換部の座標変換テ
ーブルを用いて座標変換したブランチメトリックを発生
させるための位相制御を行うノード判定制御部を有する
ように構成したものである。
【００１２】この発明では、データ変換部はブランチメ
トリック発生のテーブルと共に、座標変換（位相回転）
のテーブルを有しており、位相不確定性除去のための位
相回転をブランチメトリック発生に擬似的に行うことに
より、８相ＰＳＫ信号の検波について４５°及びそれと
直交したデータ検出と処理切換が不要にできる。
トリック発生のテーブルと共に、座標変換（位相回転）
のテーブルを有しており、位相不確定性除去のための位
相回転をブランチメトリック発生に擬似的に行うことに
より、８相ＰＳＫ信号の検波について４５°及びそれと
直交したデータ検出と処理切換が不要にできる。
【００１３】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。
て図面と共に説明する。
【００１４】図１は本発明になるビタビ復号回路の一実
施の形態のブロック図を示す。同図に示すように、この
実施の形態は復調部１とビタビ復号部２から構成されて
いる。ビタビ復号部２は、Ａ／Ｄコンバータ３ａ、３
ｂ、データ変換部４、加算比較回路５、パスメモリ部
６、最尤判定部７、ノード判定制御部８、遅延部９及び
データ復号部１０から構成されている。
施の形態のブロック図を示す。同図に示すように、この
実施の形態は復調部１とビタビ復号部２から構成されて
いる。ビタビ復号部２は、Ａ／Ｄコンバータ３ａ、３
ｂ、データ変換部４、加算比較回路５、パスメモリ部
６、最尤判定部７、ノード判定制御部８、遅延部９及び
データ復号部１０から構成されている。
【００１５】復調部１は入力された８相ＰＳＫ変調波
を、再生キャリアにより直交検波を行い、更にナイキス
トフィルタにより最適なＳ／Ｎ化を行って得られた２種
類のアナログ信号をそれぞれビタビ復号部２内のＡ／Ｄ
コンバータ３ａ、３ｂに供給する。
を、再生キャリアにより直交検波を行い、更にナイキス
トフィルタにより最適なＳ／Ｎ化を行って得られた２種
類のアナログ信号をそれぞれビタビ復号部２内のＡ／Ｄ
コンバータ３ａ、３ｂに供給する。
【００１６】Ａ／Ｄコンバータ３ａ及び３ｂはそれぞれ
入力されたアナログ信号を、同時に入力される再生クロ
ックにてサンプリングを行い、４ビットのディジタルデ
ータである０°検波用同相信号（Ｉ信号）と９０°検波
用直交信号（Ｑ信号）とを出力する。データ変換部４
は、入力されたＩ信号とＱ信号に対して、それぞれ８相
逆マッピング・座標変換、２乗ユークリッド距離計算を
テーブルを参照して行う。
入力されたアナログ信号を、同時に入力される再生クロ
ックにてサンプリングを行い、４ビットのディジタルデ
ータである０°検波用同相信号（Ｉ信号）と９０°検波
用直交信号（Ｑ信号）とを出力する。データ変換部４
は、入力されたＩ信号とＱ信号に対して、それぞれ８相
逆マッピング・座標変換、２乗ユークリッド距離計算を
テーブルを参照して行う。
【００１７】テーブルはリード・オンリ・メモリ（ＲＯ
Ｍ）に記憶されている。このＲＯＭのアドレスにＡ／Ｄ
コンバータ３ａ、３ｂから入力される４ビットのＩ信号
及び４ビットのＱ信号と、後述のノード判定制御部８か
らの２ビットの位相制御信号と、１ビットの硬判定・軟
判定が入力され、ブランチメトリックを発生するテーブ
ルは、復号される３ビットデータのａチャンネルデータ
（ａ値）が”１”と”０”のときで、ユークリッド距離
が最小となる方を出力するので、４個のテーブルよりブ
ランチメトリックを発生する。それは、二重パスよりト
レリス線図により復号を行うが、ａ値が”０”、”１”
とも同じメトリック値と加算するので、ユークリッド距
離の最小を出力することで二重パスの選択をすることに
等しい。
Ｍ）に記憶されている。このＲＯＭのアドレスにＡ／Ｄ
コンバータ３ａ、３ｂから入力される４ビットのＩ信号
及び４ビットのＱ信号と、後述のノード判定制御部８か
らの２ビットの位相制御信号と、１ビットの硬判定・軟
判定が入力され、ブランチメトリックを発生するテーブ
ルは、復号される３ビットデータのａチャンネルデータ
（ａ値）が”１”と”０”のときで、ユークリッド距離
が最小となる方を出力するので、４個のテーブルよりブ
ランチメトリックを発生する。それは、二重パスよりト
レリス線図により復号を行うが、ａ値が”０”、”１”
とも同じメトリック値と加算するので、ユークリッド距
離の最小を出力することで二重パスの選択をすることに
等しい。
【００１８】加算比較回路５及びパスメモリ部６は、二
重パスによりトレリス線図の復号を行う。最尤判定部７
は、パスメモリ部６より入力された４個のメトリック値
の中から、最もメトリック値が小さなものを選択して選
択コード値としてパスメモリ部６へ出力する。
重パスによりトレリス線図の復号を行う。最尤判定部７
は、パスメモリ部６より入力された４個のメトリック値
の中から、最もメトリック値が小さなものを選択して選
択コード値としてパスメモリ部６へ出力する。
【００１９】データ復号部１０は、Ａ／Ｄコンバータ３
ａ、３ｂより遅延部９を通して入力されるＩ信号及びＱ
信号の座標点と、パスメモリ部６から入力されるデータ
（ｂ，ｃチャンネルデータ）とよりａ値が”１”，”
０”の時のユークリッド距離を求め、ユークリッド距離
が小さい方のａ値をＩ信号として出力し、またｂ、ｃチ
ャンネルデータをＱ信号として出力する。また、Ｉ信号
については２値の差動復号を行う。
ａ、３ｂより遅延部９を通して入力されるＩ信号及びＱ
信号の座標点と、パスメモリ部６から入力されるデータ
（ｂ，ｃチャンネルデータ）とよりａ値が”１”，”
０”の時のユークリッド距離を求め、ユークリッド距離
が小さい方のａ値をＩ信号として出力し、またｂ、ｃチ
ャンネルデータをＱ信号として出力する。また、Ｉ信号
については２値の差動復号を行う。
【００２０】ノード判定制御部８は、パスメモリ部６の
出力データを入力信号として受け、ある期間のオーバー
フロー回数をカウントし、そのカウント値がスレッショ
ルドレベルを越えたならば、２ビットカウンタをカウン
トアップし、データ変換部４位相（座標）を４ビットず
らす。なお、ａ値については、差動復号により２値の位
相不確定性除去が行われるため、ｂ，ｃチャンネルデー
タで構成されるデータ間、すなわち、３６０°／Ｎ（Ｎ
は８相ＰＳＫの場合８）の半分の位相制御を行えばよ
い。
出力データを入力信号として受け、ある期間のオーバー
フロー回数をカウントし、そのカウント値がスレッショ
ルドレベルを越えたならば、２ビットカウンタをカウン
トアップし、データ変換部４位相（座標）を４ビットず
らす。なお、ａ値については、差動復号により２値の位
相不確定性除去が行われるため、ｂ，ｃチャンネルデー
タで構成されるデータ間、すなわち、３６０°／Ｎ（Ｎ
は８相ＰＳＫの場合８）の半分の位相制御を行えばよ
い。
【００２１】遅延部９はａ値のデータを得るため、デー
タ復号部１０に入力されるｂ，ｃ値の処理遅延分の遅延
時間をＡ／Ｄコンバータ３ａ、３ｂの出力Ｉ信号、Ｑ信
号に与え、データ復号部１０に出力する。
タ復号部１０に入力されるｂ，ｃ値の処理遅延分の遅延
時間をＡ／Ｄコンバータ３ａ、３ｂの出力Ｉ信号、Ｑ信
号に与え、データ復号部１０に出力する。
【００２２】次に、この実施の形態の位相不確定性除去
のための位相制御動作について、図２及び図３を併せ参
照して説明する。入力された８相ＰＳＫ変調は、復調部
１に入力されて２種類の検波信号に直交検波され、その
２種類の検波信号がそれぞれビタビ復号部２内のＡ／Ｄ
コンバータ３ａ、３ｂに入力されて、それぞれ４ビット
のディジタルデータであるＩ信号とＱ信号に変換され
る。これらのＩ信号とＱ信号はそれぞれデータ変換部４
に入力されて、初期の座標によりデータの直交によるベ
クトル合成点のブランチメトリック発生及びユークリッ
ド距離算出が行われる。
のための位相制御動作について、図２及び図３を併せ参
照して説明する。入力された８相ＰＳＫ変調は、復調部
１に入力されて２種類の検波信号に直交検波され、その
２種類の検波信号がそれぞれビタビ復号部２内のＡ／Ｄ
コンバータ３ａ、３ｂに入力されて、それぞれ４ビット
のディジタルデータであるＩ信号とＱ信号に変換され
る。これらのＩ信号とＱ信号はそれぞれデータ変換部４
に入力されて、初期の座標によりデータの直交によるベ
クトル合成点のブランチメトリック発生及びユークリッ
ド距離算出が行われる。
【００２３】このデータ変換部４の出力信号は、加算比
較回路５、パスメモリ部６及び最尤判定部７により、ビ
タビ復号が行われる。この際、正常位相にて検波したデ
ータと異なる位相にて検波したデータのメトリックの分
散、時間変化が異なることから、正常位相にて検波した
データと異なる位相にて検波したデータのメトリックの
分散値の差を算出し、更にそれを積分した値が、ある値
より小さければ正しい位相でないとし、位相転換するこ
とで位相不確定性の除去ができることが知られている。
較回路５、パスメモリ部６及び最尤判定部７により、ビ
タビ復号が行われる。この際、正常位相にて検波したデ
ータと異なる位相にて検波したデータのメトリックの分
散、時間変化が異なることから、正常位相にて検波した
データと異なる位相にて検波したデータのメトリックの
分散値の差を算出し、更にそれを積分した値が、ある値
より小さければ正しい位相でないとし、位相転換するこ
とで位相不確定性の除去ができることが知られている。
【００２４】しかし、この実施の形態では、パスメモリ
がパスメモリ部６の最大値に達した値をオーバーフロー
とし、このオーバーフロー値を監視し、オーバーフロー
値が復号後のビットエラー値の例えば１０-2値相当以上
発生した時に位相相違と判定し、座標変換制御をデータ
変換部４に対して行う。この判定と座標変換制御はノー
ド判定制御部８により行う。ここで、図２はそれぞれ４
ビットのＩ信号、Ｑ信号のマッピング構成を示し、ａ〜
ｇは８相ＰＳＫ信号の８個のデータ点（マッピングポイ
ント）を示す。ここで、横軸がＩ信号、縦軸がＱ信号を
示す。また図３はデータ変換部４における位相回転によ
るマッピングデータ表を示す。図３において、マッピン
グポイントａ〜ｈは図２のデータ点Ａ〜Ｈに相当し、マ
ッピングポイントＡを４５°位相回転すると、０°のマ
ッピングポイントＨの値に制御され、９０°位相回転す
ると０°のマッピングポイントＧの値に制御され、同様
に４５°位相回転する毎に０°のマッピングポイント
Ｆ，Ｅ，Ｄ，Ｃ，Ｂの値に制御される。他のマッピング
ポイントについても同様である。なお、図３中、それぞ
れ３桁のデータは左からａ、ｂ、ｃの各チャンネルのデ
ータである。
がパスメモリ部６の最大値に達した値をオーバーフロー
とし、このオーバーフロー値を監視し、オーバーフロー
値が復号後のビットエラー値の例えば１０-2値相当以上
発生した時に位相相違と判定し、座標変換制御をデータ
変換部４に対して行う。この判定と座標変換制御はノー
ド判定制御部８により行う。ここで、図２はそれぞれ４
ビットのＩ信号、Ｑ信号のマッピング構成を示し、ａ〜
ｇは８相ＰＳＫ信号の８個のデータ点（マッピングポイ
ント）を示す。ここで、横軸がＩ信号、縦軸がＱ信号を
示す。また図３はデータ変換部４における位相回転によ
るマッピングデータ表を示す。図３において、マッピン
グポイントａ〜ｈは図２のデータ点Ａ〜Ｈに相当し、マ
ッピングポイントＡを４５°位相回転すると、０°のマ
ッピングポイントＨの値に制御され、９０°位相回転す
ると０°のマッピングポイントＧの値に制御され、同様
に４５°位相回転する毎に０°のマッピングポイント
Ｆ，Ｅ，Ｄ，Ｃ，Ｂの値に制御される。他のマッピング
ポイントについても同様である。なお、図３中、それぞ
れ３桁のデータは左からａ、ｂ、ｃの各チャンネルのデ
ータである。
【００２５】データ変換部４では、この座標変換制御を
受け、Ｉ信号とＱ信号のベクトル合成点の座標変換を変
化した形でテーブル値を出力する。このテーブル値に対
して加算比較回路５、パスメモリ部６及び最尤判定部７
により、ビタビ復号が行われ、また、ノード判定制御部
８により前記オーバーフロー値が復号後のビットエラー
値の１０-2値相当以下になったと判定された時に上記の
データ変換部４の位相回転を止める。
受け、Ｉ信号とＱ信号のベクトル合成点の座標変換を変
化した形でテーブル値を出力する。このテーブル値に対
して加算比較回路５、パスメモリ部６及び最尤判定部７
により、ビタビ復号が行われ、また、ノード判定制御部
８により前記オーバーフロー値が復号後のビットエラー
値の１０-2値相当以下になったと判定された時に上記の
データ変換部４の位相回転を止める。
【００２６】次に、本実施の形態の復調データの不確定
性の復号動作について、図４を併せ参照して説明する。
８相ＰＳＫ変調の際に、任意にデータのマッピングを行
うが、本説明に関し、図４に示すマッピングにて動作説
明を行う。また、畳み込みを２／３で行う。この場合、
１チャンネルに対しては、畳み込み符号化されてないデ
ータをａチャンネルデータとしたとき、図４に示すよう
に、レベル１とレベル２間に０，１の変化点が存在する
が、この変化点はレベル２、レベル３に比較しＳ／Ｎが
悪く、ビタビ復号されないため、データの誤りが大きく
なってしまう。
性の復号動作について、図４を併せ参照して説明する。
８相ＰＳＫ変調の際に、任意にデータのマッピングを行
うが、本説明に関し、図４に示すマッピングにて動作説
明を行う。また、畳み込みを２／３で行う。この場合、
１チャンネルに対しては、畳み込み符号化されてないデ
ータをａチャンネルデータとしたとき、図４に示すよう
に、レベル１とレベル２間に０，１の変化点が存在する
が、この変化点はレベル２、レベル３に比較しＳ／Ｎが
悪く、ビタビ復号されないため、データの誤りが大きく
なってしまう。
【００２７】ただし、このときのｂ，ｃチャンネルデー
タを見ると、１１，００であり、この値を見ることで、
ａチャンネルのデータ判断が可能となる。また、ｂ，ｃ
チャンネルデータはビタビ復号が行われるため、このビ
タビ復号により、より確からしさが得られる。このｂ，
ｃチャンネルデータと同時にａチャンネルデータの復号
を行うため、Ａ／Ｄコンバータ３ａ、３ｂの出力データ
（Ｉ信号、Ｑ信号）に対し遅延部９によりビタビ復号分
の遅延を与えてデータ復号部１０に入力し、ｂ，ｃチャ
ンネルデータよりａチャンネルデータを復号する。この
後、ａチャンネルデータについて差動復号化を行う。以
上により、ａチャンネルデータはビタビ復号と同等のビ
ットエラー改善が行われる。
タを見ると、１１，００であり、この値を見ることで、
ａチャンネルのデータ判断が可能となる。また、ｂ，ｃ
チャンネルデータはビタビ復号が行われるため、このビ
タビ復号により、より確からしさが得られる。このｂ，
ｃチャンネルデータと同時にａチャンネルデータの復号
を行うため、Ａ／Ｄコンバータ３ａ、３ｂの出力データ
（Ｉ信号、Ｑ信号）に対し遅延部９によりビタビ復号分
の遅延を与えてデータ復号部１０に入力し、ｂ，ｃチャ
ンネルデータよりａチャンネルデータを復号する。この
後、ａチャンネルデータについて差動復号化を行う。以
上により、ａチャンネルデータはビタビ復号と同等のビ
ットエラー改善が行われる。
【００２８】
【発明の効果】以上説明したように、本発明によれば、
直交検波により発生するレベル比の小さい（Ｓ／Ｎの悪
い）データについて、レベル比の大きい（Ｓ／Ｎの良
い）データをビタビ復号し、その復号データより符号利
得のないチャンネルデータを復号するようにしたため、
ユニークワードの付加なしに８相ＰＳＫ変調されたデー
タのビタビ復号を０°／９０°の直交検波のみにてビタ
ビ復号の符号化利得が得られる。
直交検波により発生するレベル比の小さい（Ｓ／Ｎの悪
い）データについて、レベル比の大きい（Ｓ／Ｎの良
い）データをビタビ復号し、その復号データより符号利
得のないチャンネルデータを復号するようにしたため、
ユニークワードの付加なしに８相ＰＳＫ変調されたデー
タのビタビ復号を０°／９０°の直交検波のみにてビタ
ビ復号の符号化利得が得られる。
【００２９】また、本発明によれば、データ変換部はブ
ランチメトリック発生のテーブルと共に、座標変換（位
相回転）のテーブルを有しており、位相不確定性除去の
ための位相回転をブランチメトリック発生に擬似的に行
うことにより、８相ＰＳＫ信号の検波について４５°及
びそれと直交したデータ検出と処理切換が不要にできる
ため、８相ＰＳＫ変調されたデータの復調の際に発生す
る位相不確定性除去のための回路を簡略化でき、回路規
模が小さいことで保守性、信頼性を向上することができ
る。
ランチメトリック発生のテーブルと共に、座標変換（位
相回転）のテーブルを有しており、位相不確定性除去の
ための位相回転をブランチメトリック発生に擬似的に行
うことにより、８相ＰＳＫ信号の検波について４５°及
びそれと直交したデータ検出と処理切換が不要にできる
ため、８相ＰＳＫ変調されたデータの復調の際に発生す
る位相不確定性除去のための回路を簡略化でき、回路規
模が小さいことで保守性、信頼性を向上することができ
る。
【００３０】更に、本発明によれば、ロジックレベルで
動作するため装置の高速化を実現できる。
動作するため装置の高速化を実現できる。
【図１】本発明の一実施の形態のブロック図である。
【図２】本発明の座標変換例を示す概念図である。
【図３】座標変換時、各位相角に値するマッピングデー
タを示す図である。
タを示す図である。
【図４】８相ＰＳＫデータマッピング例を示す概念図で
ある。
ある。
１ 復調部 ２ ビタビ復号部 ３ａ、３ｂ Ａ／Ｄコンバータ ４ データ変換部 ５ 加算比較回路 ６ パスメモリ部 ７ 最尤判定部 ８ ノード判定制御部 ９ 遅延部 １０ データ復号部
Claims (2)
- 【請求項１】 ８相ＰＳＫ信号を直交検波してＩ信号と
Ｑ信号を出力する復調部と、 前記Ｉ信号とＱ信号を入力信号として受け、８相逆マッ
ピング及びユークリッド距離計算をテーブルを用いて行
い、ユークリッド距離が最小な４個のブランチメトリッ
クを発生するデータ変換部と、 前記データ変換部から出力された前記ブランチメトリッ
クの３ビットデータのうちＳ／Ｎが良い方の２ビットデ
ータをビタビ復号し、その値より残りの１ビットデータ
を復号する復号手段とを有することを特徴とするビタビ
復号回路。 - 【請求項２】 前記データ変換部は、位相不確定性除去
のための座標変換テーブルを有し、前記復号手段により
得られるパスメモリの最大値に達した値をオーバーフロ
ーとして計数し、単位時間当りのオーバーフロー回数が
しきい値を越えたときに前記データ変換部の座標変換テ
ーブルを用いて座標変換した前記ブランチメトリックを
発生させるための位相制御を行うノード判定制御部を有
することを特徴とする請求項１記載のビタビ復号回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08323792A JP3099759B2 (ja) | 1996-12-04 | 1996-12-04 | ビタビ復号回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08323792A JP3099759B2 (ja) | 1996-12-04 | 1996-12-04 | ビタビ復号回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10164162A true JPH10164162A (ja) | 1998-06-19 |
| JP3099759B2 JP3099759B2 (ja) | 2000-10-16 |
Family
ID=18158675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08323792A Expired - Fee Related JP3099759B2 (ja) | 1996-12-04 | 1996-12-04 | ビタビ復号回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3099759B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6907026B2 (en) | 2000-06-27 | 2005-06-14 | Hitachi Kokusai Electric Inc. | Receiving apparatus for signal transmission system of orthogonal frequency division multiplexing type |
| KR100682245B1 (ko) * | 2000-12-30 | 2007-02-15 | 매그나칩 반도체 유한회사 | 채널 영향에 따라 입력신호를 보정하는 비터비 디코더 |
| KR100785863B1 (ko) * | 2001-06-30 | 2007-12-13 | 매그나칩 반도체 유한회사 | Ｑｐｓｋ 디모듈레이터와 비터비 디코더를 인터페이스하는인터페이스장치 및 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0497842U (ja) * | 1991-01-14 | 1992-08-25 |
-
1996
- 1996-12-04 JP JP08323792A patent/JP3099759B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6907026B2 (en) | 2000-06-27 | 2005-06-14 | Hitachi Kokusai Electric Inc. | Receiving apparatus for signal transmission system of orthogonal frequency division multiplexing type |
| KR100682245B1 (ko) * | 2000-12-30 | 2007-02-15 | 매그나칩 반도체 유한회사 | 채널 영향에 따라 입력신호를 보정하는 비터비 디코더 |
| KR100785863B1 (ko) * | 2001-06-30 | 2007-12-13 | 매그나칩 반도체 유한회사 | Ｑｐｓｋ 디모듈레이터와 비터비 디코더를 인터페이스하는인터페이스장치 및 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3099759B2 (ja) | 2000-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5233630A (en) | Method and apparatus for resolving phase ambiguities in trellis coded modulated data | |
| US5428631A (en) | Method and apparatus for resolving phase ambiguities in trellis coded modulated data | |
| US5469452A (en) | Viterbi decoder bit efficient chainback memory method and decoder incorporating same | |
| US5457705A (en) | Method of and system for data transmission employing trellis coded modulation | |
| JPH0810879B2 (ja) | 復調装置 | |
| CA2333173C (en) | Bs digital broadcast receiver | |
| JPH0837467A (ja) | ビタビ復号器およびビタビ復号方法 | |
| JP3099759B2 (ja) | ビタビ復号回路 | |
| US5608763A (en) | Method and apparatus for decoding a radio frequency signal containing a sequence of phase values | |
| US5848102A (en) | Method and apparatus for encoding/decoding QAM trellis coded data | |
| US8238459B2 (en) | Decoding device and method, receiving device and method, and program | |
| JP2000315957A (ja) | 復号装置 | |
| KR100524379B1 (ko) | 코셋 매핑을 이용한 프래그머틱 티씨엠 복호기 및 그 방법 | |
| JPS62190934A (ja) | デ−タ復調装置 | |
| JPH066400A (ja) | ビット尤度演算装置 | |
| EP2328313B1 (en) | Method and apparatus for demodulating differential binary phase shift keying modulated signals | |
| JPH0955771A (ja) | ディジタル伝送信号復調システム | |
| JPH08288967A (ja) | 伝送方式とその送受信装置及びトレリス復号器 | |
| JP3381286B2 (ja) | ビタビ復号方法およびその装置 | |
| JP2003110468A (ja) | 受信装置および方法、送信装置および方法、通信システム、記録媒体、並びにプログラム | |
| JP2701702B2 (ja) | ビタビ復号回路 | |
| JPH07114424B2 (ja) | 搬送波同期復調装置 | |
| JP3362864B2 (ja) | 多値変調信号復調装置 | |
| GB2302779A (en) | Decoding punctured convolutionally encoded data | |
| JP3342449B2 (ja) | ビタビ復号装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |