JPH08110426A - Method of manufacturing optical waveguide - Google Patents

Method of manufacturing optical waveguide

Info

Publication number
JPH08110426A
JPH08110426A JP24604094A JP24604094A JPH08110426A JP H08110426 A JPH08110426 A JP H08110426A JP 24604094 A JP24604094 A JP 24604094A JP 24604094 A JP24604094 A JP 24604094A JP H08110426 A JPH08110426 A JP H08110426A
Authority
JP
Japan
Prior art keywords
bench
substrate
pattern
clad layer
glass film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24604094A
Other languages
Japanese (ja)
Inventor
Hiroaki Okano
広明 岡野
Keiichi Higuchi
恵一 樋口
Naoto Uetsuka
尚登 上塚
Tatsuo Teraoka
達夫 寺岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP24604094A priority Critical patent/JPH08110426A/en
Publication of JPH08110426A publication Critical patent/JPH08110426A/en
Pending legal-status Critical Current

Links

Landscapes

  • Optical Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 基板上の余分な第1クラッド層用ガラス膜を
均一に研磨して削り取ることができ、光学特性の優れた
光導波路の製造方法を提供する。 【構成】 基板20上にベンチ23a とこれと同じ高さの凸
状部23b を形成し、基板20上にガラス膜24を形成するこ
とにより溝内に第1クラッド層25を埋め込むと共に、基
板23に形成された余分なガラス膜24a,24b を研磨により
均一に削り取ってベンチ23a 及び凸状部23b の面を露出
させる。次に基板に埋め込まれた第1クラッド層25の上
にコア導波路27を形成し、コア導波路27上に第2クラッ
ド層29を形成し、第2クラッド層29に微細加工を施すこ
とにより基板上に半導体素子を載置するためのベンチ23
a を再び露出させる。
(57) [Summary] [Object] To provide a method for producing an optical waveguide having excellent optical characteristics, by which an extra glass film for a first cladding layer on a substrate can be uniformly polished and scraped off. [Structure] A bench 23a and a convex portion 23b having the same height as the bench 23a are formed on a substrate 20, and a glass film 24 is formed on the substrate 20 to embed the first clad layer 25 in the groove, The extra glass films 24a, 24b formed on the surface are evenly shaved by polishing to expose the surfaces of the bench 23a and the convex portion 23b. Next, the core waveguide 27 is formed on the first clad layer 25 embedded in the substrate, the second clad layer 29 is formed on the core waveguide 27, and the second clad layer 29 is subjected to fine processing. Bench for mounting semiconductor devices on the board 23
Expose a again.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は光導波路の製造方法に関
し、特に半導体光源や半導体光検出器等の半導体素子を
搭載するためのベンチを有する光導波路の製造方法に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing an optical waveguide, and more particularly to a method for manufacturing an optical waveguide having a bench for mounting semiconductor elements such as a semiconductor light source and a semiconductor photodetector.

【0002】[0002]

【従来の技術】Si基板上に光集積回路を形成する場
合、半導体光源や半導体光検出器等の半導体光素子を搭
載するためのSiベンチと光導波路とを形成する必要が
ある。
2. Description of the Related Art When forming an optical integrated circuit on a Si substrate, it is necessary to form an Si bench for mounting a semiconductor optical device such as a semiconductor light source or a semiconductor photodetector and an optical waveguide.

【0003】図3(a)〜図3(l)は半導体素子を搭
載するためのベンチを有する光導波路の製造方法の従来
例を示す図である。
3 (a) to 3 (l) are views showing a conventional example of a method of manufacturing an optical waveguide having a bench for mounting a semiconductor element.

【0004】外径3インチ、両面に酸化膜(SiO2
1μmが形成された厚さ1mmのSi基板1上にレジス
トを塗布する(図3(a))。
Outer diameter 3 inches, oxide film (SiO 2 ) on both sides
A resist is applied on a Si substrate 1 having a thickness of 1 mm and having a thickness of 1 μm (FIG. 3A).

【0005】レジストを塗布した後、このレジストにベ
ンチ用フォトマスクパターンをマスクアライナーで転写
してSiベンチ用パターン2を形成する(図3
(b))。
After applying a resist, a bench photomask pattern is transferred to the resist by a mask aligner to form a Si bench pattern 2 (FIG. 3).
(B)).

【0006】図4は図3(b)に示したベンチを形成す
るためのベンチ用パターン2を形成した基板の表面を示
す図であり、1つの基板から得ようとする光導波路の数
(図4では8個)だけパターンが形成されている。
FIG. 4 is a diagram showing the surface of a substrate on which the bench pattern 2 for forming the bench shown in FIG. 3B is formed. The number of optical waveguides to be obtained from one substrate (FIG. 4 has 8 patterns).

【0007】次に反応性イオンエッチング(RIE)ま
たは弗酸を用いて余分な酸化膜を除去し、その後残され
たSiO2 をマスクとしてSi基板1のエッチングを行
う。エッチャントは濃度40重量%、温度40℃の水酸
化カリウム(KOH)の水溶液を用い、深さ25μmの
エッチングを行い、凸状メサ部からなるベンチ3aを有
する第1クラッド層埋め込み用基板3を形成する(図3
(c))。
Next, the excess oxide film is removed using reactive ion etching (RIE) or hydrofluoric acid, and the Si substrate 1 is etched using the remaining SiO 2 as a mask. The etchant is an aqueous solution of potassium hydroxide (KOH) having a concentration of 40% by weight and a temperature of 40 ° C., and is etched to a depth of 25 μm to form a first clad layer embedding substrate 3 having a bench 3a composed of a convex mesa portion. Yes (Fig. 3
(C)).

【0008】第1クラッド層埋め込み用基板3の上面
に、SiO2 のガラス膜4を電子ビーム蒸着法で25μ
m堆積させる(図3(d))。
A glass film 4 of SiO 2 is formed on the upper surface of the substrate 3 for embedding the first clad layer by 25 μm by an electron beam evaporation method.
m (FIG. 3D).

【0009】研磨により溝以外の余分なSiO2 のガラ
ス膜を削り取ってベンチ3aの面を露出させ、残ったガ
ラス膜を第1クラッド層5とする(図3(e))。
Excessive SiO 2 glass film other than the grooves is removed by polishing to expose the surface of the bench 3a, and the remaining glass film is used as the first cladding layer 5 (FIG. 3 (e)).

【0010】第1クラッド層5が埋め込まれた基板3上
に、屈折率n0 を有するコアガラス膜6を電子ビーム蒸
着法で8μm形成する(図3(f))。
On the substrate 3 in which the first cladding layer 5 is embedded, a core glass film 6 having a refractive index n 0 is formed by electron beam evaporation to a thickness of 8 μm (FIG. 3 (f)).

【0011】コアガラス膜6の表面上に、マグネトロン
・スパッタリング法によりWSi膜を1μm形成する。
レジストを塗布した後、マスクアライナーでコアパター
ンを転写し、反応性イオンエッチングでコアガラス膜を
エッチングし、第1クラッド層5上に図面上左右に延び
る断面矩形のコア導波路7を形成する(図3(g))。
A WSi film of 1 μm is formed on the surface of the core glass film 6 by a magnetron sputtering method.
After applying the resist, the core pattern is transferred with a mask aligner and the core glass film is etched by reactive ion etching to form a core waveguide 7 having a rectangular cross section on the first clad layer 5 extending in the left-right direction in the drawing ( FIG. 3 (g)).

【0012】コア導波路7に対して火炎体積法を用い
て、SiO2 −B2 3 −P2 5 系の多孔質ガラス膜
8を300μm形成する(図3(h))。
A flame volume method is applied to the core waveguide 7 to form a SiO 2 —B 2 O 3 —P 2 O 5 based porous glass film 8 of 300 μm (FIG. 3 (h)).

【0013】基板を電気炉内において、石英ガラス炉心
管内に位置させ、Heガス雰囲気内で1330℃の温度
で1時間保持することにより透明ガラス化して、第2ク
ラッド層9を厚さ30μm形成し、石英系ガラス導波路
とする(図3(i))。
The substrate was placed in a quartz glass furnace tube in an electric furnace, and was kept in a He gas atmosphere at a temperature of 1330 ° C. for 1 hour to be a transparent vitrification, and a second cladding layer 9 having a thickness of 30 μm was formed. , A quartz glass waveguide (FIG. 3 (i)).

【0014】第2クラッド層9の表面にスパッタリング
法により金属膜10を形成する(図3(j))。
A metal film 10 is formed on the surface of the second cladding layer 9 by the sputtering method (FIG. 3 (j)).

【0015】フォトリソグラフィによりベンチ3aの表
面を露出させるためのベンチ露出用のパターン11を形
成する(図3(k))。
A bench exposure pattern 11 for exposing the surface of the bench 3a is formed by photolithography (FIG. 3 (k)).

【0016】このパターン11をもとに反応性イオンエ
ッチングを用いて余分な石英系ガラスを削り取ることに
より孔12が形成されSiベンチ3aが露出する(図3
(l))。
Based on this pattern 11, excess silica glass is shaved off by reactive ion etching to form a hole 12 and expose the Si bench 3a (FIG. 3).
(L)).

【0017】[0017]

【発明が解決しようとする課題】ところで、第1クラッ
ド層を埋め込むための溝加工が施されているSi基板に
対して屈折率n0 を有するSiO2 ガラスが成膜され
る。このSi基板に形成された溝以外の余分なガラス膜
を研磨により削り取りベンチ3aとなるSi基板の面を
出すが、図4に示すようにSi基板に対して第1クラッ
ド層を埋め込むための溝加工を施すのに用いるSiベン
チ用パターン2は、Si基板中心に対して軸対称ではな
いため、面内均一にSi基板に形成された余分なガラス
膜を研磨により削り取ることが困難である。この結果、
Si基板に埋め込まれた第1クラッド層の深さ方向の厚
みも面内で±5μm以上ばらつき、これによりガラス導
波路の光学特性を著しく劣化させてしまう。
By the way, a SiO 2 glass having a refractive index n 0 is formed on a Si substrate which is grooved for embedding the first cladding layer. Excess glass film other than the grooves formed in the Si substrate is ground by polishing to expose the surface of the Si substrate that will be the bench 3a. As shown in FIG. 4, a groove for burying the first cladding layer in the Si substrate is used. Since the Si bench pattern 2 used for processing is not axially symmetric with respect to the center of the Si substrate, it is difficult to grind off the extra glass film formed on the Si substrate uniformly in the plane. As a result,
The thickness of the first clad layer embedded in the Si substrate in the depth direction also varies by ± 5 μm or more in the plane, which significantly deteriorates the optical characteristics of the glass waveguide.

【0018】そこで、本発明の目的は、上記課題を解決
し、基板上の余分なガラス膜を均一に研磨して削り取る
ことができ、光学特性の優れた光導波路の製造方法を提
供することにある。
Therefore, an object of the present invention is to solve the above-mentioned problems and to provide a method for manufacturing an optical waveguide having excellent optical characteristics, by which an excessive glass film on a substrate can be uniformly polished and scraped off. is there.

【0019】[0019]

【課題を解決するための手段】上記目的を達成するため
に本発明は、基板上に第1クラッド層を埋め込むための
溝及び半導体素子を載置するための凸状のベンチを形成
し、基板上に溝を埋め込むのに充分な厚さを有する第1
クラッド層用ガラス膜を形成すると共に、基板に形成さ
れた余分なガラス膜を上記ベンチが露出するまで研磨
し、この研磨後の基板上にコアガラス膜を形成し、コア
ガラス膜にフォトリソグラフィ及び反応性イオンエッチ
ングを施して溝内に埋め込まれた第1クラッド層上にコ
ア導波路を形成し、コア導波路を形成した基板上に第2
クラッド層を形成し、第2クラッド層に対してフォトリ
ソグラフィ及び反応性イオンエッチングを用いて微細加
工を施すことによりベンチを露出させる光導波路の製造
方法において、ベンチを形成する際、ベンチ用パターン
及び研磨用ダミーパターンが配列されたベンチ用フォト
マスクを用いて基板上にベンチと同じ高さの凸状部をベ
ンチと共に形成するものである。
In order to achieve the above object, the present invention provides a substrate for forming a groove for embedding a first cladding layer and a convex bench for mounting a semiconductor element on the substrate. First having a sufficient thickness to fill a groove thereover
While forming the glass film for the clad layer, the excess glass film formed on the substrate is polished until the bench is exposed, the core glass film is formed on the substrate after this polishing, and the core glass film is subjected to photolithography and A core waveguide is formed on the first clad layer embedded in the groove by reactive ion etching, and a second core is formed on the substrate on which the core waveguide is formed.
In a method of manufacturing an optical waveguide, in which a clad layer is formed and the second clad layer is subjected to microfabrication using photolithography and reactive ion etching to expose the bench, a bench pattern and a bench pattern are formed when the bench is formed. By using a bench photomask in which dummy patterns for polishing are arranged, a convex portion having the same height as the bench is formed on the substrate together with the bench.

【0020】上記構成に加え本発明は研磨用ダミーパタ
ーンをベンチ用マスクパターンを包囲するように配置し
たベンチ用フォトマスクパターンを用いるものである。
In addition to the above structure, the present invention uses a bench photomask pattern in which a polishing dummy pattern is arranged so as to surround the bench mask pattern.

【0021】[0021]

【作用】上記構成によれば、基板に対してベンチ用パタ
ーン及び研磨用ダミーパターンが配列されたベンチ用フ
ォトマスクを用いて第1クラッド層を埋め込むための溝
及び半導体素子を載置するための凸状のベンチを形成す
るので、ベンチが形成される部分のガラス膜と同じ厚さ
のガラス膜が、研磨用ダミーパターンに対応した部分に
形成される。このようなガラス膜が形成された基板をベ
ンチが露出するまで研磨すると、ベンチ用パターン及び
研磨用ダミーパターンの上のガラス膜が同時に研磨され
るので、ガラス膜が均一に研磨されているか否かが分か
り、研磨具合に基づいて研磨面を調整することにより、
面内均一に余分なガラス膜が削り取られる。このように
して形成されたベンチに半導体素子を搭載すると優れた
光学特性が得られる。
According to the above structure, the groove for embedding the first cladding layer and the semiconductor element are mounted by using the bench photomask in which the bench pattern and the polishing dummy pattern are arranged on the substrate. Since the convex bench is formed, the glass film having the same thickness as the glass film in the portion where the bench is formed is formed in the portion corresponding to the polishing dummy pattern. If the substrate on which such a glass film is formed is polished until the bench is exposed, the glass film on the bench pattern and the polishing dummy pattern is polished at the same time. By adjusting the polishing surface based on the polishing condition,
Excessive glass film is scraped off evenly in the plane. When a semiconductor element is mounted on the bench thus formed, excellent optical characteristics can be obtained.

【0022】また、研磨用ダミーパターンがベンチ用マ
スクパターンを包囲するように配置されたベンチ用フォ
トマスクを用いた場合には、研磨面の片寄りがいっそう
容易に分かるので修正しやすくなり、ガラス膜の均一な
研磨が容易となる。
Further, when a bench photomask in which a polishing dummy pattern is arranged so as to surround the bench mask pattern is used, the deviation of the polishing surface can be more easily seen, which makes it easier to correct the glass. Uniform polishing of the film is facilitated.

【0023】[0023]

【実施例】以下、本発明の一実施例を添付図面に基づい
て詳述する。
An embodiment of the present invention will be described in detail below with reference to the accompanying drawings.

【0024】図1(a)〜図1(l)は本発明の光導波
路の製造方法の一実施例を示す図であり、図2は図1に
示したベンチを形成するためのベンチ用フォトマスクパ
ターンを示す図である。
1 (a) to 1 (l) are views showing an embodiment of a method for manufacturing an optical waveguide according to the present invention, and FIG. 2 is a bench photo for forming the bench shown in FIG. It is a figure which shows a mask pattern.

【0025】外径3インチ、両面にSiO2 膜1μmが
形成された厚さ1mmのSi基板20上に、レジストを
塗布する(図1(a))。
A resist is applied onto a Si substrate 20 having an outer diameter of 3 inches and a SiO 2 film of 1 μm formed on both sides and a thickness of 1 mm (FIG. 1A).

【0026】レジストを塗布したSiベンチ用フォトマ
スクパターンと、研磨用ダミーマスクパターンとをレジ
ストに転写して、フォトマスクパターン21、研磨用ダ
ミーマスクパターン22を形成する(図1(b))。
The Si bench photomask pattern coated with the resist and the polishing dummy mask pattern are transferred to the resist to form a photomask pattern 21 and a polishing dummy mask pattern 22 (FIG. 1B).

【0027】ここで、図2はフォトマスクパターン2
1,22を形成した基板の表面を示す図であり、図2に
示すように研磨用ダミーマスクパターン22は、Siベ
ンチ用マスクパターン21を包囲するように例えば図の
上下左右に略口の字状に配置されている(研磨用ダミー
マスクパターン22の配置は略口の字状に限定されるも
のではなく、三角形状でも多角形状でもよい)。
Here, FIG. 2 shows a photomask pattern 2.
It is a figure which shows the surface of the board | substrate which formed 1 and 22, and the dummy mask pattern 22 for polishing as shown in FIG. (The arrangement of the polishing dummy mask pattern 22 is not limited to the substantially square shape, and may be triangular or polygonal).

【0028】反応性イオンエッチング又は弗酸を用いて
余分な酸化膜を除去し、残されたSiO2 をマスクとし
てSi基板20のエッチングを行う。エッチャントは濃
度40重量%、温度40℃の水酸化カリウム(KOH)
の水溶液を用い、深さ25μmのエッチングを行い、S
i基板20にベンチ23aとこれと同じ高さを有する複
数の凸状部を形成し第1クラッド層埋め込み用基板23
が形成される(図1(c))。
Excessive oxide film is removed by reactive ion etching or hydrofluoric acid, and the Si substrate 20 is etched using the remaining SiO 2 as a mask. The etchant is potassium hydroxide (KOH) with a concentration of 40% by weight and a temperature of 40 ° C.
Etching is performed to a depth of 25 μm using
The bench 23a and a plurality of convex portions having the same height as the bench 23a are formed on the i substrate 20, and the first clad layer embedding substrate 23 is formed.
Are formed (FIG. 1C).

【0029】第1クラッド層埋め込み用基板23に対し
てSiO2 のガラス膜24を電子ビーム蒸着法で25μ
m堆積させる(図1(d))。
A glass film 24 of SiO 2 is deposited on the first clad layer-embedding substrate 23 by electron beam evaporation to a thickness of 25 μm.
m (FIG. 1D).

【0030】研磨によって溝以外の余分なSiO2 のガ
ラス膜24a,24bを削り取ることにより、溝内に第
1クラッド層25を形成する(図1(e))。
Excessive glass films 24a, 24b of SiO 2 other than the grooves are scraped off by polishing to form the first cladding layer 25 in the grooves (FIG. 1 (e)).

【0031】第1クラッド層25が埋め込まれた基板2
3上に、屈折率n0 を有するコアガラス膜26を電子ビ
ーム蒸着法で約8μmの厚さで一様に形成する(図1
(f))。
Substrate 2 in which the first cladding layer 25 is embedded
3, a core glass film 26 having a refractive index n 0 is uniformly formed by electron beam evaporation to a thickness of about 8 μm (FIG. 1).
(F)).

【0032】コアガラス膜26の表面上に、マグネトロ
ン・スパッタリング法によりWSi膜を1μm形成す
る。さらに、レジストを塗布後、マスクアライナーでコ
アパターンを転写し、反応性イオンエッチングでコアガ
ラス膜をエッチングし、第1クラッド層25上に図面上
左右に延びる断面矩形のコア導波路27を形成する(図
1(g))。
A WSi film of 1 μm is formed on the surface of the core glass film 26 by the magnetron sputtering method. Further, after applying a resist, the core pattern is transferred by a mask aligner, and the core glass film is etched by reactive ion etching to form a core waveguide 27 having a rectangular cross section on the first clad layer 25 and extending left and right in the drawing. (FIG. 1 (g)).

【0033】コア導波路27が形成された基板23を、
加熱されたターンテーブル上に置き、火炎堆積法を用い
て、SiO2 −B2 3 −P2 5 系の多孔質ガラス膜
28を300μm形成する(図1(h))。
The substrate 23 on which the core waveguide 27 is formed is
It is placed on a heated turntable, and a SiO 2 —B 2 O 3 —P 2 O 5 -based porous glass film 28 of 300 μm is formed by the flame deposition method (FIG. 1 (h)).

【0034】このSi基板を電気炉内において、石英ガ
ラス炉心管内に位置させ、Heガス雰囲気で1330℃
の温度で1時間保持することにより透明ガラス化して、
第2クラッド層29を厚さ30μm形成し、石英系ガラ
ス導波路とする。尚、本実施例ではコア導波路の幅及び
高さは共に8μm、コア、第1クラッド、第2クラッド
間の比屈折率差Δは0.3%である(図1(i))。
This Si substrate was placed in a quartz glass furnace tube in an electric furnace and heated at 1330 ° C. in a He gas atmosphere.
By virtue of holding for 1 hour at the temperature of
The second clad layer 29 is formed with a thickness of 30 μm to form a silica glass waveguide. In this example, the width and height of the core waveguide are both 8 μm, and the relative refractive index difference Δ between the core, the first cladding, and the second cladding is 0.3% (FIG. 1 (i)).

【0035】次にSi基板上に、半導体素子(図示せ
ず)を搭載するためのSiベンチ23aを露出させるた
め、Si基板上の光導波路部以外の石英系ガラス部分を
除去する。これにはまず、第2クラッド層29の表面に
スパッタリング法により金属膜30を形成する(図1
(j))。
Next, in order to expose the Si bench 23a for mounting a semiconductor element (not shown) on the Si substrate, the silica glass portion other than the optical waveguide portion on the Si substrate is removed. First, a metal film 30 is formed on the surface of the second cladding layer 29 by a sputtering method (FIG. 1).
(J)).

【0036】フォトリソグラフィによりSiベンチ23
aの表面を露出させるためのパターン31を形成する
(図1(k))。
Si bench 23 is formed by photolithography.
A pattern 31 for exposing the surface of a is formed (FIG. 1 (k)).

【0037】このパターン31をもとに反応性イオンエ
ッチングを用いて余分な石英系ガラスを削り取ることに
より孔32が形成されSiベンチ23aが露出される
(図1(l))。
Based on this pattern 31, excess silica glass is scraped off by reactive ion etching to form a hole 32 and expose the Si bench 23a (FIG. 1 (l)).

【0038】その基板をダイシングして、最終的に光導
波路チップを得る。
The substrate is diced to finally obtain an optical waveguide chip.

【0039】次に実施例の作用を述べる。Next, the operation of the embodiment will be described.

【0040】基板20に対してベンチ用パターン21及
び研磨用ダミーパターン22が配列されたベンチ用フォ
トマスクを用いて第1クラッド層25を埋め込むための
溝加工を施すので、ベンチ23aが形成される部分のガ
ラス膜24aと同じ厚さのガラス膜24bを、研磨用ダ
ミーパターン22に対応した凸状部23b上に形成する
ことができる。このようなガラス膜24a、24bが形
成された基板23を研磨すると、ベンチ23aと凸状部
23bの高さが同じであり、しかもそれらの上に形成さ
れたガラス膜24a、24bの厚さも同じであるため、
ガラス膜24a,24bが均一に研磨され、仮に均一に
研磨されないときは、凸状部23bの一部分が先に露出
するためガラス膜24a,24bが均一に研磨されてい
るか否かが容易に分かり、研磨具合に基づいて研磨面を
調整することにより、面内均一に余分なガラス膜24
a,24bが削り取られる。このようにして形成された
ベンチ23aに半導体素子を搭載すると優れた光学特性
が得られる。
Since a groove for embedding the first cladding layer 25 is formed on the substrate 20 using a bench photomask in which the bench pattern 21 and the polishing dummy pattern 22 are arranged, the bench 23a is formed. The glass film 24b having the same thickness as that of the glass film 24a of the part can be formed on the convex portion 23b corresponding to the polishing dummy pattern 22. When the substrate 23 having such glass films 24a and 24b formed thereon is polished, the bench 23a and the convex portion 23b have the same height, and the glass films 24a and 24b formed thereon have the same thickness. Because
When the glass films 24a and 24b are uniformly polished, and if they are not uniformly polished, it is easy to know whether or not the glass films 24a and 24b are uniformly polished because a part of the convex portion 23b is exposed first. By adjusting the polishing surface based on the polishing condition, the excess glass film 24 can be uniformly coated in the surface.
a and 24b are scraped off. When a semiconductor element is mounted on the bench 23a thus formed, excellent optical characteristics can be obtained.

【0041】以上において本実施例によれば、基板に対
して第1クラッド層を埋め込むための溝加工を施す前
に、ベンチ用パターン及び研磨用ダミーパターンが配列
されたベンチ用フォトマスクパターンを用いて基板にベ
ンチ用パターン及び研磨用ダミーパターンを形成するこ
とにより、基板上の余分なガラス膜を均一に削り取るこ
とができ、光学特性の優れた光導波路を製造することが
できる。
As described above, according to the present embodiment, the bench photomask pattern in which the bench pattern and the polishing dummy pattern are arranged is used before the groove processing for embedding the first cladding layer is performed on the substrate. By forming the bench pattern and the polishing dummy pattern on the substrate, the excess glass film on the substrate can be scraped off uniformly, and an optical waveguide having excellent optical characteristics can be manufactured.

【0042】尚本実施例では基板にSi基板を用い、導
波路を石英系ガラス導波路とした場合で説明したが、こ
れに限定されるものではない。
In this embodiment, a Si substrate is used as the substrate and the quartz glass waveguide is used as the waveguide. However, the present invention is not limited to this.

【0043】[0043]

【発明の効果】以上要するに本発明によれば、次のよう
な優れた効果を発揮する。
In summary, according to the present invention, the following excellent effects are exhibited.

【0044】基板上にベンチ及びこれと同じ高さの凸状
部を形成したことにより、余分な第1クラッド層用ガラ
ス膜を均一に削り取ることができるので、光学特性の優
れた光導波路を製造することができる。
By forming the bench and the convex portion having the same height as the bench on the substrate, the excess glass film for the first cladding layer can be evenly scraped off, so that an optical waveguide having excellent optical characteristics can be manufactured. can do.

【図面の簡単な説明】[Brief description of drawings]

【図1】(a)〜(l)は本発明の光導波路の製造方法
の一実施例を示す図である。
1A to 1L are views showing an embodiment of a method for manufacturing an optical waveguide of the present invention.

【図2】図1(b)に示した基板表面を示す図である。FIG. 2 is a diagram showing the surface of the substrate shown in FIG.

【図3】(a)〜(l)は半導体素子を搭載するための
ベンチを有する光導波路の製造方法の従来例を示す図で
ある。
3 (a) to 3 (l) are diagrams showing a conventional example of a method of manufacturing an optical waveguide having a bench for mounting a semiconductor element.

【図4】図3(b)に示した基板表面を示す図である。FIG. 4 is a diagram showing a substrate surface shown in FIG. 3 (b).

【符号の説明】[Explanation of symbols]

20 基板(Si基板) 21 ベンチ用パターン(フォトマスクパターン) 22 研磨用ダミー(マスク)パターン(フォトマスク
パターン) 23 第1クラッド層埋め込み用基板(基板) 23a ベンチ 23b 凸状部 25 第1クラッド層 29 第2クラッド層
20 Substrate (Si Substrate) 21 Bench Pattern (Photomask Pattern) 22 Polishing Dummy (Mask) Pattern (Photomask Pattern) 23 First Cladding Layer Embedded Substrate (Substrate) 23a Bench 23b Convex Section 25 First Cladding Layer 29 Second clad layer

フロントページの続き (72)発明者 寺岡 達夫 茨城県日立市日高町5丁目1番1号 日立 電線株式会社オプトロシステム研究所内Front page continuation (72) Inventor Tatsuo Teraoka 5-1-1 Hidaka-cho, Hitachi-shi, Ibaraki Hitachi Cable Co., Ltd.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 基板上に第1クラッド層を埋め込むため
の溝及び半導体素子を載置するための凸状のベンチを形
成し、該基板上に上記溝を埋め込むのに充分な厚さを有
する第1クラッド層用ガラス膜を形成すると共に、上記
基板に形成された余分なガラス膜を上記ベンチが露出す
るまで研磨し、この研磨後の基板上にコアガラス膜を形
成し、該コアガラス膜にフォトリソグラフィ及び反応性
イオンエッチングを施して上記溝内に埋め込まれた第1
クラッド層上にコア導波路を形成し、該コア導波路を形
成した基板上に第2クラッド層を形成し、上記第2クラ
ッド層に対してフォトリソグラフィ及び反応性イオンエ
ッチングを用いて微細加工を施すことにより上記ベンチ
を露出させる光導波路の製造方法において、上記ベンチ
を形成する際、ベンチ用パターン及び研磨用ダミーパタ
ーンが配列されたベンチ用フォトマスクを用いて上記基
板上に上記ベンチと同じ高さの凸状部を上記ベンチと共
に形成することを特徴とする光導波路の製造方法。
1. A groove for embedding a first clad layer and a convex bench for mounting a semiconductor element are formed on a substrate, and the groove has a thickness sufficient to embed the groove on the substrate. A glass film for the first cladding layer is formed, and an extra glass film formed on the substrate is polished until the bench is exposed, and a core glass film is formed on the substrate after the polishing. The first trench embedded in the groove by photolithography and reactive ion etching.
A core waveguide is formed on the clad layer, a second clad layer is formed on the substrate on which the core waveguide is formed, and the second clad layer is subjected to microfabrication by photolithography and reactive ion etching. In the method of manufacturing an optical waveguide in which the bench is exposed by performing the process, when forming the bench, a bench photomask on which a bench pattern and a polishing dummy pattern are arranged is used and the same height as the bench is formed on the substrate. A method for manufacturing an optical waveguide, characterized in that the convex portion of the ridge is formed together with the bench.
【請求項2】 上記研磨用ダミーパターンが上記ベンチ
用マスクパターンを包囲するように配置されたベンチ用
フォトマスクを用いる請求項1記載の光導波路の製造方
法。
2. The method of manufacturing an optical waveguide according to claim 1, wherein a bench photomask in which the polishing dummy pattern is arranged so as to surround the bench mask pattern is used.
JP24604094A 1994-10-12 1994-10-12 Method of manufacturing optical waveguide Pending JPH08110426A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24604094A JPH08110426A (en) 1994-10-12 1994-10-12 Method of manufacturing optical waveguide

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24604094A JPH08110426A (en) 1994-10-12 1994-10-12 Method of manufacturing optical waveguide

Publications (1)

Publication Number Publication Date
JPH08110426A true JPH08110426A (en) 1996-04-30

Family

ID=17142568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24604094A Pending JPH08110426A (en) 1994-10-12 1994-10-12 Method of manufacturing optical waveguide

Country Status (1)

Country Link
JP (1) JPH08110426A (en)

Similar Documents

Publication Publication Date Title
JPH027010A (en) Manufacture of element having tandem groove
JP2006512611A (en) Optical waveguide fabrication method
JPH09197178A (en) Production of optical device and packaging structure
US4931077A (en) Method of manufacturing a planar optical component
JPH0527132A (en) Method of manufacturing waveguide type optical component
US5903697A (en) Optical waveguide, method of making the same and integrated optical device
JP3204439B2 (en) Fabrication method of mounting substrate for hybrid optical integration
JPH08110426A (en) Method of manufacturing optical waveguide
JP2893093B2 (en) Fabrication method of optical waveguide with fiber guide
JP3208744B2 (en) Manufacturing method of optical waveguide
JP4420264B2 (en) Method for forming optical waveguide
JPH0843654A (en) Quartz glass waveguide and method of manufacturing the same
JPH0727090B2 (en) Method of manufacturing optical waveguide
JP3208555B2 (en) Method for manufacturing hybrid optical integrated circuit
JP3795848B2 (en) Optical planar circuit type optical element manufacturing method
JP4042288B2 (en) Manufacturing method of optical waveguide
JP3809792B2 (en) Manufacturing method of optical waveguide
JP2000121859A (en) Manufacturing method of embedded optical waveguide
JP2663841B2 (en) Manufacturing method of optical coupling structure
JPH08236747A (en) Method for manufacturing hybrid optical integrated circuit
JP2001005168A (en) Mask for near field exposure and its manufacture
JP3571843B2 (en) Method for manufacturing hybrid optical integrated circuit
JP3264256B2 (en) Manufacturing method and mounting structure of optical device
JP2002258087A (en) Manufacturing method of optical waveguide
JPH0473650A (en) Mask for fine working