JPH08110426A - 光導波路の製造方法 - Google Patents
光導波路の製造方法Info
- Publication number
- JPH08110426A JPH08110426A JP24604094A JP24604094A JPH08110426A JP H08110426 A JPH08110426 A JP H08110426A JP 24604094 A JP24604094 A JP 24604094A JP 24604094 A JP24604094 A JP 24604094A JP H08110426 A JPH08110426 A JP H08110426A
- Authority
- JP
- Japan
- Prior art keywords
- bench
- substrate
- pattern
- clad layer
- glass film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 61
- 239000011521 glass Substances 0.000 claims abstract description 41
- 238000005498 polishing Methods 0.000 claims abstract description 29
- 238000005253 cladding Methods 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 11
- 238000001020 plasma etching Methods 0.000 claims description 11
- 238000000206 photolithography Methods 0.000 claims description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005566 electron beam evaporation Methods 0.000 description 4
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000005373 porous glass Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000004017 vitrification Methods 0.000 description 1
Landscapes
- Optical Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 基板上の余分な第１クラッド層用ガラス膜を
均一に研磨して削り取ることができ、光学特性の優れた
光導波路の製造方法を提供する。 【構成】 基板20上にベンチ23a とこれと同じ高さの凸
状部23b を形成し、基板20上にガラス膜24を形成するこ
とにより溝内に第１クラッド層25を埋め込むと共に、基
板23に形成された余分なガラス膜24a,24b を研磨により
均一に削り取ってベンチ23a 及び凸状部23b の面を露出
させる。次に基板に埋め込まれた第１クラッド層25の上
にコア導波路27を形成し、コア導波路27上に第２クラッ
ド層29を形成し、第２クラッド層29に微細加工を施すこ
とにより基板上に半導体素子を載置するためのベンチ23
a を再び露出させる。
均一に研磨して削り取ることができ、光学特性の優れた
光導波路の製造方法を提供する。 【構成】 基板20上にベンチ23a とこれと同じ高さの凸
状部23b を形成し、基板20上にガラス膜24を形成するこ
とにより溝内に第１クラッド層25を埋め込むと共に、基
板23に形成された余分なガラス膜24a,24b を研磨により
均一に削り取ってベンチ23a 及び凸状部23b の面を露出
させる。次に基板に埋め込まれた第１クラッド層25の上
にコア導波路27を形成し、コア導波路27上に第２クラッ
ド層29を形成し、第２クラッド層29に微細加工を施すこ
とにより基板上に半導体素子を載置するためのベンチ23
a を再び露出させる。
Description
【０００１】
【産業上の利用分野】本発明は光導波路の製造方法に関
し、特に半導体光源や半導体光検出器等の半導体素子を
搭載するためのベンチを有する光導波路の製造方法に関
する。
し、特に半導体光源や半導体光検出器等の半導体素子を
搭載するためのベンチを有する光導波路の製造方法に関
する。
【０００２】
【従来の技術】Ｓｉ基板上に光集積回路を形成する場
合、半導体光源や半導体光検出器等の半導体光素子を搭
載するためのＳｉベンチと光導波路とを形成する必要が
ある。
合、半導体光源や半導体光検出器等の半導体光素子を搭
載するためのＳｉベンチと光導波路とを形成する必要が
ある。
【０００３】図３（ａ）〜図３（ｌ）は半導体素子を搭
載するためのベンチを有する光導波路の製造方法の従来
例を示す図である。
載するためのベンチを有する光導波路の製造方法の従来
例を示す図である。
【０００４】外径３インチ、両面に酸化膜（ＳｉＯ2 ）
１μｍが形成された厚さ１ｍｍのＳｉ基板１上にレジス
トを塗布する（図３（ａ））。
１μｍが形成された厚さ１ｍｍのＳｉ基板１上にレジス
トを塗布する（図３（ａ））。
【０００５】レジストを塗布した後、このレジストにベ
ンチ用フォトマスクパターンをマスクアライナーで転写
してＳｉベンチ用パターン２を形成する（図３
（ｂ））。
ンチ用フォトマスクパターンをマスクアライナーで転写
してＳｉベンチ用パターン２を形成する（図３
（ｂ））。
【０００６】図４は図３（ｂ）に示したベンチを形成す
るためのベンチ用パターン２を形成した基板の表面を示
す図であり、１つの基板から得ようとする光導波路の数
（図４では８個）だけパターンが形成されている。
るためのベンチ用パターン２を形成した基板の表面を示
す図であり、１つの基板から得ようとする光導波路の数
（図４では８個）だけパターンが形成されている。
【０００７】次に反応性イオンエッチング（ＲＩＥ）ま
たは弗酸を用いて余分な酸化膜を除去し、その後残され
たＳｉＯ2 をマスクとしてＳｉ基板１のエッチングを行
う。エッチャントは濃度４０重量％、温度４０℃の水酸
化カリウム（ＫＯＨ）の水溶液を用い、深さ２５μｍの
エッチングを行い、凸状メサ部からなるベンチ３ａを有
する第１クラッド層埋め込み用基板３を形成する（図３
（ｃ））。
たは弗酸を用いて余分な酸化膜を除去し、その後残され
たＳｉＯ2 をマスクとしてＳｉ基板１のエッチングを行
う。エッチャントは濃度４０重量％、温度４０℃の水酸
化カリウム（ＫＯＨ）の水溶液を用い、深さ２５μｍの
エッチングを行い、凸状メサ部からなるベンチ３ａを有
する第１クラッド層埋め込み用基板３を形成する（図３
（ｃ））。
【０００８】第１クラッド層埋め込み用基板３の上面
に、ＳｉＯ2 のガラス膜４を電子ビーム蒸着法で２５μ
ｍ堆積させる（図３（ｄ））。
に、ＳｉＯ2 のガラス膜４を電子ビーム蒸着法で２５μ
ｍ堆積させる（図３（ｄ））。
【０００９】研磨により溝以外の余分なＳｉＯ2 のガラ
ス膜を削り取ってベンチ３ａの面を露出させ、残ったガ
ラス膜を第１クラッド層５とする（図３（ｅ））。
ス膜を削り取ってベンチ３ａの面を露出させ、残ったガ
ラス膜を第１クラッド層５とする（図３（ｅ））。
【００１０】第１クラッド層５が埋め込まれた基板３上
に、屈折率ｎ0 を有するコアガラス膜６を電子ビーム蒸
着法で８μｍ形成する（図３（ｆ））。
に、屈折率ｎ0 を有するコアガラス膜６を電子ビーム蒸
着法で８μｍ形成する（図３（ｆ））。
【００１１】コアガラス膜６の表面上に、マグネトロン
・スパッタリング法によりＷＳｉ膜を１μｍ形成する。
レジストを塗布した後、マスクアライナーでコアパター
ンを転写し、反応性イオンエッチングでコアガラス膜を
エッチングし、第１クラッド層５上に図面上左右に延び
る断面矩形のコア導波路７を形成する（図３（ｇ））。
・スパッタリング法によりＷＳｉ膜を１μｍ形成する。
レジストを塗布した後、マスクアライナーでコアパター
ンを転写し、反応性イオンエッチングでコアガラス膜を
エッチングし、第１クラッド層５上に図面上左右に延び
る断面矩形のコア導波路７を形成する（図３（ｇ））。
【００１２】コア導波路７に対して火炎体積法を用い
て、ＳｉＯ2 −Ｂ2 Ｏ3 −Ｐ2 Ｏ5 系の多孔質ガラス膜
８を３００μｍ形成する（図３（ｈ））。
て、ＳｉＯ2 −Ｂ2 Ｏ3 −Ｐ2 Ｏ5 系の多孔質ガラス膜
８を３００μｍ形成する（図３（ｈ））。
【００１３】基板を電気炉内において、石英ガラス炉心
管内に位置させ、Ｈｅガス雰囲気内で１３３０℃の温度
で１時間保持することにより透明ガラス化して、第２ク
ラッド層９を厚さ３０μｍ形成し、石英系ガラス導波路
とする（図３（ｉ））。
管内に位置させ、Ｈｅガス雰囲気内で１３３０℃の温度
で１時間保持することにより透明ガラス化して、第２ク
ラッド層９を厚さ３０μｍ形成し、石英系ガラス導波路
とする（図３（ｉ））。
【００１４】第２クラッド層９の表面にスパッタリング
法により金属膜１０を形成する（図３（ｊ））。
法により金属膜１０を形成する（図３（ｊ））。
【００１５】フォトリソグラフィによりベンチ３ａの表
面を露出させるためのベンチ露出用のパターン１１を形
成する（図３（ｋ））。
面を露出させるためのベンチ露出用のパターン１１を形
成する（図３（ｋ））。
【００１６】このパターン１１をもとに反応性イオンエ
ッチングを用いて余分な石英系ガラスを削り取ることに
より孔１２が形成されＳｉベンチ３ａが露出する（図３
（ｌ））。
ッチングを用いて余分な石英系ガラスを削り取ることに
より孔１２が形成されＳｉベンチ３ａが露出する（図３
（ｌ））。
【００１７】
【発明が解決しようとする課題】ところで、第１クラッ
ド層を埋め込むための溝加工が施されているＳｉ基板に
対して屈折率ｎ0 を有するＳｉＯ2 ガラスが成膜され
る。このＳｉ基板に形成された溝以外の余分なガラス膜
を研磨により削り取りベンチ３ａとなるＳｉ基板の面を
出すが、図４に示すようにＳｉ基板に対して第１クラッ
ド層を埋め込むための溝加工を施すのに用いるＳｉベン
チ用パターン２は、Ｓｉ基板中心に対して軸対称ではな
いため、面内均一にＳｉ基板に形成された余分なガラス
膜を研磨により削り取ることが困難である。この結果、
Ｓｉ基板に埋め込まれた第１クラッド層の深さ方向の厚
みも面内で±５μｍ以上ばらつき、これによりガラス導
波路の光学特性を著しく劣化させてしまう。
ド層を埋め込むための溝加工が施されているＳｉ基板に
対して屈折率ｎ0 を有するＳｉＯ2 ガラスが成膜され
る。このＳｉ基板に形成された溝以外の余分なガラス膜
を研磨により削り取りベンチ３ａとなるＳｉ基板の面を
出すが、図４に示すようにＳｉ基板に対して第１クラッ
ド層を埋め込むための溝加工を施すのに用いるＳｉベン
チ用パターン２は、Ｓｉ基板中心に対して軸対称ではな
いため、面内均一にＳｉ基板に形成された余分なガラス
膜を研磨により削り取ることが困難である。この結果、
Ｓｉ基板に埋め込まれた第１クラッド層の深さ方向の厚
みも面内で±５μｍ以上ばらつき、これによりガラス導
波路の光学特性を著しく劣化させてしまう。
【００１８】そこで、本発明の目的は、上記課題を解決
し、基板上の余分なガラス膜を均一に研磨して削り取る
ことができ、光学特性の優れた光導波路の製造方法を提
供することにある。
し、基板上の余分なガラス膜を均一に研磨して削り取る
ことができ、光学特性の優れた光導波路の製造方法を提
供することにある。
【００１９】
【課題を解決するための手段】上記目的を達成するため
に本発明は、基板上に第１クラッド層を埋め込むための
溝及び半導体素子を載置するための凸状のベンチを形成
し、基板上に溝を埋め込むのに充分な厚さを有する第１
クラッド層用ガラス膜を形成すると共に、基板に形成さ
れた余分なガラス膜を上記ベンチが露出するまで研磨
し、この研磨後の基板上にコアガラス膜を形成し、コア
ガラス膜にフォトリソグラフィ及び反応性イオンエッチ
ングを施して溝内に埋め込まれた第１クラッド層上にコ
ア導波路を形成し、コア導波路を形成した基板上に第２
クラッド層を形成し、第２クラッド層に対してフォトリ
ソグラフィ及び反応性イオンエッチングを用いて微細加
工を施すことによりベンチを露出させる光導波路の製造
方法において、ベンチを形成する際、ベンチ用パターン
及び研磨用ダミーパターンが配列されたベンチ用フォト
マスクを用いて基板上にベンチと同じ高さの凸状部をベ
ンチと共に形成するものである。
に本発明は、基板上に第１クラッド層を埋め込むための
溝及び半導体素子を載置するための凸状のベンチを形成
し、基板上に溝を埋め込むのに充分な厚さを有する第１
クラッド層用ガラス膜を形成すると共に、基板に形成さ
れた余分なガラス膜を上記ベンチが露出するまで研磨
し、この研磨後の基板上にコアガラス膜を形成し、コア
ガラス膜にフォトリソグラフィ及び反応性イオンエッチ
ングを施して溝内に埋め込まれた第１クラッド層上にコ
ア導波路を形成し、コア導波路を形成した基板上に第２
クラッド層を形成し、第２クラッド層に対してフォトリ
ソグラフィ及び反応性イオンエッチングを用いて微細加
工を施すことによりベンチを露出させる光導波路の製造
方法において、ベンチを形成する際、ベンチ用パターン
及び研磨用ダミーパターンが配列されたベンチ用フォト
マスクを用いて基板上にベンチと同じ高さの凸状部をベ
ンチと共に形成するものである。
【００２０】上記構成に加え本発明は研磨用ダミーパタ
ーンをベンチ用マスクパターンを包囲するように配置し
たベンチ用フォトマスクパターンを用いるものである。
ーンをベンチ用マスクパターンを包囲するように配置し
たベンチ用フォトマスクパターンを用いるものである。
【００２１】
【作用】上記構成によれば、基板に対してベンチ用パタ
ーン及び研磨用ダミーパターンが配列されたベンチ用フ
ォトマスクを用いて第１クラッド層を埋め込むための溝
及び半導体素子を載置するための凸状のベンチを形成す
るので、ベンチが形成される部分のガラス膜と同じ厚さ
のガラス膜が、研磨用ダミーパターンに対応した部分に
形成される。このようなガラス膜が形成された基板をベ
ンチが露出するまで研磨すると、ベンチ用パターン及び
研磨用ダミーパターンの上のガラス膜が同時に研磨され
るので、ガラス膜が均一に研磨されているか否かが分か
り、研磨具合に基づいて研磨面を調整することにより、
面内均一に余分なガラス膜が削り取られる。このように
して形成されたベンチに半導体素子を搭載すると優れた
光学特性が得られる。
ーン及び研磨用ダミーパターンが配列されたベンチ用フ
ォトマスクを用いて第１クラッド層を埋め込むための溝
及び半導体素子を載置するための凸状のベンチを形成す
るので、ベンチが形成される部分のガラス膜と同じ厚さ
のガラス膜が、研磨用ダミーパターンに対応した部分に
形成される。このようなガラス膜が形成された基板をベ
ンチが露出するまで研磨すると、ベンチ用パターン及び
研磨用ダミーパターンの上のガラス膜が同時に研磨され
るので、ガラス膜が均一に研磨されているか否かが分か
り、研磨具合に基づいて研磨面を調整することにより、
面内均一に余分なガラス膜が削り取られる。このように
して形成されたベンチに半導体素子を搭載すると優れた
光学特性が得られる。
【００２２】また、研磨用ダミーパターンがベンチ用マ
スクパターンを包囲するように配置されたベンチ用フォ
トマスクを用いた場合には、研磨面の片寄りがいっそう
容易に分かるので修正しやすくなり、ガラス膜の均一な
研磨が容易となる。
スクパターンを包囲するように配置されたベンチ用フォ
トマスクを用いた場合には、研磨面の片寄りがいっそう
容易に分かるので修正しやすくなり、ガラス膜の均一な
研磨が容易となる。
【００２３】
【実施例】以下、本発明の一実施例を添付図面に基づい
て詳述する。
て詳述する。
【００２４】図１（ａ）〜図１（ｌ）は本発明の光導波
路の製造方法の一実施例を示す図であり、図２は図１に
示したベンチを形成するためのベンチ用フォトマスクパ
ターンを示す図である。
路の製造方法の一実施例を示す図であり、図２は図１に
示したベンチを形成するためのベンチ用フォトマスクパ
ターンを示す図である。
【００２５】外径３インチ、両面にＳｉＯ2 膜１μｍが
形成された厚さ１ｍｍのＳｉ基板２０上に、レジストを
塗布する（図１（ａ））。
形成された厚さ１ｍｍのＳｉ基板２０上に、レジストを
塗布する（図１（ａ））。
【００２６】レジストを塗布したＳｉベンチ用フォトマ
スクパターンと、研磨用ダミーマスクパターンとをレジ
ストに転写して、フォトマスクパターン２１、研磨用ダ
ミーマスクパターン２２を形成する（図１（ｂ））。
スクパターンと、研磨用ダミーマスクパターンとをレジ
ストに転写して、フォトマスクパターン２１、研磨用ダ
ミーマスクパターン２２を形成する（図１（ｂ））。
【００２７】ここで、図２はフォトマスクパターン２
１，２２を形成した基板の表面を示す図であり、図２に
示すように研磨用ダミーマスクパターン２２は、Ｓｉベ
ンチ用マスクパターン２１を包囲するように例えば図の
上下左右に略口の字状に配置されている（研磨用ダミー
マスクパターン２２の配置は略口の字状に限定されるも
のではなく、三角形状でも多角形状でもよい）。
１，２２を形成した基板の表面を示す図であり、図２に
示すように研磨用ダミーマスクパターン２２は、Ｓｉベ
ンチ用マスクパターン２１を包囲するように例えば図の
上下左右に略口の字状に配置されている（研磨用ダミー
マスクパターン２２の配置は略口の字状に限定されるも
のではなく、三角形状でも多角形状でもよい）。
【００２８】反応性イオンエッチング又は弗酸を用いて
余分な酸化膜を除去し、残されたＳｉＯ2 をマスクとし
てＳｉ基板２０のエッチングを行う。エッチャントは濃
度４０重量％、温度４０℃の水酸化カリウム（ＫＯＨ）
の水溶液を用い、深さ２５μｍのエッチングを行い、Ｓ
ｉ基板２０にベンチ２３ａとこれと同じ高さを有する複
数の凸状部を形成し第１クラッド層埋め込み用基板２３
が形成される（図１（ｃ））。
余分な酸化膜を除去し、残されたＳｉＯ2 をマスクとし
てＳｉ基板２０のエッチングを行う。エッチャントは濃
度４０重量％、温度４０℃の水酸化カリウム（ＫＯＨ）
の水溶液を用い、深さ２５μｍのエッチングを行い、Ｓ
ｉ基板２０にベンチ２３ａとこれと同じ高さを有する複
数の凸状部を形成し第１クラッド層埋め込み用基板２３
が形成される（図１（ｃ））。
【００２９】第１クラッド層埋め込み用基板２３に対し
てＳｉＯ2 のガラス膜２４を電子ビーム蒸着法で２５μ
ｍ堆積させる（図１（ｄ））。
てＳｉＯ2 のガラス膜２４を電子ビーム蒸着法で２５μ
ｍ堆積させる（図１（ｄ））。
【００３０】研磨によって溝以外の余分なＳｉＯ2 のガ
ラス膜２４ａ，２４ｂを削り取ることにより、溝内に第
１クラッド層２５を形成する（図１（ｅ））。
ラス膜２４ａ，２４ｂを削り取ることにより、溝内に第
１クラッド層２５を形成する（図１（ｅ））。
【００３１】第１クラッド層２５が埋め込まれた基板２
３上に、屈折率ｎ0 を有するコアガラス膜２６を電子ビ
ーム蒸着法で約８μｍの厚さで一様に形成する（図１
（ｆ））。
３上に、屈折率ｎ0 を有するコアガラス膜２６を電子ビ
ーム蒸着法で約８μｍの厚さで一様に形成する（図１
（ｆ））。
【００３２】コアガラス膜２６の表面上に、マグネトロ
ン・スパッタリング法によりＷＳｉ膜を１μｍ形成す
る。さらに、レジストを塗布後、マスクアライナーでコ
アパターンを転写し、反応性イオンエッチングでコアガ
ラス膜をエッチングし、第１クラッド層２５上に図面上
左右に延びる断面矩形のコア導波路２７を形成する（図
１（ｇ））。
ン・スパッタリング法によりＷＳｉ膜を１μｍ形成す
る。さらに、レジストを塗布後、マスクアライナーでコ
アパターンを転写し、反応性イオンエッチングでコアガ
ラス膜をエッチングし、第１クラッド層２５上に図面上
左右に延びる断面矩形のコア導波路２７を形成する（図
１（ｇ））。
【００３３】コア導波路２７が形成された基板２３を、
加熱されたターンテーブル上に置き、火炎堆積法を用い
て、ＳｉＯ2 −Ｂ2 Ｏ3 −Ｐ2 Ｏ5 系の多孔質ガラス膜
２８を３００μｍ形成する（図１（ｈ））。
加熱されたターンテーブル上に置き、火炎堆積法を用い
て、ＳｉＯ2 −Ｂ2 Ｏ3 −Ｐ2 Ｏ5 系の多孔質ガラス膜
２８を３００μｍ形成する（図１（ｈ））。
【００３４】このＳｉ基板を電気炉内において、石英ガ
ラス炉心管内に位置させ、Ｈｅガス雰囲気で１３３０℃
の温度で１時間保持することにより透明ガラス化して、
第２クラッド層２９を厚さ３０μｍ形成し、石英系ガラ
ス導波路とする。尚、本実施例ではコア導波路の幅及び
高さは共に８μｍ、コア、第１クラッド、第２クラッド
間の比屈折率差Δは０．３％である（図１（ｉ））。
ラス炉心管内に位置させ、Ｈｅガス雰囲気で１３３０℃
の温度で１時間保持することにより透明ガラス化して、
第２クラッド層２９を厚さ３０μｍ形成し、石英系ガラ
ス導波路とする。尚、本実施例ではコア導波路の幅及び
高さは共に８μｍ、コア、第１クラッド、第２クラッド
間の比屈折率差Δは０．３％である（図１（ｉ））。
【００３５】次にＳｉ基板上に、半導体素子（図示せ
ず）を搭載するためのＳｉベンチ２３ａを露出させるた
め、Ｓｉ基板上の光導波路部以外の石英系ガラス部分を
除去する。これにはまず、第２クラッド層２９の表面に
スパッタリング法により金属膜３０を形成する（図１
（ｊ））。
ず）を搭載するためのＳｉベンチ２３ａを露出させるた
め、Ｓｉ基板上の光導波路部以外の石英系ガラス部分を
除去する。これにはまず、第２クラッド層２９の表面に
スパッタリング法により金属膜３０を形成する（図１
（ｊ））。
【００３６】フォトリソグラフィによりＳｉベンチ２３
ａの表面を露出させるためのパターン３１を形成する
（図１（ｋ））。
ａの表面を露出させるためのパターン３１を形成する
（図１（ｋ））。
【００３７】このパターン３１をもとに反応性イオンエ
ッチングを用いて余分な石英系ガラスを削り取ることに
より孔３２が形成されＳｉベンチ２３ａが露出される
（図１（ｌ））。
ッチングを用いて余分な石英系ガラスを削り取ることに
より孔３２が形成されＳｉベンチ２３ａが露出される
（図１（ｌ））。
【００３８】その基板をダイシングして、最終的に光導
波路チップを得る。
波路チップを得る。
【００３９】次に実施例の作用を述べる。
【００４０】基板２０に対してベンチ用パターン２１及
び研磨用ダミーパターン２２が配列されたベンチ用フォ
トマスクを用いて第１クラッド層２５を埋め込むための
溝加工を施すので、ベンチ２３ａが形成される部分のガ
ラス膜２４ａと同じ厚さのガラス膜２４ｂを、研磨用ダ
ミーパターン２２に対応した凸状部２３ｂ上に形成する
ことができる。このようなガラス膜２４ａ、２４ｂが形
成された基板２３を研磨すると、ベンチ２３ａと凸状部
２３ｂの高さが同じであり、しかもそれらの上に形成さ
れたガラス膜２４ａ、２４ｂの厚さも同じであるため、
ガラス膜２４ａ，２４ｂが均一に研磨され、仮に均一に
研磨されないときは、凸状部２３ｂの一部分が先に露出
するためガラス膜２４ａ，２４ｂが均一に研磨されてい
るか否かが容易に分かり、研磨具合に基づいて研磨面を
調整することにより、面内均一に余分なガラス膜２４
ａ，２４ｂが削り取られる。このようにして形成された
ベンチ２３ａに半導体素子を搭載すると優れた光学特性
が得られる。
び研磨用ダミーパターン２２が配列されたベンチ用フォ
トマスクを用いて第１クラッド層２５を埋め込むための
溝加工を施すので、ベンチ２３ａが形成される部分のガ
ラス膜２４ａと同じ厚さのガラス膜２４ｂを、研磨用ダ
ミーパターン２２に対応した凸状部２３ｂ上に形成する
ことができる。このようなガラス膜２４ａ、２４ｂが形
成された基板２３を研磨すると、ベンチ２３ａと凸状部
２３ｂの高さが同じであり、しかもそれらの上に形成さ
れたガラス膜２４ａ、２４ｂの厚さも同じであるため、
ガラス膜２４ａ，２４ｂが均一に研磨され、仮に均一に
研磨されないときは、凸状部２３ｂの一部分が先に露出
するためガラス膜２４ａ，２４ｂが均一に研磨されてい
るか否かが容易に分かり、研磨具合に基づいて研磨面を
調整することにより、面内均一に余分なガラス膜２４
ａ，２４ｂが削り取られる。このようにして形成された
ベンチ２３ａに半導体素子を搭載すると優れた光学特性
が得られる。
【００４１】以上において本実施例によれば、基板に対
して第１クラッド層を埋め込むための溝加工を施す前
に、ベンチ用パターン及び研磨用ダミーパターンが配列
されたベンチ用フォトマスクパターンを用いて基板にベ
ンチ用パターン及び研磨用ダミーパターンを形成するこ
とにより、基板上の余分なガラス膜を均一に削り取るこ
とができ、光学特性の優れた光導波路を製造することが
できる。
して第１クラッド層を埋め込むための溝加工を施す前
に、ベンチ用パターン及び研磨用ダミーパターンが配列
されたベンチ用フォトマスクパターンを用いて基板にベ
ンチ用パターン及び研磨用ダミーパターンを形成するこ
とにより、基板上の余分なガラス膜を均一に削り取るこ
とができ、光学特性の優れた光導波路を製造することが
できる。
【００４２】尚本実施例では基板にＳｉ基板を用い、導
波路を石英系ガラス導波路とした場合で説明したが、こ
れに限定されるものではない。
波路を石英系ガラス導波路とした場合で説明したが、こ
れに限定されるものではない。
【００４３】
【発明の効果】以上要するに本発明によれば、次のよう
な優れた効果を発揮する。
な優れた効果を発揮する。
【００４４】基板上にベンチ及びこれと同じ高さの凸状
部を形成したことにより、余分な第１クラッド層用ガラ
ス膜を均一に削り取ることができるので、光学特性の優
れた光導波路を製造することができる。
部を形成したことにより、余分な第１クラッド層用ガラ
ス膜を均一に削り取ることができるので、光学特性の優
れた光導波路を製造することができる。
【図１】（ａ）〜（ｌ）は本発明の光導波路の製造方法
の一実施例を示す図である。
の一実施例を示す図である。
【図２】図１（ｂ）に示した基板表面を示す図である。
【図３】（ａ）〜（ｌ）は半導体素子を搭載するための
ベンチを有する光導波路の製造方法の従来例を示す図で
ある。
ベンチを有する光導波路の製造方法の従来例を示す図で
ある。
【図４】図３（ｂ）に示した基板表面を示す図である。
２０ 基板（Ｓｉ基板） ２１ ベンチ用パターン（フォトマスクパターン） ２２ 研磨用ダミー（マスク）パターン（フォトマスク
パターン） ２３ 第１クラッド層埋め込み用基板（基板） ２３ａ ベンチ ２３ｂ 凸状部 ２５ 第１クラッド層 ２９ 第２クラッド層
パターン） ２３ 第１クラッド層埋め込み用基板（基板） ２３ａ ベンチ ２３ｂ 凸状部 ２５ 第１クラッド層 ２９ 第２クラッド層
フロントページの続き (72)発明者 寺岡 達夫 茨城県日立市日高町５丁目１番１号 日立 電線株式会社オプトロシステム研究所内
Claims (2)
- 【請求項１】 基板上に第１クラッド層を埋め込むため
の溝及び半導体素子を載置するための凸状のベンチを形
成し、該基板上に上記溝を埋め込むのに充分な厚さを有
する第１クラッド層用ガラス膜を形成すると共に、上記
基板に形成された余分なガラス膜を上記ベンチが露出す
るまで研磨し、この研磨後の基板上にコアガラス膜を形
成し、該コアガラス膜にフォトリソグラフィ及び反応性
イオンエッチングを施して上記溝内に埋め込まれた第１
クラッド層上にコア導波路を形成し、該コア導波路を形
成した基板上に第２クラッド層を形成し、上記第２クラ
ッド層に対してフォトリソグラフィ及び反応性イオンエ
ッチングを用いて微細加工を施すことにより上記ベンチ
を露出させる光導波路の製造方法において、上記ベンチ
を形成する際、ベンチ用パターン及び研磨用ダミーパタ
ーンが配列されたベンチ用フォトマスクを用いて上記基
板上に上記ベンチと同じ高さの凸状部を上記ベンチと共
に形成することを特徴とする光導波路の製造方法。 - 【請求項２】 上記研磨用ダミーパターンが上記ベンチ
用マスクパターンを包囲するように配置されたベンチ用
フォトマスクを用いる請求項１記載の光導波路の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24604094A JPH08110426A (ja) | 1994-10-12 | 1994-10-12 | 光導波路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24604094A JPH08110426A (ja) | 1994-10-12 | 1994-10-12 | 光導波路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08110426A true JPH08110426A (ja) | 1996-04-30 |
Family
ID=17142568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24604094A Pending JPH08110426A (ja) | 1994-10-12 | 1994-10-12 | 光導波路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08110426A (ja) |
-
1994
- 1994-10-12 JP JP24604094A patent/JPH08110426A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH027010A (ja) | タンデム溝を有した素子の製造方法 | |
| JP2006512611A (ja) | 光導波路の作製方法 | |
| JPH09197178A (ja) | 光デバイスの製造方法及び実装構造 | |
| US4931077A (en) | Method of manufacturing a planar optical component | |
| JPH0527132A (ja) | 導波路型光部品の製造方法 | |
| US5903697A (en) | Optical waveguide, method of making the same and integrated optical device | |
| JP3204439B2 (ja) | ハイブリッド光集積用実装基板の作製方法 | |
| JPH08110426A (ja) | 光導波路の製造方法 | |
| JP2893093B2 (ja) | ファイバ・ガイド部付き光導波路の製作方法 | |
| JP3208744B2 (ja) | 光導波路の製造方法 | |
| JP4420264B2 (ja) | 光導波路の形成方法 | |
| JPH0843654A (ja) | 石英系ガラス導波路及びその製造方法 | |
| JPH0727090B2 (ja) | 光導波路の製造方法 | |
| JP3208555B2 (ja) | ハイブリッド光集積回路の製造方法 | |
| JP3795848B2 (ja) | 光平面回路型光学素子の製造方法 | |
| JP4042288B2 (ja) | 光導波路の製造方法 | |
| JP3809792B2 (ja) | 光導波路の製造方法 | |
| JP2000121859A (ja) | 埋め込み型光導波路の製造方法 | |
| JP2663841B2 (ja) | 光結合構造の製造方法 | |
| JPH08236747A (ja) | ハイブリッド光集積回路の製造方法 | |
| JP2001005168A (ja) | 近接場光露光用マスクおよびその作製方法 | |
| JP3571843B2 (ja) | ハイブリッド光集積回路の製造方法 | |
| JP3264256B2 (ja) | 光デバイスの製造方法及び実装構造 | |
| JP2002258087A (ja) | 光導波路の製造方法 | |
| JPH0473650A (ja) | 微細加工用マスク |