JPH0811050A - Polishing cloth and method of manufacturing semiconductor device using the same - Google Patents
Polishing cloth and method of manufacturing semiconductor device using the sameInfo
- Publication number
- JPH0811050A JPH0811050A JP14621894A JP14621894A JPH0811050A JP H0811050 A JPH0811050 A JP H0811050A JP 14621894 A JP14621894 A JP 14621894A JP 14621894 A JP14621894 A JP 14621894A JP H0811050 A JPH0811050 A JP H0811050A
- Authority
- JP
- Japan
- Prior art keywords
- polishing
- resin
- polishing cloth
- layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Polishing Bodies And Polishing Tools (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
Abstract
(57)【要約】
【目的】 半導体ウエーハ等の平坦化のための研磨につ
いて、被研磨材の局所的な膜厚変動に追従し、しかも段
差上部のみを研磨できるとともに、そのような構造を容
易に形成できる研磨布に関する技術を提供する。
【構成】 段差を有する半導体基板ウエーハ等の被平坦
化材31を平坦化するために用いる研磨布であって、研
磨面が部分的に表面硬度の異なる部分(軟質部分17、
硬質部分18)を有し、該部分的に表面硬度の異なる部
分は、表面部を構成する樹脂の相分離により形成され
る。
(57) [Abstract] [Purpose] For polishing for flattening semiconductor wafers, etc., it is possible to follow the local film thickness variation of the material to be polished and to polish only the upper part of the step and to facilitate such structure. Provided is a technique relating to a polishing cloth that can be formed on a substrate. A polishing cloth used for flattening a flattened material 31 such as a semiconductor substrate wafer having a step, the polishing surface having a partially different surface hardness (soft portion 17,
The portion having the hard portion 18) and having a partially different surface hardness is formed by phase separation of the resin constituting the surface portion.
Description
【0001】[0001]
【産業上の利用分野】本発明は、研磨布及びこれを用い
た半導体装置の製造方法に関する。本発明は、例えば、
半導体装置の製造分野に適用される層間絶縁膜の形成に
用いることができ、特にいわゆる研磨による平坦化絶縁
膜の形成を良好に行うことに利用できる。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a polishing cloth and a method for manufacturing a semiconductor device using the polishing cloth. The present invention is, for example,
It can be used for forming an interlayer insulating film applied to the field of manufacturing a semiconductor device, and particularly can be used for favorably forming a planarizing insulating film by so-called polishing.
【0002】[0002]
【従来の技術及びその問題点】研磨技術の適用分野は広
く、例えば半導体装置製造の際に半導体基板等の基体上
に生じた凹凸を平坦化するために利用することができる
(例えば、特開昭60−39835号参照)。2. Description of the Related Art The field of application of polishing technology is wide, and it can be used, for example, to flatten the unevenness formed on a substrate such as a semiconductor substrate during the manufacture of a semiconductor device (see, for example, Japanese Patent Application Laid-Open No. 2000-242242). (See Sho 60-39835).
【0003】一方、半導体装置の分野ではデバイス大容
量化が進んでいるが、チップ面積をなるべく小さくして
大容量化を図るためには、多層配線技術が必要である。
そして、この多層配線の技術においては、多層配線の段
切れを防止するため下地の平坦化が重要である。On the other hand, in the field of semiconductor devices, the capacity of devices is increasing, but in order to reduce the chip area as much as possible to increase the capacity, a multilayer wiring technique is required.
In this multilayer wiring technique, it is important to flatten the base in order to prevent disconnection of the multilayer wiring.
【0004】平坦化技術として研磨技術が知られてい
る。この種のものとして、近年、塩基性溶液中でシリコ
ン酸化物の微粒子を用いたメカノケミカル研磨技術が報
告されている。A polishing technique is known as a flattening technique. As this type, in recent years, a mechanochemical polishing technique using fine particles of silicon oxide in a basic solution has been reported.
【0005】[0005]
【発明が解決しようとする課題】しかし従来より、研磨
時に使用する研磨布は一般にポリウレタン製の樹脂を用
いて形成されており、この樹脂の硬度により研磨後の形
状が大きく異なることが知られている。例えば、図2に
示すように、シリコン酸化膜等から成る層間絶縁膜が形
成して成る半導体基板11上にAl配線層12を形成し
たウェハー上に第2の層間絶縁膜13を形成した段差を
有するウェーハを研磨する場合について考えてみる。However, conventionally, a polishing cloth used for polishing is generally formed by using a polyurethane resin, and it is known that the shape after polishing greatly varies depending on the hardness of the resin. There is. For example, as shown in FIG. 2, a step in which a second interlayer insulating film 13 is formed on a wafer in which an Al wiring layer 12 is formed on a semiconductor substrate 11 in which an interlayer insulating film such as a silicon oxide film is formed is formed. Consider the case of polishing an existing wafer.
【0006】比較的軟質の研磨布を用いた場合、例えば
図2に示すように研磨プレート14上に軟質の研磨布1
5aを配してソフトパッドとした場合には、図の如く半
導体基体11の局所的な膜厚変動には追従するものの、
研磨布15aは、押し付け圧力により変形し、段差上部
ばかりでなく段差底部までに進入するため、両者の研磨
が進行し平坦性に段差形状の依存性が発生する。When a relatively soft polishing cloth is used, for example, as shown in FIG.
In the case where the soft pad is formed by arranging 5a, the local film thickness variation of the semiconductor substrate 11 is followed as shown in the figure,
The polishing cloth 15a is deformed by the pressing pressure and enters not only the upper part of the step but also the bottom part of the step, so that the polishing of the both proceeds and the flatness depends on the step shape.
【0007】一方、硬質の研磨布15bを用いてハード
パッドとした場合には、図3に示したように研磨布15
bが変形することがないため、段差底部が研磨されるこ
とがないが、半導体基体11の局所的な膜厚の変動には
追従できないために、研磨後の平坦性が劣化する。On the other hand, when a hard polishing pad 15b is used to form a hard pad, as shown in FIG.
Since b is not deformed, the bottom of the step is not polished, but it cannot follow the local fluctuation of the film thickness of the semiconductor substrate 11, so that the flatness after polishing is deteriorated.
【0008】更に前述の問題を回避するために図4に示
したように下層に軟質の材料15c例えば軟質ポリウレ
タン等のエラスティックな物質を用い、上層に硬質材料
15dである硬質ポリウレタン等を用いた研磨布が提案
されているが、両層の硬度の最適化が困難であり、最適
化したとしても段差上部の研磨速度が著しく速く、良好
な平坦性が得られない等の問題がある。Further, in order to avoid the above-mentioned problem, as shown in FIG. 4, a soft material 15c is used for the lower layer, for example, an elastic substance such as soft polyurethane, and a hard polyurethane, which is the hard material 15d, is used for the upper layer. A polishing cloth has been proposed, but it is difficult to optimize the hardness of both layers, and even if it is optimized, the polishing rate at the upper part of the step is extremely high, and good flatness cannot be obtained.
【0009】そこで、半導体基体の局所的な膜厚変動に
追従し、しかも段差上部のみを研磨するために図5に示
したように、下層にはエラスティックな軟質材料15c
である軟質ポリウレタン等を使用し、この上層に硬質材
料15dから成る研磨層を島状に形成することにより、
上述の問題点を改善する方法が提案された。本方法によ
り上記問題を解決することが可能となった。Therefore, in order to follow the local film thickness fluctuation of the semiconductor substrate and to polish only the upper part of the step, as shown in FIG. 5, the elastic soft material 15c is formed in the lower layer.
By using a soft polyurethane or the like which is the above, and forming a polishing layer made of the hard material 15d in an island shape on this upper layer,
A method for improving the above problems has been proposed. This method has made it possible to solve the above problems.
【0010】しかし、この技術では、例えば軟質のポリ
ウレタン上に硬質のポリウレタンを形成した後、島状に
加工するため、研磨布の形成工程が非常に複雑である。
従って上記構造の研磨布を容易に形成する技術が切望さ
れている。However, in this technique, for example, a hard polyurethane is formed on a soft polyurethane and then processed into an island shape, so that the polishing cloth forming process is very complicated.
Therefore, a technique for easily forming the polishing cloth having the above structure is desired.
【0011】[0011]
【目的を達成するための手段】本出願の請求項1の発明
は、段差を有する被平坦化材を平坦化するために用いる
研磨布であって、研磨面が部分的に表面硬度の異なる部
分を有し、該部分的に表面硬度の異なる部分は、表面部
を構成する樹脂の相分離により形成されるものであるこ
とを特徴とする研磨布であって、これにより上記目的を
達成するものである。The invention according to claim 1 of the present application is a polishing cloth used for flattening a material to be flattened having a step, the polishing surface having a partially different surface hardness. And a portion having a different surface hardness, which is formed by phase separation of a resin constituting a surface portion, which achieves the above object. Is.
【0012】本出願の請求項2の発明は、表面部を構成
する樹脂としてグラフト樹脂を用いることを特徴とする
請求項1に記載の研磨布であって、これにより上記目的
を達成するものである。The invention according to claim 2 of the present application is the polishing cloth according to claim 1, characterized in that a graft resin is used as the resin constituting the surface portion, and thereby the above object is achieved. is there.
【0013】本出願の請求項3の発明は、表面部を構成
する樹脂として非相溶樹脂を用いることを特徴とする請
求項1に記載の研磨布であって、これにより上記目的を
達成するものである。The invention according to claim 3 of the present application is the polishing cloth according to claim 1, characterized in that an incompatible resin is used as the resin constituting the surface portion, thereby achieving the above object. It is a thing.
【0014】本出願の請求項4の発明は、少なくとも下
層に軟質材料を用い、上層に下層と比較して硬度の高い
層を部分的に有する樹脂を用いたことを特徴とする請求
項1ないし3のいずれかに記載の研磨布であって、これ
により上記目的を達成するものである。The invention according to claim 4 of the present application is characterized in that a soft material is used for at least the lower layer and a resin partially having a layer having a hardness higher than that of the lower layer is used for the upper layer. The polishing cloth according to any one of 3 above, which achieves the above object.
【0015】本出願の請求項5の発明は、段差を有する
基体上に平坦化絶縁膜を形成する平坦化絶縁膜形成工程
を備えた半導体装置の製造方法において、研磨面が部分
的に表面硬度の異なる部分を有し、該部分的に表面硬度
の異なる部分は、表面部を構成する樹脂の相分離により
形成されるものである研磨布を用いて研磨を行い、平坦
化することを特徴とする半導体装置の製造方法であっ
て、これにより上記目的を達成するものである。According to a fifth aspect of the present invention, in a method of manufacturing a semiconductor device, which comprises a flattening insulating film forming step of forming a flattening insulating film on a substrate having a step, the polishing surface partially has surface hardness. Characterized in that the portion having a different surface hardness is subjected to polishing using a polishing cloth that is formed by phase separation of the resin that constitutes the surface portion, and planarized. A method of manufacturing a semiconductor device, which achieves the above object.
【0016】本出願の請求項6の発明は、表面部を構成
する樹脂として、グラフト樹脂を用いる研磨布を用いた
ことを特徴とする請求項5に記載の半導体装置の製造方
法であって、これにより上記目的を達成するものであ
る。The invention according to claim 6 of the present application is the method for manufacturing a semiconductor device according to claim 5, characterized in that a polishing cloth using a graft resin is used as the resin constituting the surface portion. This achieves the above object.
【0017】本出願の請求項7の発明は、表面部を構成
する樹脂として非相溶樹脂を用いる研磨布を用いたこと
を特徴とする請求項5に記載の半導体装置の製造方法で
あって、これにより上記目的を達成するものである。The invention according to claim 7 of the present application is the method for manufacturing a semiconductor device according to claim 5, characterized in that a polishing cloth using an incompatible resin as a resin constituting the surface portion is used. This achieves the above-mentioned object.
【0018】本出願の請求項8の発明は、少なくとも下
層に軟質材料を用い、上層に下層と比較して硬度の高い
層を部分的に有する樹脂を用いた研磨布を用いることを
特徴とする請求項5ないし7のいずれかに記載の半導体
装置の製造方法であって、これにより上記目的を達成す
るものである。The invention of claim 8 of the present application is characterized in that a soft material is used for at least the lower layer, and an abrasive cloth using a resin partially having a layer having a hardness higher than that of the lower layer is used for the upper layer. A method of manufacturing a semiconductor device according to any one of claims 5 to 7, wherein the above object is achieved.
【0019】本発明者は、上述の目的を達成するため、
鋭意検討を行う過程で軟質樹脂上に硬質樹脂層を部分的
に形成する方法を見いだし、本発明をなすに至ったもの
である。この方法とは、相分離により部分的に硬度の異
なる部分(例えば硬質部分)を形成する方法である。In order to achieve the above-mentioned object, the present inventor has
In the process of earnestly studying, a method of partially forming a hard resin layer on a soft resin was found, and the present invention was completed. This method is a method of forming a part having a different hardness (for example, a hard part) by phase separation.
【0020】本発明は例えば、Al配線層間絶縁膜の研
磨工程において、下層軟質ポリウレタン樹脂上にグラフ
ト・ブロックポリマー例えばスチレン−ブタジエン系ブ
ロックポリマーを用いて上層樹脂層を形成した2層構造
の樹脂研磨布を用いる態様で実施することにより、半導
体基板の膜厚変動及び下地段差の凸部のみの研磨を行う
ことができる。In the present invention, for example, in the step of polishing an Al wiring interlayer insulating film, a resin having a two-layer structure in which an upper resin layer is formed by using a graft block polymer such as a styrene-butadiene block polymer on a lower soft polyurethane resin. By carrying out the method using the cloth, it is possible to polish the film thickness variation of the semiconductor substrate and only the convex portion of the underlying step.
【0021】[0021]
【作用】本発明で提案される研磨布は下層軟質層により
段差基体の膜厚変動に追従し、しかも上層に形成した樹
脂層が硬質の部分を有し、これにより段差上部のみを研
磨できるとともに、このように硬度の異なる部分(軟質
材料中の硬質部分)は、表面部(研磨部)樹脂の相分離
により形成されるので、容易にこの構造を得ることがで
きる。例えば、上層に形成したグラフト・ブロックポリ
マーは2種類以上のモノマーがそれぞれの構造単位の長
い連鎖長を形成し、それが化学結合によって結び付けら
れた構造を有するとともにそれぞれのポリマー成分が独
立的に凝集、相分離して多層構造を形成して、それ自体
で部分的に表面硬度の異なる部分が形成される。The polishing cloth proposed by the present invention follows the film thickness variation of the step base due to the lower soft layer, and the resin layer formed on the upper layer has a hard portion, whereby only the upper part of the step can be polished. Since the portions having different hardnesses (hard portions in the soft material) are formed by phase separation of the surface portion (polishing portion) resin, this structure can be easily obtained. For example, in the graft block polymer formed in the upper layer, two or more kinds of monomers form a long chain length of each structural unit, which has a structure in which they are linked by a chemical bond and each polymer component is independently aggregated. , Phase-separation is performed to form a multilayer structure, and a portion having a different surface hardness is partially formed by itself.
【0022】このため、例えばスチレン−ブタジエン系
樹脂を上層樹脂に用いて選択した場合には、混合割合を
最適化することにより軟質層のブタジエン相中に硬度の
高いスチレン相を形成することが可能となり、このスチ
レン相により段差上部のみを研磨することが可能とな
り、よってこれを用いることによって良好な層間絶縁膜
の研磨プロセスを提供することが可能である。Therefore, for example, when a styrene-butadiene resin is selected as the upper layer resin, a styrene phase having high hardness can be formed in the butadiene phase of the soft layer by optimizing the mixing ratio. Therefore, this styrene phase makes it possible to polish only the upper part of the step, and by using this, it is possible to provide a good polishing process for the interlayer insulating film.
【0023】[0023]
【実施例】以下、本発明の実施例について説明する。但
し、当然のことではあるが、本発明は以下の実施例によ
り限定されるものではない。Embodiments of the present invention will be described below. However, as a matter of course, the present invention is not limited to the following examples.
【0024】ここで、具体的な研磨工程の説明に先立
ち、まず本発明を実施するために以下の各例で使用した
研磨装置の構成例を図6を参照しながら説明する。Prior to the description of the specific polishing process, an example of the structure of the polishing apparatus used in each of the following examples for carrying out the present invention will be described with reference to FIG.
【0025】なお、ここでは上記研磨装置として、枚葉
式の研磨装置を取り上げるが、ウェーハ載置の構成や使
用方法の工夫については、特に限定されるものではな
い。図6において、ウェーハ25はウエーハ保持試料台
(キャリアー)26に真空チャック方式により固定され
る。一方、研磨プレート(プラテン)23上にはパッド
28が固定されており、ここにスラリー導入管21から
スラリー22が供給される。ポリッシュ(研磨)処理中
は上部のウエーハ保持試料台回転軸27、及び研磨プレ
ート回転軸24を回転することにより、ウエーハ面内の
ポリッシュの均一性を確保している。Although a single-wafer polishing apparatus is taken as the polishing apparatus here, the configuration of the wafer mounting and the devising method of use are not particularly limited. In FIG. 6, a wafer 25 is fixed to a wafer holding sample table (carrier) 26 by a vacuum chuck method. On the other hand, a pad 28 is fixed on the polishing plate (platen) 23, and the slurry 22 is supplied thereto from the slurry introducing pipe 21. During the polishing (polishing) process, by rotating the upper wafer holding sample stage rotating shaft 27 and the polishing plate rotating shaft 24, the uniformity of the polishing within the wafer surface is ensured.
【0026】なお、研磨時のウエーハの押しつけ圧力に
ついては、ウエーハ保持試料台(キャリアー)26に加
える力を制御することにより行う。The pressing pressure of the wafer during polishing is controlled by controlling the force applied to the wafer holding sample table (carrier) 26.
【0027】次に各実施例において、本発明を実施する
ために使用する研磨布の形成方法について説明する。例
えば、下層樹脂層として、ジオール成分としてエチレン
グリコール、ジカルボン酸としてアジピン酸を用いて形
成したポリオールを、4,4−メチレンジフェニルジイ
ソシアネートと鎖長延長剤としてのエチレングリコール
を添加し作製したポリウレタンについて、これにグリセ
ルンとヘキサメチレンジイソシアネート等とを反応させ
た3官能以上のトリイソシアネートを添加し架橋反応を
行い、所望の樹脂を作製することができる。Next, a method of forming a polishing pad used for carrying out the present invention will be described in each example. For example, for the polyurethane prepared by adding ethylene glycol as the diol component and adipic acid as the dicarboxylic acid as the lower resin layer, 4,4-methylenediphenyl diisocyanate and ethylene glycol as the chain extender, A desired resin can be produced by adding trifunctional or trifunctional triisocyanate obtained by reacting glycerne with hexamethylene diisocyanate and the like to carry out a crosslinking reaction.
【0028】その後、スチレン−ブタジエン系樹脂を上
層樹脂に用いた。混合割合を2:8に最適化することに
より、上層樹脂は下層樹脂に対して非相溶樹脂であるの
で、相分離によって軟質層のブタジエン相中に硬度の高
いスチレン相を形成することが可能となり、所望の研磨
布を作成することができる。Thereafter, a styrene-butadiene resin was used as the upper layer resin. By optimizing the mixing ratio to 2: 8, since the upper layer resin is incompatible with the lower layer resin, it is possible to form a styrene phase having high hardness in the butadiene phase of the soft layer by phase separation. Therefore, a desired polishing cloth can be prepared.
【0029】実施例1 本実施例は本出願の請求項1、特に請求項2の発明を具
体化して実施したものである。この実施例は、相分離樹
脂としてグラフト樹脂を用いることにより研磨布を作製
し、これをAl配線層間絶縁膜の研磨工程に応用した場
合である。Embodiment 1 This embodiment is an implementation of the invention of claim 1, particularly claim 2 of the present application. In this embodiment, a polishing cloth is prepared by using a graft resin as the phase separation resin and is applied to the polishing process of the Al wiring interlayer insulating film.
【0030】図7(a)に示したようにシリコン等から
なる半導体基板31上に層間絶縁膜32及びAl配線層
33を形成した後、レジストプロセスを用いてエッチン
グによりAl配線層33を加工する。その後、更に層間
絶縁膜34を形成したウエーハを用意した。As shown in FIG. 7A, after forming an interlayer insulating film 32 and an Al wiring layer 33 on a semiconductor substrate 31 made of silicon or the like, the Al wiring layer 33 is processed by etching using a resist process. . After that, a wafer having an interlayer insulating film 34 formed thereon was prepared.
【0031】次いで図7(b)に示したように層間絶縁
膜34であるSiO2 等の段差上部の余分なシリコン酸
化膜を、研磨により除去する。研磨条件については以上
の条件で行った。Then, as shown in FIG. 7B, an excessive silicon oxide film on the step difference such as SiO 2 which is the interlayer insulating film 34 is removed by polishing. The polishing conditions were as described above.
【0032】本実施例に用いた研磨布は、次にように形
成した。下層樹脂層としてジオール成分としてエチレン
グリコール、ジカルボン酸としてアジピン酸を用いて形
成したポリオールを、4,4−メチレンジフェニルジイ
ソシアネートを鎖長延長剤としてエチレングリコールを
添加し作製したポリウレタンを、グリセリンとヘキサメ
チレンジイソシアネート等を反応させた3官能以上のト
リイソシアネートを添加することによってその架橋反応
を行い、所望の下層樹脂を作製した。The polishing cloth used in this example was formed as follows. Polyurethane prepared by adding ethylene glycol as a diol component and adipic acid as a dicarboxylic acid as a lower resin layer and ethylene glycol as a chain extender with 4,4-methylenediphenyldiisocyanate was used as a lower resin layer. Glycerin and hexamethylene The cross-linking reaction was performed by adding tri- or more-functional triisocyanate obtained by reacting diisocyanate or the like to produce a desired lower layer resin.
【0033】その後、スチレン−ブタジエン系樹脂を上
層樹脂に用いた。スチレン相は、ブタジエン相を非相溶
にできるので、混合割合を最適化、例えば2:8に最適
化することにより軟質層のブタジエン相中に硬度の高い
スチレン相を形成することが可能となり、所望の研磨布
を作成することができる。即ち、図1に模式的に示すよ
うに、下層樹脂16であるウレタン系樹脂上に、相分離
した軟質部分17であるブタジエン相と相分離した硬質
部分18とが形成された形の研磨布が得られる。Thereafter, a styrene-butadiene resin was used as the upper layer resin. Since the styrene phase can make the butadiene phase incompatible, it is possible to form a styrene phase having high hardness in the butadiene phase of the soft layer by optimizing the mixing ratio, for example, 2: 8. A desired polishing cloth can be prepared. That is, as schematically shown in FIG. 1, a polishing cloth having a form in which a butadiene phase which is a soft part 17 which is phase-separated and a hard part 18 which is phase-separated are formed on a urethane resin which is a lower layer resin 16 is formed. can get.
【0034】この研磨布を用いて、下記条件で絶縁膜3
4(SiO2 )のポリッシュを行った。Using this polishing cloth, the insulating film 3 was formed under the following conditions.
4 (SiO 2 ) was polished.
【0035】 SiO2 ポリッシュ条件 研磨プレート23の回転数 :37rpm ウエーハ保持試料台26の回転数 :17rpm 研磨圧力 :5.5×103 Pa スラリー流量 :225ml/l スラリー成分 :研磨微粒子 KOH 水SiO 2 Polish Condition Rotational Speed of Polishing Plate 23: 37 rpm Rotational Speed of Wafer Holding Sample Table 26: 17 rpm Polishing Pressure: 5.5 × 10 3 Pa Slurry Flow Rate: 225 ml / l Slurry Component: Polishing Fine Particles KOH Water
【0036】研磨終了後水洗することでスラリーを除去
し、層間絶縁膜の形成が完了する。After the polishing is completed, the slurry is removed by washing with water to complete the formation of the interlayer insulating film.
【0037】なお、層間膜の形成には、ここでは有機シ
リコン化合物をSiソースガスとして用いる手段を用
い、特にSi原料としてはテトラエトキシシランを用い
て実施したが、こでは例えば他の有機金属アルコキシド
に適宜変更可能である。例えば、テトラメトキシシラ
ン、テトライソプロポキシシラン等が挙げられる。The formation of the interlayer film was carried out here by using a means using an organic silicon compound as a Si source gas, particularly tetraethoxysilane was used as a Si raw material, but here, for example, another organic metal alkoxide is used. Can be changed appropriately. Examples thereof include tetramethoxysilane and tetraisopropoxysilane.
【0038】ここでは、グラフトポリマーにはスチレン
−ブタジエン系樹脂を用いたが、グラフト系ポリマーで
あればその他適宜変更可能である。例えば、スチレン−
イソプレン系、ポリブタジエン−アクリロニトリル系、
プロピレン−エチレン系及びエチレン−ナイロン系等が
挙げられる。Here, a styrene-butadiene resin is used as the graft polymer, but any other suitable graft polymer can be used. For example, styrene-
Isoprene type, polybutadiene-acrylonitrile type,
Examples thereof include propylene-ethylene type and ethylene-nylon type.
【0039】本実施例によれば、上記研磨布を用いた層
間絶縁膜の研磨工程において、下層に軟質相を形成した
後、上層に相分離樹脂を用いることで、半導体基板の局
所的な膜厚変動に追従し、しかも段差上部のみの研磨を
良好に行うことができる研磨布を提供できた。またこれ
により、良好な層間絶縁膜の平坦化を行うことができる
半導体装置の製造方法を提供できた。According to the present embodiment, in the step of polishing the interlayer insulating film using the above-mentioned polishing cloth, after forming the soft phase in the lower layer and using the phase separation resin in the upper layer, a local film on the semiconductor substrate is formed. It was possible to provide a polishing cloth which can follow the thickness variation and can satisfactorily polish only the upper part of the step. Further, as a result, it is possible to provide a method for manufacturing a semiconductor device capable of flattening an excellent interlayer insulating film.
【0040】実施例2 本実施例は、本出願の請求項1、特に請求項3の発明を
具体化して実施したものである。この実施例は、相分離
樹脂として非相溶樹脂により研磨布を作製し、Al配線
層間絶縁膜の研磨工程に応用した場合である。Embodiment 2 This embodiment is an implementation of the invention of claim 1, particularly claim 3 of the present application. This example is a case where a polishing cloth is made of an incompatible resin as a phase separation resin and applied to a polishing process of an Al wiring interlayer insulating film.
【0041】図7(a)に示したようにシリコン等から
なる半導体基板31上に層間絶縁膜32及びAl配線層
33を形成した後、レジストプロセスを用いてエッチン
グによりAl配線層33を加工する。その後、更に層間
絶縁膜34を形成したウエーハを用意した。As shown in FIG. 7A, after forming an interlayer insulating film 32 and an Al wiring layer 33 on a semiconductor substrate 31 made of silicon or the like, the Al wiring layer 33 is processed by etching using a resist process. . After that, a wafer having an interlayer insulating film 34 formed thereon was prepared.
【0042】次いで図7(b)に示したように層間絶縁
膜34であるSiO2 等の段差上部の余分なシリコン酸
化膜を、研磨により除去する。研磨条件については以上
の条件で行った。Then, as shown in FIG. 7B, an excess silicon oxide film on the step such as SiO 2 which is the interlayer insulating film 34 is removed by polishing. The polishing conditions were as described above.
【0043】本実施例に用いた研磨布は、次のように形
成した。即ち、下層樹脂層としては、実施例1と同様、
ジオール成分としてエチレングリコール、ジカルボン酸
としてアジピン酸を用いて形成したポリオールを、4,
4−メチレンジフェニルジイソシアネートと鎖長延長剤
としてエチレングリコールを添加し作製したポリウレタ
ンについて、これにグリセリンとヘキサメチレンジイソ
シアネート等を反応させた3官能以上のトリイソシアネ
ートを添加し、これにより架橋反応を行い、所望の下層
樹脂を作製した。The polishing cloth used in this example was formed as follows. That is, as the lower resin layer, as in Example 1,
A polyol formed by using ethylene glycol as a diol component and adipic acid as a dicarboxylic acid is
Regarding polyurethane prepared by adding 4-methylenediphenyl diisocyanate and ethylene glycol as a chain extender, trifunctional or more triisocyanate obtained by reacting glycerin and hexamethylene diisocyanate or the like is added to the polyurethane, thereby performing a crosslinking reaction, A desired lower layer resin was prepared.
【0044】その後、本実施例では、ポリ塩化ビニルと
ポリブタジエン系樹脂を上層樹脂に用いた。ポリ塩化ビ
ニルとボリブタジエン系樹脂とは、互いに非相溶の樹脂
であるので、混合割合を最適化、例えばここでは8:2
に最適化することにより、軟質層のポリブタジエン相中
に硬度の高いポリ塩化ビニル相を形成することが可能と
なり、所望の研磨布を作成することができる。Then, in this example, polyvinyl chloride and polybutadiene resin were used as the upper layer resin. Since polyvinyl chloride and polybutadiene-based resin are mutually incompatible resins, the mixing ratio is optimized, for example, 8: 2 here.
By optimizing this, it becomes possible to form a polyvinyl chloride phase having a high hardness in the polybutadiene phase of the soft layer, and a desired polishing cloth can be produced.
【0045】この研磨布を用いて、下記条件で絶縁膜3
1(SiO2 )のポリッシュを行った。Using this polishing cloth, the insulating film 3 was formed under the following conditions.
1 (SiO 2 ) was polished.
【0046】 SiO2 ポリッシュ条件 研磨プレート23の回転数 :37rpm ウエーハ保持試料台26の回転数 :17rpm 研磨圧力 :5.5x103 Pa スラリー流量 :225ml/l スラリー成分 :研磨微粒子 KOH 水SiO 2 Polish Condition Rotational Speed of Polishing Plate 23: 37 rpm Rotational Speed of Wafer Holding Sample Stage 26: 17 rpm Polishing Pressure: 5.5 × 10 3 Pa Slurry Flow Rate: 225 ml / l Slurry Component: Polishing Fine Particles KOH Water
【0047】研磨終了後水洗することでスラリーを除去
し、層間絶縁膜の形成が完了する。After the polishing is completed, the slurry is removed by washing with water to complete the formation of the interlayer insulating film.
【0048】ここでは非相溶ポリマーにはポリ塩化ビニ
ル−ブタジエン系樹脂を用いたが、非相溶ポリマーであ
れば適宜変更可能である。例えば、ポリスチレン−ポリ
メチルメタクリレート及びポリスチレン−ポリエチレン
等が挙げられる。Here, the polyvinyl chloride-butadiene resin was used as the incompatible polymer, but any incompatible polymer can be appropriately changed. For example, polystyrene-polymethylmethacrylate, polystyrene-polyethylene, etc. may be mentioned.
【図1】 本発明の実施例を示す図である。FIG. 1 is a diagram showing an embodiment of the present invention.
【図2】 従来技術の概念図である(a)。FIG. 2 is a conceptual diagram of prior art (a).
【図3】 従来技術の概念図である(b)。FIG. 3 is a conceptual diagram of a conventional technique (b).
【図4】 従来技術の概念図である(c)。FIG. 4 is a conceptual diagram of prior art (c).
【図5】 従来技術の概念図である(d)。FIG. 5 is a conceptual diagram of prior art (d).
【図6】 実施例の実験装置の概念図である。FIG. 6 is a conceptual diagram of an experimental device of an example.
【図7】 実施例の被研磨剤の断面図である。FIG. 7 is a cross-sectional view of an object to be polished of an example.
10,31 半導体基体 11,32 シリコン酸化膜 12,33 Al配線層 13,34 シリコン酸化膜 21 スラリー導入管 22 スラリー 23 研磨プレート 24 研磨プレート回転軸 25 ウエーハ 26 ウエーハ保持台 27 ウエーハ保持台回転軸 28 研磨布(パッド) 10, 31 Semiconductor substrate 11, 32 Silicon oxide film 12, 33 Al wiring layer 13, 34 Silicon oxide film 21 Slurry introducing pipe 22 Slurry 23 Polishing plate 24 Polishing plate rotating shaft 25 Wafer 26 Wafer holding table 27 Wafer holding table Rotating shaft 28 Polishing cloth (pad)
Claims (8)
に用いる研磨布であって、 研磨面が部分的に表面硬度の異なる部分を有し、該部分
的に表面硬度の異なる部分は、表面部を構成する樹脂の
相分離により形成されるものであることを特徴とする研
磨布。1. A polishing cloth used for flattening a material to be flattened having a step, wherein a polishing surface has a part having a different surface hardness, and the part having a different surface hardness is A polishing cloth formed by phase separation of a resin forming a surface portion.
を用いることを特徴とする請求項1に記載の研磨布。2. The polishing cloth according to claim 1, wherein a graft resin is used as the resin constituting the surface portion.
用いることを特徴とする請求項1に記載の研磨布。3. The polishing cloth according to claim 1, wherein an incompatible resin is used as the resin forming the surface portion.
下層と比較して硬度の高い層を部分的に有する樹脂を用
いたことを特徴とする請求項1ないし3のいずれかに記
載の研磨布。4. The polishing according to claim 1, wherein at least the lower layer is made of a soft material and the upper layer is made of a resin partially having a layer having a hardness higher than that of the lower layer. cloth.
する平坦化絶縁膜形成工程を備えた半導体装置の製造方
法において、 研磨面が部分的に表面硬度の異なる部分を有し、該部分
的に表面硬度の異なる部分は、表面部を構成する樹脂の
相分離により形成されるものである研磨布を用いて研磨
を行い、平坦化することを特徴とする半導体装置の製造
方法。5. A method of manufacturing a semiconductor device, comprising a flattening insulating film forming step of forming a flattening insulating film on a substrate having steps, wherein a polished surface partially has a portion having a different surface hardness. A method of manufacturing a semiconductor device, characterized in that a portion having a partially different surface hardness is polished and flattened by using a polishing cloth formed by phase separation of a resin forming a surface portion.
脂を用いる研磨布を用いたことを特徴とする請求項5に
記載の半導体装置の製造方法。6. The method for manufacturing a semiconductor device according to claim 5, wherein a polishing cloth using a graft resin is used as the resin forming the surface portion.
用いる研磨布を用いたことを特徴とする請求項5に記載
の半導体装置の製造方法。7. The method of manufacturing a semiconductor device according to claim 5, wherein a polishing cloth using an incompatible resin as a resin forming the surface portion is used.
下層と比較して硬度の高い層を部分的に有する樹脂を用
いた研磨布を用いたことを特徴とする請求項5ないし7
のいずれかに記載の半導体装置の製造方法。8. A polishing cloth using a soft material for at least the lower layer and a resin for the upper layer which partially has a layer having a hardness higher than that of the lower layer.
A method for manufacturing a semiconductor device according to any one of 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14621894A JPH0811050A (en) | 1994-06-28 | 1994-06-28 | Polishing cloth and method of manufacturing semiconductor device using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14621894A JPH0811050A (en) | 1994-06-28 | 1994-06-28 | Polishing cloth and method of manufacturing semiconductor device using the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0811050A true JPH0811050A (en) | 1996-01-16 |
Family
ID=15402788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14621894A Pending JPH0811050A (en) | 1994-06-28 | 1994-06-28 | Polishing cloth and method of manufacturing semiconductor device using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0811050A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5973426A (en) * | 1995-11-16 | 1999-10-26 | Matsushita Electric Industrial Co., Ltd. | Motor |
| JP2000343413A (en) * | 1999-06-09 | 2000-12-12 | Toray Ind Inc | Polishing pad |
| US6234875B1 (en) | 1999-06-09 | 2001-05-22 | 3M Innovative Properties Company | Method of modifying a surface |
| JP2001512057A (en) * | 1997-07-30 | 2001-08-21 | スキャッパ、グループ、ピー・エル・シー | Polishing of semiconductor wafer |
| JP2012516247A (en) * | 2009-01-27 | 2012-07-19 | イノパッド,インコーポレイテッド | Chemical mechanical planarization pad containing patterned structural domains |
| US8939818B2 (en) | 2010-02-25 | 2015-01-27 | Toyo Tire & Rubber Co. Ltd. | Polishing pad |
-
1994
- 1994-06-28 JP JP14621894A patent/JPH0811050A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5973426A (en) * | 1995-11-16 | 1999-10-26 | Matsushita Electric Industrial Co., Ltd. | Motor |
| JP2001512057A (en) * | 1997-07-30 | 2001-08-21 | スキャッパ、グループ、ピー・エル・シー | Polishing of semiconductor wafer |
| JP2000343413A (en) * | 1999-06-09 | 2000-12-12 | Toray Ind Inc | Polishing pad |
| US6234875B1 (en) | 1999-06-09 | 2001-05-22 | 3M Innovative Properties Company | Method of modifying a surface |
| JP2003501820A (en) * | 1999-06-09 | 2003-01-14 | スリーエム イノベイティブ プロパティズ カンパニー | Surface modification method for structured wafer |
| JP2012516247A (en) * | 2009-01-27 | 2012-07-19 | イノパッド,インコーポレイテッド | Chemical mechanical planarization pad containing patterned structural domains |
| US8939818B2 (en) | 2010-02-25 | 2015-01-27 | Toyo Tire & Rubber Co. Ltd. | Polishing pad |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2870537B1 (en) | Polishing apparatus and method for manufacturing semiconductor device using the same | |
| JP3438383B2 (en) | Polishing method and polishing apparatus used therefor | |
| US6544373B2 (en) | Polishing pad for a chemical mechanical polishing process | |
| US6241581B1 (en) | Method for dressing a polishing pad, polishing apparatus, and method for manufacturing a semiconductor apparatus | |
| JP2943981B2 (en) | Polishing pad for semiconductor wafer and polishing method | |
| US5664989A (en) | Polishing pad, polishing apparatus and polishing method | |
| JP4575539B2 (en) | Chemical mechanical polishing process and its components | |
| KR100638289B1 (en) | Surface deformation method of structured wafer | |
| US5913712A (en) | Scratch reduction in semiconductor circuit fabrication using chemical-mechanical polishing | |
| US6580128B2 (en) | Semiconductor substrate, semiconductor device, and processes of production of same | |
| JP3230986B2 (en) | Polishing method, semiconductor device manufacturing method, and semiconductor manufacturing apparatus. | |
| JP2000301454A5 (en) | ||
| CN101934492B (en) | Polishing process of high-smoothness float-zone silicon polished wafer | |
| CN1373499A (en) | Device and method of chip using chemicomechanical polishing finishing for joining | |
| JP3132111B2 (en) | Method of manufacturing semiconductor device and polish pad used for the same | |
| JPH11156701A (en) | Polishing pad | |
| JPH11347919A (en) | Device and method for abrading and flattening semi-conductor element | |
| JPH10321570A (en) | Polishing agent for polishing semiconductor wafer, method for manufacturing the same, and polishing method | |
| JP2789153B2 (en) | Method for chemical mechanical planarization of semiconductor wafer for forming smooth surface without micro-scratch | |
| JPH0811050A (en) | Polishing cloth and method of manufacturing semiconductor device using the same | |
| JPH1055989A (en) | Method for planarizing insulating film of semiconductor device | |
| JPH0950974A (en) | Polishing cloth and method for manufacturing semiconductor device | |
| JPH07321076A (en) | Semiconductor device manufacturing method and polishing apparatus | |
| JP3467822B2 (en) | Polishing method | |
| US7033250B2 (en) | Method for chemical mechanical planarization |