JPH08111453A - シリコンウェハ内に埋込酸化層を形成するための方法、および半導体コンポーネント - Google Patents

シリコンウェハ内に埋込酸化層を形成するための方法、および半導体コンポーネント

Info

Publication number
JPH08111453A
JPH08111453A JP7243271A JP24327195A JPH08111453A JP H08111453 A JPH08111453 A JP H08111453A JP 7243271 A JP7243271 A JP 7243271A JP 24327195 A JP24327195 A JP 24327195A JP H08111453 A JPH08111453 A JP H08111453A
Authority
JP
Japan
Prior art keywords
silicon wafer
recess
silicon
ions
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7243271A
Other languages
English (en)
Other versions
JP2777783B2 (ja
Inventor
Salvatore Ugo Campisano
サルバトーレ・ユーゴ・カンピサーノ
Vito Raineri
ビート・ライネーリ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno
Original Assignee
CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno filed Critical CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno
Publication of JPH08111453A publication Critical patent/JPH08111453A/ja
Application granted granted Critical
Publication of JP2777783B2 publication Critical patent/JP2777783B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/208—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically inactive species
    • H10P30/209—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1914—Preparing SOI wafers using bonding
    • H10P90/1916—Preparing SOI wafers using bonding with separation or delamination along an ion implanted layer, e.g. Smart-cut
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers

Landscapes

  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 【課題】 シリコンウェハ内に埋込酸化層を形成するた
めの簡単かつ低コストであり、高品質な物質を獲得する
方法を提供する。 【解決手段】 シリコンウェハ内に埋込酸化層を形成す
るための方法および装置はいくつかのステップを含む。
リセスがシリコンウェハに形成される。軽いイオンはシ
リコンウェハでリセスの深度よりも浅い深度に注入さ
れ、シリコンウェハに軽いイオンの気泡を形成する。軽
いイオンはシリコンウェハから蒸発し、気泡の場所にキ
ャビティを残す。キャビティはリセスを介して酸化さ
れ、シリコン酸化物の埋込層を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の分野】この発明はシリコンウェハ内に埋込酸化
層を形成するための方法および装置に関する。
【０００２】
【関連技術の検討】絶縁体上の高品質な単結晶シリコン
の薄層（ＳＯＩ、シリコン・オン・インシュレータ）が
利用できることは、ＣＭＯＳ、ＭＯＳＦＥＴ、３次元Ｉ
Ｃ、より一般的には、宇宙または適さない環境において
用いられるべき耐放射線装置を含むさまざまな装置を製
造するための基本的な必要条件であることが知られてい
る。
【０００３】ＳＯＩ物質を製造するためにさまざまな方
法が確立されている。その中で、半導体装置を製造する
ために重要な方法は“シリコン・オン・サファイア”
（ＳＯＳ）および“注入酸化物による分離”（ＳＩＭＯ
Ｘ）として知られている。
【０００４】ＳＯＳ方法はアルミニウム酸化物、Ａｌ2
Ｏ3 の単結晶基板上にエピタキシャルシリコンを（一般
的に気相成長（ＣＶＤ）によって）形成することからな
る。主に対になった傷がシリコン結晶界面で生じるが、
成長したシリコンの品質は受入られるものである。この
技術の普及を制限するのは、単結晶シリコンウェハの現
行の値（５または６インチ）と適合し得る直径を備えた
単結晶アルミニウム酸化物の基板のコストが高いことで
ある。
【０００５】ＳＩＭＯＸ方法は代わりに、単結晶シリコ
ン基板内に多量の酸素イオンを注入することからなる。
イオン注入は表層がアモルファスになることを防ぐため
に高い温度で行なわれなくてはならず、残存する損傷を
取除き、密な酸化層を形成するために非常に高い温度で
の処理を伴う。注入すべき酸素の量が非常に多く、傷を
除去するのに高温が必要とされるので、シリコン層にあ
る傷とウェハ全体に加えられる変形のためにコストが高
くなり、品質はほとんど受入れ難いものになる。
【０００６】代わりの方法は、シリコン基板上に成長し
た熱酸化物の層に空けられた窓の上にエピタキシャルシ
リコンを成長させることに基づく。シリコンの再成長は
まず垂直に、成長した酸化層の高さまで進行し、次に垂
直および水平に進行する。しかしながら、成長速度は遅
く、かつ／または低品質な物質を生成する。
【０００７】したがって、この発明のある目標は、既知
の方法よりも簡単な、シリコンウェハ内に埋込酸化層を
形成するための方法を提供することである。
【０００８】この目標の範囲内で、この発明の目的は、
高品質な物質を生成することのできる、シリコンウェハ
内に埋込酸化層を形成するための方法を提供することで
ある。
【０００９】この発明の別の目的は、既知の方法に対し
て低コストである、シリコンウェハ内に埋込酸化層を形
成するための方法を提供することである。
【００１０】
【発明の概要】以下に明らかになる上述の目的などは、
いくつかのステップを含む、シリコンウェハ内に埋込酸
化層を形成するための方法によって達成される。この発
明の一実施例では、リセスがシリコンウェハに形成され
ており、リセスの深さより浅い深さでシリコンウェハに
軽いイオンが注入され、シリコンウェハに軽いイオンの
気泡を形成する。軽いイオンはシリコンウェハから蒸発
し、シリコンウェハにキャビティを残す。キャビティは
リセスを介して酸化され、シリコン酸化物の埋込層を形
成する。
【００１１】この発明のある局面によると、上述された
方法は複数の順序で行なうこともできる。
【００１２】この発明の特徴および利点は、以下の図面
を参照すると以下の詳細な説明から明らかになるであろ
う。図面は例示を目的とするものであって、この発明の
範囲を規定するものとして意図されないことが理解され
るべきである。
【００１３】
【詳細な説明】図１を参照すると、シリコンウェハ１は
表面２の全体に低質量不活性イオン３、好ましくはヘリ
ウムのイオン注入を受ける。注入は比較的多量のヘリウ
ムで行なわれ、この量は注入エネルギによって変化す
る。たとえば、２０ＫｅＶの注入エネルギでは、量はお
およそ５×１０16原子／ｃｍ2 のオーダであるが、３０
０ＫｅＶのエネルギでは、量はおおよそ１×１０16原子
／ｃｍ2 に等しい。
【００１４】高密度の小さいヘリウム気泡４がイオン３
の平均浸透深度で形成する。浸透深度は注入エネルギに
よって変化する。注入エネルギの値が２０ＫｅＶでは、
浸透深度は０．３マイクロメータに等しいが、３００Ｋ
ｅＶのエネルギでは、浸透深度は１マイクロメータに等
しい。
【００１５】次に、シリコンウェハ１は７００℃より上
の温度で熱処理を受ける。この熱処理は気泡４に存在す
るヘリウムをシリコンウェハ１の表面２まで拡散するこ
とができ、気泡４の場所に空のキャビティである埋込層
７を残す。
【００１６】次に、図２を参照すると、リセスまたは溝
５がキャビティ４が設置されている深度より深くなるよ
うに、シリコンウェハに形成される。
【００１７】このことで、突出部６が残され、これはキ
ャビティ４によって上方の部分６ａおよび下方の部分６
ｂに分割される。
【００１８】溝５を形成した後で、シリコンウェハ１は
酸化炉（図示せず）に入れられる。急速な熱酸化システ
ムがこの発明のこの実施例において選択されているが、
酸化システムは異なっていてもよい。
【００１９】この酸化システムでは、シリコンウェハ１
は酸素濃度の濃い環境でフラックスを受け、温度は３０
分間１０００℃に上げられた。
【００２０】高密度のキャビティ４を含む埋込層は、図
３に示されるように、酸化時間および温度に依存する酸
化物厚さにわたって均一に酸化される。
【００２１】埋込シリコン層７の酸化は、溝５を介する
酸素の移動と、イオン注入によって形成されたキャビテ
ィ４の多孔性構造における酸素の移動とによって可能と
される。
【００２２】図４に示されるように、これは突出部６を
上方のシリコン層６ａおよび下方の層６ｂに分割する均
一な埋込層８を形成する。埋込酸化層８によって絶縁さ
れる上方の層６ａは高品質であり、これはヘリウムイオ
ン注入によって生成される埋込酸化層のわずかな損傷が
酸化を生ずる加熱処理の間に取除かれるからである。特
に、点のような傷の形状で生じる損傷は加熱処理によっ
て除去される。
【００２３】酸化プロセスの後でさらなる加熱処理が可
能であり、これはシリコン自体の品質を改良するために
用いることができる。こうして獲得されたウェハ１は次
に、半導体装置を形成するための何らかの生産サイクル
に導入できる。
【００２４】この発明による方法は意図された目標およ
び目的を十分に達成する。この発明による方法は簡単か
つ低コストであり、高品質な物質を獲得する。この方法
が簡単であることは、少数のステップ（溝５の形成、キ
ャビティ４を形成するための軽いイオン３の注入、酸
化）のみが必要とされるという事実から生じる。これら
のステップはこの明細書で説明されたのとは違う順序で
行なうこともできる。
【００２５】低コストであることは、特殊化された基板
が用いられる必要がなく、上述されたステップが既知で
あって、半導体装置の製造において通常用いられるとい
う事実から生じる。ヘリウムと他の軽いイオンとの強い
ビームは従来のイオン注入機械から簡単に抽出できる。
【００２６】獲得された物質が高品質であることは、ウ
ェハの表面の近くで簡単に除去できる傷を軽いイオンが
生成するという事実から生じる。
【００２７】こうして考え出されたこの発明には数多く
の変更および変化が可能であり、これらのすべてがこの
発明の概念の範囲内にあると意図される。
【００２８】したがって、たとえばさまざまな軽い元素
をヘリウムの代わりに用いることができる。水素および
（いずれにせよ軽い原子の範疇内に含まれるのではある
が）ネオンのようなより重いイオンさえも含む、希ガス
を注入することで気泡を形成することがこの技術におい
て知られている。
【００２９】さらに、まず溝構造５を形成し、次にイオ
ンを注入することが可能である。図２に示される構造は
さらに異なった仕方で形成できる。たとえば、シリコン
柱または突出部６はウェハ１の表面上に成長させること
ができる。
【００３０】このように、さまざまな生成ステップを異
なったオーダで行なうことができる。キャビティ４は、
別個のステップとする代わりに酸化処理自体の間に形成
することもできる。
【００３１】この発明の少なくとも１つの例示的な実施
例がこのように説明されたので、当業者にはさまざまな
変化、変更、および改良が容易に想起されるであろう。
このような変化、変更および改良はこの開示の一部であ
り、この発明の精神および範囲内にあると意図される。
たとえば、用いられる物質はその形状および寸法と同様
に装置の必要に応じて変更されるであろう。したがっ
て、上述の説明は例としてのみなされたものであって、
限定するものとは意図されない。この発明は前掲の請求
項とその均等物とにおいて規定されたとおりにのみ限定
される。
【図面の簡単な説明】
【図１】気泡を含むシリコンウェハの断面図である。
【図２】酸素の通過のための溝を含むシリコンウェハの
図である。
【図３】酸化ステップの間のシリコンウェハの図であ
る。
【図４】絶縁層を含むシリコンウェハの図である。
【符号の説明】
１ シリコンウェハ ４ キャビティ ５ リセス ６ 突出部 ７ 埋込シリコン層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 サルバトーレ・ユーゴ・カンピサーノ イタリア、95100 カターニア、ビア・エ フ・ザングリ、28 (72)発明者 ビート・ライネーリ イタリア、95030 マスカルーチア （プ ロビンス・オブ・カターニア）、ビア・イ ー・トリチェリ、13

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 シリコンウェハ内に埋込酸化層を形成す
    るための方法であって、 前記シリコンウェハにリセスを形成するステップと、 前記リセスの深度よりも浅い深度で前記シリコンウェハ
    に軽いイオンを注入し、前記シリコンウェハに前記軽い
    イオンの気泡を形成するステップと、 前記シリコンウェハを介して前記軽いイオンを蒸発さ
    せ、前記気泡があったところにキャビティを残すステッ
    プと、 前記リセスを介して前記キャビティを酸化し、前記シリ
    コンウェハにシリコン酸化物の埋込層を形成するステッ
    プとを含む、方法。
  2. 【請求項２】 前記リセスは前記軽いイオンが注入され
    る前に形成される、請求項１に記載の方法。
  3. 【請求項３】 前記リセスは前記軽いイオンが注入され
    た後に形成される、請求項１に記載の方法。
  4. 【請求項４】 前記リセスは前記キャビティを酸化する
    間に形成される、請求項１に記載の方法。
  5. 【請求項５】 リセスを形成する前記ステップは前記シ
    リコンウェハ上にシリコンの突出部を成長させるステッ
    プを含む、請求項１に記載の方法。
  6. 【請求項６】 前記軽いイオンは希ガスのイオンであ
    る、請求項１に記載の方法。
  7. 【請求項７】 前記希ガスはヘリウムである、請求項６
    に記載の方法。
  8. 【請求項８】 前記希ガスはネオンである、請求項６に
    記載の方法。
  9. 【請求項９】 前記軽いイオンは水素イオンである、請
    求項１に記載の方法。
  10. 【請求項１０】 前記軽いイオンを蒸発させる前記ステ
    ップは前記軽いイオンを加熱処理で蒸発させるステップ
    を含む、請求項１に記載の方法。
  11. 【請求項１１】 前記シリコンウェハの加熱処理をする
    前記ステップは前記注入ステップによって生成された傷
    を除去するステップを含む、請求項１０に記載の方法。
  12. 【請求項１２】 半導体コンポーネントであって、 半導体物質の層を含み、前記半導体物質の層は、前記半
    導体物質の層の表面上に形成された少なくとも１つの突
    起を有し、このコンポーネントはさらに、 前記少なくとも１つの突起の下方の部分から、前記少な
    くとも１つの突起の上方の部分を絶縁するための絶縁手
    段を含む、コンポーネント。
  13. 【請求項１３】 前記半導体物質はシリコンである、請
    求項１２に記載の半導体コンポーネント。
  14. 【請求項１４】 前記絶縁手段は埋込酸化層を含む、請
    求項１２に記載の半導体コンポーネント。
JP7243271A 1994-09-23 1995-09-21 シリコンウェハ内に埋込酸化層を形成するための方法 Expired - Fee Related JP2777783B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP94830452A EP0703608B1 (en) 1994-09-23 1994-09-23 Method for forming buried oxide layers within silicon wafers
IT94830452:2 1994-09-23

Publications (2)

Publication Number Publication Date
JPH08111453A true JPH08111453A (ja) 1996-04-30
JP2777783B2 JP2777783B2 (ja) 1998-07-23

Family

ID=8218534

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7243271A Expired - Fee Related JP2777783B2 (ja) 1994-09-23 1995-09-21 シリコンウェハ内に埋込酸化層を形成するための方法

Country Status (4)

Country Link
US (1) US5723372A (ja)
EP (1) EP0703608B1 (ja)
JP (1) JP2777783B2 (ja)
DE (1) DE69408671T2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69430913D1 (de) * 1994-07-25 2002-08-08 Cons Ric Microelettronica Verfahren zur lokalen Reduzierung der Ladungsträgerlebensdauer
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
DE19750167B4 (de) * 1997-11-12 2006-08-31 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung integrierter Schaltkreise
US20080203484A1 (en) * 2007-02-23 2008-08-28 Infineon Technologies Ag Field effect transistor arrangement and method of producing a field effect transistor arrangement
FR2942073B1 (fr) * 2009-02-10 2011-04-29 Soitec Silicon On Insulator Procede de realisation d'une couche de cavites

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04253357A (ja) * 1990-05-31 1992-09-09 Natl Semiconductor Corp <Ns> 局所的埋込み注入及び分離構成体へ適用可能な超高エネルギ注入用の自己整合型マスキング

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2563377B1 (fr) * 1984-04-19 1987-01-23 Commissariat Energie Atomique Procede de fabrication d'une couche isolante enterree dans un substrat semi-conducteur, par implantation ionique
JPS61180447A (ja) * 1985-02-05 1986-08-13 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
GB8725497D0 (en) * 1987-10-30 1987-12-02 Atomic Energy Authority Uk Isolation of silicon
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US5372952A (en) * 1992-04-03 1994-12-13 National Semiconductor Corporation Method for forming isolated semiconductor structures

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04253357A (ja) * 1990-05-31 1992-09-09 Natl Semiconductor Corp <Ns> 局所的埋込み注入及び分離構成体へ適用可能な超高エネルギ注入用の自己整合型マスキング

Also Published As

Publication number Publication date
US5723372A (en) 1998-03-03
EP0703608B1 (en) 1998-02-25
EP0703608A1 (en) 1996-03-27
JP2777783B2 (ja) 1998-07-23
DE69408671T2 (de) 1998-06-18
DE69408671D1 (de) 1998-04-02

Similar Documents

Publication Publication Date Title
US6429104B1 (en) Method for forming cavities in a semiconductor substrate by implanting atoms
US7148124B1 (en) Method for forming a fragile layer inside of a single crystalline substrate preferably for making silicon-on-insulator wafers
US6461939B1 (en) SOI wafers and methods for producing SOI wafer
EP0506416B1 (en) Manufacturing method of SOI substrate having monocrystal silicon layer on insulating film
KR100528258B1 (ko) 고상 물질의 박막 제조방법
JP2007335867A (ja) ヘテロ構造内で空孔拡散を制限する方法
JP3412470B2 (ja) Ｓｏｉ基板の製造方法
JPH01225117A (ja) 半導体装置の製造方法及びその製造装置
JP3456521B2 (ja) Ｓｏｉ基板の製造方法
KR20090042139A (ko) 반도체 기판의 제조 방법
JP2763100B2 (ja) 薄膜形成方法
KR20070096969A (ko) Ｓｉｍｏｘ 웨이퍼의 제조 방법
JPS63166220A (ja) 半導体装置の製造方法
JPH08111453A (ja) シリコンウェハ内に埋込酸化層を形成するための方法、および半導体コンポーネント
US4818711A (en) High quality oxide on an ion implanted polysilicon surface
Afanas' ev et al. Confinement phenomena in buried oxides of SIMOX structures as affected by processing
WO2000022669A1 (fr) Procede de realisation d&#39;une couche de materiau enterree dans un autre materiau
CN101477963A (zh) 制作绝缘体上硅材料的隔离氧注入方法
JPH088250B2 (ja) Ｓｏｉ基板の作成方法及び作成装置
WO2004053961A1 (en) Manufacturing process for a multilayer structure
JPH01319969A (ja) 半導体装置の製造方法
JP2000031079A (ja) Ｓｏｉ基板の製造方法
US20020106876A1 (en) Method of forming a buffer layer over a polysilicon gate
JPH0574729A (ja) 半導体装置の製造方法
JPH01123452A (ja) トレンチ・キャパシタ絶縁膜の生成方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980317

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees