JPH08114819A - アクティブマトリクス液晶表示装置 - Google Patents

アクティブマトリクス液晶表示装置

Info

Publication number
JPH08114819A
JPH08114819A JP25105894A JP25105894A JPH08114819A JP H08114819 A JPH08114819 A JP H08114819A JP 25105894 A JP25105894 A JP 25105894A JP 25105894 A JP25105894 A JP 25105894A JP H08114819 A JPH08114819 A JP H08114819A
Authority
JP
Japan
Prior art keywords
wiring
drain
liquid crystal
active matrix
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25105894A
Other languages
English (en)
Inventor
Kazuhiro Kuwabara
和広 桑原
Yuji Mori
祐二 森
Yoshiaki Mikami
佳朗 三上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
G T C KK
GTC Corp
Original Assignee
G T C KK
GTC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by G T C KK, GTC Corp filed Critical G T C KK
Priority to JP25105894A priority Critical patent/JPH08114819A/ja
Publication of JPH08114819A publication Critical patent/JPH08114819A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【目的】 アクティブマトリクス液晶表示装置のゲート
配線およびドレイン配線に対して、断線等により修正が
必要となった箇所にレーザを用いて局所的に金属膜の形
成を行なう際に、配線表面でレーザ光が反射されるのを
防止する。 【構成】 行列方向に配置された複数の薄膜トランジス
タ素子と、各行ごとに薄膜トランジスタ素子のゲート電
極12を共通に接続したゲート配線3と、各列ごとに薄
膜トランジスタ素子のドレイン電極10を共通に接続し
たドレイン配線4を備えてなるアクティブマトリクス液
晶表示装置において、上記ゲート配線3および上記ドレ
イン配線4の上方に低反射率の被覆層5a,5bを設け
てなることを特徴とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は薄膜トランジスタ(以
下、TFTと略記する)素子を用いて駆動するアクティ
ブマトリクス液晶表示装置の配線構造に関する。
【0002】
【従来の技術】従来のアクティブマトリクス液晶表示装
置は、特公平3−32231号公報に記載されているよ
うな回路構成を有しており、TFTのゲート、ソース、
ドレインの各電極に接続された配線は、アルミ等の金属
で形成された単層配線構造であった。
【0003】
【発明が解決しようとする課題】アクティブマトリクス
液晶表示装置では、製造過程でごみ等の異物やエッチン
グの不良あるいは基板上に形成された各種のパターンに
よる基板表面の凹凸等により、ゲート配線またはドレイ
ン配線に断線が発生する場合がある。そして配線の断線
個所が比較的少ない基板に対して、断線個所に局所的に
金属膜等を形成して接続修正する方法が用いられてい
る。修正方法としてはレーザを用いて金属膜を形成する
方法が知られている。この修正方法は、形成しようとす
る金属を含む原料ガス中で断線個所に選択的にレーザを
照射して、基板表面に吸着された原料ガスをレーザの光
エネルギーにより分解、反応せしめて金属膜を形成する
ものである。あるいは、形成しようとする金属を含む成
膜材料をあらかじめ基板表面に塗布しておき、その後、
断線個所に選択的にレーザを照射してレーザの熱エネル
ギーにより分解、反応せしめて金属膜を形成する方法も
ある。
【0004】しかし、上述した従来のアクティブマトリ
クス液晶表示装置では、配線がアルミ等の金属からなる
単層配線であるため、配線表面の反射率が高い。このた
め、配線上に修正用の金属膜等を形成する場合に、配線
表面でレーザ光が反射されるために、配線上で反応に必
要な光エネルギーが得られず、修正用の金属膜の形成が
困難であった。特に、配線交差部付近の断線修正時に
は、断線箇所を有する配線上に、配線交差部を横断する
長さの修正用金属配線を形成する必要があり、配線表面
の高反射率に起因する修正用の金属配線の細りや断線が
起こり易かった。また、レーザの熱エネルギーを用いて
配線上に修正用の金属配線を形成する場合、レーザ光が
照射された個所で発生する熱が、基板上のTFT素子、
絶縁膜、金属配線、透明電極等に悪影響を及ぼすという
問題があった。本発明は、上記課題の少なくとも1つを
解決するもので、断線等により修正が必要となった配線
に対して、配線上で、レーザを用いて局所的に金属膜の
形成を行なうことができるようにし、また修正時に発生
する熱によるTFT素子、配線等の劣化が少ないアクテ
ィブマトリクス液晶表示装置を提供することを目的とす
る。
【0005】
【課題を解決するための手段】上記課題を解決するため
に、本発明のアクティブマトリクス液晶表示装置は、行
列方向に配置された複数の薄膜トランジスタ素子と、各
行ごとに薄膜トランジスタ素子のゲート電極を共通に接
続したゲート配線と、各列ごとに薄膜トランジスタ素子
のドレイン電極を共通に接続したドレイン配線を備えて
なるアクティブマトリクス液晶表示装置において、上記
ゲート配線および上記ドレイン配線の上方に低反射率の
被覆層を設けてなることを特徴とするものである。低反
射率の被覆層の形成は、上記ゲート配線およびドレイン
配線を、低反射率の被覆層を有する多層配線構造とする
こともできるし、また上記ゲート配線の上方に設けられ
る低反射率の被覆層と上記ドレイン配線の上方に設けら
れる低反射率の被覆層とを同一層内に形成することもで
きる。そして上記ゲート配線およびドレイン配線と低反
射率の被覆層の間に絶縁膜を介在させてもよい。さらに
上記多層配線構造の場合には、上記ゲート配線およびド
レイン配線上にそれぞれ低反射率の被覆層を積層しても
よい。あるいは、ゲート配線およびドレイン配線の表面
上に低反射率の被覆層を設けた構成としてもよい。
【0006】
【作用】本発明では、ゲート配線およびドレイン配線の
上方に低反射率の被覆層を設けたので、これらの配線上
に向かってレーザを照射しても、該被覆層によってレー
ザ光が反射するのを防止することができ、レーザの光エ
ネルギーの損失を抑えることができる。これによって、
反射率が高い配線上であっても、修正が必要な個所に、
レーザ光を用いて確実に金属膜を形成することが可能と
なる。また、ゲート配線およびドレイン配線と低反射率
の被覆層との間に絶縁膜を介在させることにより、これ
らの配線上に向かってレーザ光を照射することによって
発生した熱が、絶縁膜によって遮断されるので、基板上
のTFT素子、絶縁膜、金属配線、透明電極等に対する
熱的悪影響を低減させることができる。
【0007】
【実施例】以下、本発明の実施例を図面を用いて説明す
る。まず本発明によるアクティブマトリクス液晶表示装
置の第1の実施例を図1、図2および図3を用いて説明
する。図1は本発明によるアクティブマトリクス液晶表
示装置における配線交差部の断面図である。図1におい
て、符号1はガラス基板、2aおよび2bは絶縁膜、3
はゲート配線、4はドレイン配線、5aおよび5bは被
覆層をそれぞれ示す。図2は本発明によるアクティブマ
トリクス液晶表示装置における1画素の回路構成図であ
る。図2において、符号9は半導体層、10はドレイン
電極、11はソース電極、12はゲート電極、13a、
13b、13cは貫通孔、14は透明電極をそれぞれ示
す。また図1と同一の構成要素には同一符号を付けてい
る。図3は本発明によるアクティブマトリクス液晶表示
装置における断線部の欠陥修正例を示したものである。
図3(a)は欠陥修正部の上面図であり、図3(b)は
欠陥修正部の断面図である。図3において、符号6a、
6bは貫通孔、7は修正用金属配線、8は断線個所であ
り、図1と同一の構成要素には同一符号を付けている。
【0008】図1に示すように、ガラス基板1上には絶
縁膜2aが形成され、その上にゲート配線3が形成され
ている。ゲート配線3上には低反射率の被覆層5aが形
成されている。さらにその上には絶縁膜2bが形成さ
れ、絶縁膜2b上にドレイン配線4が形成されている。
ドレイン配線4上には低反射率の被覆層5bが形成され
ている。画素部の構成は図2に示すように、半導体層9
の一方にドレイン電極10が配置され、もう一方にソー
ス電極11が配置されている。半導体層9の上層にはゲ
ート絶縁膜を介してゲート電極12が配置されている。
ゲート電極12の上層に絶縁膜を介してゲート配線3が
配置され、貫通孔13aでゲート電極12とゲート配線
3とが接続されている。ドレイン電極10の上層には絶
縁膜を介してドレイン配線4が配置され、貫通孔13b
でドレイン電極10とドレイン配線4とが接続されてい
る。ゲート配線3およびドレイン配線4上にはそれぞれ
低反射率の被覆層が形成されている。ソース電極11の
上方には絶縁膜を介して透明電極14が配置され、貫通
孔13cでソース電極11と透明電極14とが接続され
ている。
【0009】本実施例において、低反射率の被覆層5a
および5bは、ゲート配線3およびドレイン配線4のそ
れぞれの上に形成されており、ゲート配線3およびドレ
イン配線4が金属配線層と被覆層からなる二層配線構造
となっている。またゲート配線3およびドレイン配線4
を構成する金属配線層を、異なる金属からなる多層構造
とすることもでき、この場合にはゲート配線3およびド
レイン配線4が低反射率の被覆層を含む三層以上の多層
配線構造となる。またゲート配線3およびドレイン配線
4と低反射率の被覆層5a、5bとの間にそれぞれ絶縁
膜を介在させてもよい。そして、このようにゲート配線
3およびドレイン配線4を多層配線構造とするとき、低
反射率の被覆層5aおよび5bは、上方から照射される
レーザ光の反射を防止できるように、これら多層配線構
造の最上層に形成される。ただし必要に応じて低反射率
の被覆層上にレーザ光を透過できる層を設けることは可
能である。ここで、低反射率の被覆層5aおよび5b
は、照射されるレーザ光の反射率が低いものであれば適
宜のものを用いることができ、例えば照射されるレーザ
光を吸収するような着色透明層、あるいは、表面が鏡面
とならないように処理液等を用いて粗面化された透明層
などを好適に用いることができる。
【0010】このようなアクティブマトリクス液晶表示
装置において、例えば、図3(a)および(b)に示す
ように、ゲート配線3とドレイン配線4の配線交差部に
おいてドレイン配線4に断線(図中符号8は断線箇所を
示す)が発生した場合には、次のようにして配線の修正
を行なうことができる。まず、ドレイン配線4の断線箇
所8の両側で、かつゲート配線3とドレイン配線4の配
線交差部の両側に、切断用のレーザを用いて2つの貫通
孔6a、6bを形成する。 この後に、レーザを用いた
修正法により2つの貫通孔6a、6bを結ぶ修正用の金
属配線7を形成することによって欠陥を修正する。すな
わち、形成しようとする金属を含む原料ガス中で修正個
所に選択的にレーザを照射して、被覆層5bの表面に吸
着された原料ガスをレーザの光エネルギーにより分解、
反応せしめて金属配線7を形成する。あるいは、形成し
ようとする金属を含む成膜材料をあらかじめ被覆層5b
の表面に塗布しておき、その後修正個所に選択的にレー
ザを照射してレーザの熱エネルギーにより分解、反応せ
しめて金属配線7を形成する方法でもよい。
【0011】本実施例によれば、図3(b)に示すよう
に、ドレイン配線4上に低反射率の被覆層5bが設けら
れているため、ドレイン配線4上に上記のようなレーザ
を用いた修正法により修正用の金属配線7を形成する場
合でも、この被覆層5bによってレーザ光の反射が低減
され、確実に修正用の金属配線7を形成することが可能
となる。これによりレーザを用いた修正法による修正用
金属配線7の形成時における修正用配線7の細りや断線
等を無くすことができ、容易に欠陥を修正することがで
きる。また、ゲート配線3およびドレイン配線4と低反
射率の被覆層5a、5bとの間に絶縁膜を介在させた場
合には、被覆層5a、5b上にレーザを用いた修正法で
修正用金属配線7を形成する際に、レーザ照射によって
発生する熱が、絶縁膜よって断熱されるため、該絶縁膜
よりも下方のTFT素子、絶縁膜、金属配線、透明電極
等が熱によって劣化するのが防止される。さらに、ゲー
ト配線3およびドレイン配線4の上方に形成される被覆
層5a、5bおよび絶縁膜等を透明層で形成すると、こ
れらゲート配線3およびドレイン配線4を目視で観察す
ることができ、外観検査や断線個所の確認を容易に行な
うことができる。
【0012】次に本発明によるアクティブマトリクス液
晶表示装置の第2の実施例を図4を用いて説明する。図
4は本発明によるアクティブマトリクス液晶表示装置の
第2の実施例における配線交差部を示したものである。
図4において図1と同一の構成要素には同一符号を付け
ている。本実施例においては、図4に示すようにガラス
基板1上に絶縁膜2aが形成され、その上にゲート配線
3が形成されている。ゲート配線3上には絶縁膜2bが
形成され、さらにドレイン配線4が形成されている。こ
の上層には、絶縁膜2cを介してゲート配線3およびド
レイン配線4を覆うように低反射率の被覆層5cが形成
されている。被覆層5cは絶縁体で形成されており、行
方向および列方向に並列して配設されているゲート配線
3およびドレイン配線4を覆う格子状に形成された単層
膜からなっている。
【0013】本発明のアクティブマトリクス液晶表示装
置において、低反射率の被覆層は上記第1の実施例のよ
うに、ゲート配線3の上方およびドレイン配線4の上方
にそれぞれ形成することもできるが、本実施例のように
これらを同一層内に形成することもできる。本実施例に
あってはゲート配線3およびドレイン配線4を覆う被覆
層5cが単層膜であるので、その形成工程は一度で済み
製造が簡略である。また、本実施例のようにゲート配線
3およびドレイン配線4を覆う被覆層5cが一体となっ
ている場合には、被覆層5cは絶縁体で形成する必要が
ある。これによって、複数の断線箇所に対して、被覆層
5c上の複数個所に修正用金属配線を形成しても、修正
用金属配線間を電気的に絶縁して、配線間の短絡等を防
止することができる。ここで、低反射率の被覆層5c
は、照射されるレーザ光の反射率が低いもので、あれば
適宜のものを用いることができるが、例えば照射される
レーザ光を吸収するような着色透明絶縁層、あるいは、
表面が鏡面とならないように処理液等により粗面化され
た透明絶縁層などを好適に用いることができる。
【0014】このようなアクティブマトリクス液晶表示
装置において、断線が発生した場合は上記第1の実施例
と同様にして修正用金属配線を形成することができる。
本実施例において、被覆層5cは低反射率であり照射さ
れたレーザの反射が低減されるため、金属膜の形成反応
が確実に行われ、容易に修正用金属配線を形成すること
ができる。したがって、反射率の高いゲート配線3およ
びドレイン配線4上でもレーザを用いた修正法により修
正用の金属配線が容易に形成できる。また、被覆層5c
上にレーザを用いた修正法で修正用金属配線を形成する
際に、レーザ照射によって発生する熱が、被覆層5cの
下層に設けられている絶縁膜2cによって断熱されるた
め、該絶縁膜2cよりも下方のTFT素子、絶縁膜、金
属配線、透明電極等が熱によって劣化するのが防止され
る。さらに、ゲート配線3およびドレイン配線4の上方
に形成される被覆層5cおよび絶縁膜2c、2bを透明
層で形成すると、これらゲート配線3およびドレイン配
線4を目視で観察することができ、外観検査や断線個所
の確認を容易に行なうことができる。
【0015】本発明によるアクティブマトリクス液晶表
示装置の第3の実施例を図5を用いて説明する。図5
は、本発明によるアクティブマトリクス液晶表示装置の
第3の実施例における配線交差部を示したものである。
図1と同一の構成要素には同一符号を付けている。本実
施例においては、図5に示すようにガラス基板1上に絶
縁膜2aが形成され、その上にゲート配線3が形成され
ている。ゲート配線3上には絶縁膜2bが形成され、さ
らにドレイン配線4が形成されている。この上層には、
絶縁膜2cを介してゲート配線3およびドレイン配線4
を覆うように低反射率の被覆層5dが形成されている。
被覆層5dはゲート配線3とドレイン配線4の各配線交
差部分で分断して形成されている。また、分断された被
覆層5dをさらに複数に分割してもよい。ここで、低反
射率の被覆層5dは、照射されるレーザ光の反射率が低
いもので、あれば適宜のものを用いることができ、例え
ば照射されるレーザ光を吸収するような着色透明絶縁
層、あるいは、表面が鏡面とならないように処理液等に
より粗面化された透明絶縁層などを好適に用いることが
できる。
【0016】このようなアクティブマトリクス液晶表示
装置において、断線が発生した場合は上記第1の実施例
と同様にして修正用金属配線を形成することができる。
本実施例によれば、ゲート配線3およびドレイン配線4
上に低反射率の被覆層5dが設けられているため、レー
ザの表面での反射が低減され、反射率の高い配線上でも
レーザを用いた修正法により修正用の金属配線が容易に
形成できる。また、被覆層5d上にレーザを用いた修正
法で修正用金属配線を形成する際に、レーザ照射によっ
て発生する熱を、被覆層5dの下層に設けられている絶
縁膜2cが断熱するため、基板上のTFT素子、絶縁
膜、金属配線、透明電極等が熱によって劣化するのを防
ぐことができる。さらにゲート配線3およびドレイン配
線4の上方に形成される被覆層5dおよび絶縁膜2c、
2bを透明層で形成すると、これらゲート配線3および
ドレイン配線4を目視できる他、分断された被覆層5d
の隙間からもこれらの配線を目視で観察することがで
き、外観検査や断線個所の確認をさらに容易に行なうこ
とができる。
【0017】本発明によるアクティブマトリクス液晶表
示装置の第4の実施例を図6を用いて説明する。図6は
本発明によるアクティブマトリクス液晶表示装置の第4
の実施例を示す配線交差部を示したものである。図1と
同一の構成要素には同一符号を付けている。本実施例に
おいては、図6に示すように、ガラス基板1上に絶縁膜
2aが形成され、その上にゲート配線3が形成されてい
る。ゲート配線3の表面、すなわち上面および側面には
被覆層5eが形成されている。その上に絶縁膜2bが形
成され、さらにその上にドレイン配線4が形成されてい
る。ドレイン配線4の表面、すなわち上面および側面に
は、ゲート配線3と同様の構造で被覆層5fが形成され
ている。本実施例のような構造は、ゲート配線3および
ドレイン配線4をそれぞれ形成した後に、これらの表面
上に膜成長を行なう成膜方法等によって得られる。ここ
で、低反射率の被覆層5e,5fは、照射されるレーザ
光の反射率が低いものであれば適宜のものを用いること
ができ、例えば照射されるレーザ光を吸収するような着
色透明絶縁層、あるいは、表面が鏡面とならないように
処理液等により粗面化された透明絶縁層などを好適に用
いることができる。
【0018】このようなアクティブマトリクス液晶表示
装置において、断線が発生した場合は上記第1の実施例
と同様にして修正用金属配線を形成することができる。
本実施例によれば、ゲート配線3およびドレイン配線4
の表面に低反射率の被覆層5e、5fが設けられている
ため、照射されたレーザの反射が低減され、反射率の高
い配線上でもレーザを用いた修正法により修正用の金属
配線が容易に、かつ確実に形成できる。また、ゲート配
線3およびドレイン配線4の表面上に形成される被覆層
を透明層で形成すると、これらゲート配線3およびドレ
イン配線4を目視で観察することができ、外観検査や断
線個所の確認を容易に行なうことが可能である。
【0019】
【発明の効果】以上説明したように、本発明のアクティ
ブマトリクス液晶表示装置は、行列方向に配置された複
数の薄膜トランジスタ素子と、各行ごとに薄膜トランジ
スタ素子のゲート電極を共通に接続したゲート配線と、
各列ごとに薄膜トランジスタ素子のドレイン電極を共通
に接続したドレイン配線を備えてなるアクティブマトリ
クス液晶表示装置において、上記ゲート配線および上記
ドレイン配線の上方に低反射率の被覆層を設けてなるこ
とを特徴とするものである。したがって、ゲート配線お
よびドレイン配線上に向かってレーザを照射しても、該
被覆層によってレーザ光が反射するのを防止することが
でき、レーザの光エネルギーの損失を抑えることができ
る。すなわち、反射率が高い配線上であっても、レーザ
光を用いて確実に金属膜を形成することが可能となる。
よって配線上の修正が必要な個所に、容易に、かつ確実
に修正用の金属配線を形成することができる。さらに、
ゲート配線およびドレイン配線と低反射率の被覆層との
間に絶縁膜を介在させると、配線の修正箇所にレーザ光
を用いて修正用の金属配線を容易に、かつ確実に形成す
ることができるとともに、これらの配線上に向かってレ
ーザ光を照射することによって発生した熱が、絶縁膜に
よって遮断されるので、基板上のTFT素子、絶縁膜、
金属配線、透明電極等に対する熱的悪影響を低減させる
ことができる。
【図面の簡単な説明】
【図1】 本発明によるアクティブマトリクス液晶表示
装置における配線交差部の断面図である。
【図2】 本発明によるアクティブマトリクス液晶表示
装置における1画素の構成図である。
【図3】 本発明によるアクティブマトリクス液晶表示
装置における断線部の欠陥修正例を示すもので(a)は
上面図、(b)は断面図である。
【図4】 本発明によるアクティブマトリクス液晶表示
装置における第2の実施例を示す配線交差部の断面斜視
図である。
【図5】 本発明によるアクティブマトリクス液晶表示
装置における第3の実施例を示す配線交差部の断面斜視
図である。
【図6】 本発明によるアクティブマトリクス液晶表示
装置における第4の実施例を示す配線交差部の断面図で
ある。
【符号の説明】
2a,2b,2c…絶縁膜、 3…ゲート配線、 4…ドレイン配線、 5a,5b,5c,5d,5e,5f…被覆層、 10…ドレイン電極 12…ゲート電極

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 行列方向に配置された複数の薄膜トラン
    ジスタ素子と、各行ごとに薄膜トランジスタ素子のゲー
    ト電極を共通に接続したゲート配線と、各列ごとに薄膜
    トランジスタ素子のドレイン電極を共通に接続したドレ
    イン配線を備えてなるアクティブマトリクス液晶表示装
    置において、上記ゲート配線および上記ドレイン配線の
    上方に低反射率の被覆層を設けてなることを特徴とする
    アクティブマトリクス液晶表示装置。
  2. 【請求項2】 上記ゲート配線およびドレイン配線を、
    低反射率の被覆層を有する多層配線構造としたことを特
    徴とする請求項1記載のアクティブマトリクス液晶表示
    装置。
  3. 【請求項3】 上記ゲート配線およびドレイン配線上に
    それぞれ低反射率の被覆層を積層してなることを特徴と
    する請求項2記載のアクティブマトリクス液晶表示装
    置。
  4. 【請求項4】 上記ゲート配線の上方に設けられる低反
    射率の被覆層と上記ドレイン配線の上方に設けられる低
    反射率の被覆層とが同一層内に形成されていることを特
    徴とする請求項1記載のアクティブマトリクス液晶表示
    装置。
  5. 【請求項5】 上記ゲート配線およびドレイン配線の上
    方に絶縁膜を介して低反射率の被覆層を設けてなること
    を特徴とする請求項1、2または4のいずれかに記載の
    アクティブマトリクス液晶表示装置。
  6. 【請求項6】 上記ゲート配線およびドレイン配線の表
    面上に低反射率の被覆層を設けてなることを特徴とする
    請求項1記載のアクティブマトリクス液晶表示装置。
JP25105894A 1994-10-17 1994-10-17 アクティブマトリクス液晶表示装置 Pending JPH08114819A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25105894A JPH08114819A (ja) 1994-10-17 1994-10-17 アクティブマトリクス液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25105894A JPH08114819A (ja) 1994-10-17 1994-10-17 アクティブマトリクス液晶表示装置

Publications (1)

Publication Number Publication Date
JPH08114819A true JPH08114819A (ja) 1996-05-07

Family

ID=17217002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25105894A Pending JPH08114819A (ja) 1994-10-17 1994-10-17 アクティブマトリクス液晶表示装置

Country Status (1)

Country Link
JP (1) JPH08114819A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100403150C (zh) * 2004-03-03 2008-07-16 鸿富锦精密工业(深圳)有限公司 主动矩阵型液晶显示装置
JP2009076722A (ja) * 2007-09-21 2009-04-09 Sony Corp 回路基板、表示装置及び回路基板のリペア方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6156382A (ja) * 1984-08-28 1986-03-22 セイコーインスツルメンツ株式会社 薄膜トランジスタ−表示パネルの製造方法
JPH0219838A (ja) * 1988-07-07 1990-01-23 Matsushita Electric Ind Co Ltd 配線パターンの修正法
JPH02157828A (ja) * 1988-12-12 1990-06-18 Hosiden Electron Co Ltd 液晶表示素子
JPH05257155A (ja) * 1993-02-18 1993-10-08 Seiko Epson Corp 液晶表示体

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6156382A (ja) * 1984-08-28 1986-03-22 セイコーインスツルメンツ株式会社 薄膜トランジスタ−表示パネルの製造方法
JPH0219838A (ja) * 1988-07-07 1990-01-23 Matsushita Electric Ind Co Ltd 配線パターンの修正法
JPH02157828A (ja) * 1988-12-12 1990-06-18 Hosiden Electron Co Ltd 液晶表示素子
JPH05257155A (ja) * 1993-02-18 1993-10-08 Seiko Epson Corp 液晶表示体

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100403150C (zh) * 2004-03-03 2008-07-16 鸿富锦精密工业(深圳)有限公司 主动矩阵型液晶显示装置
JP2009076722A (ja) * 2007-09-21 2009-04-09 Sony Corp 回路基板、表示装置及び回路基板のリペア方法

Similar Documents

Publication Publication Date Title
US5045753A (en) Matrix display apparatus with repair wires
JP4393200B2 (ja) アレイ基板、及び、その製造方法
US4894690A (en) Thin film transistor array incorporating a shorted circuit bypass technique
JP3705156B2 (ja) 平面ディスプレイパネルの配線欠陥修正方法
JPH08262475A (ja) 表示装置の作製方法
US20170054104A1 (en) Display device and method of manufacturing the same
JPH10123563A (ja) 液晶表示装置およびその欠陥修正方法
JP2005109223A (ja) 半導体装置および表示装置
US6271600B1 (en) Redundant wiring apparatus and a method of making the same
JP2005107297A (ja) 表示装置
US6448533B1 (en) Method of repairing disconnected wiring and multilevel wiring structure
JP2965979B2 (ja) 配線基板、表示装置のアレイ基板、アレイ基板を備えた液晶表示装置、並びに配線基板およびアレイ基板の製造方法
JPH08114819A (ja) アクティブマトリクス液晶表示装置
US20120019764A1 (en) Method of manufacturing liquid crystal panel, glass substrate for liquid crystal panel, and liquid crystal panel including the same
JP4954395B2 (ja) 表示装置の断線修復方法
JPH0990408A (ja) 液晶表示素子
JPH10123545A (ja) 液晶表示装置の表示パネル
JPH02254423A (ja) アクティブマトリクス表示装置
JPH0324524A (ja) アクティブマトリクス表示装置
JPH05341312A (ja) アクティブマトリクス型液晶表示素子
JPH0792573B2 (ja) 表示装置
JP2003255371A (ja) 表示装置および該表示装置の断線修復方法
KR101232138B1 (ko) 액정표시소자 및 이의 제조방법
JP2003280021A (ja) 断線欠陥を矯正したアレイ基板、及び、その製造方法
JPH02232628A (ja) 薄膜トランジスタアレイ基板

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19971111