JPH019270Y2 - - Google Patents

Description

【考案の詳細な説明】 産業上の利用分野 本考案は、スイツチングレギユレータの改良に
係わる。

背景技術とその問題点 以下に第１図を参照して従来のスイツチングレ
ギユレータについて説明する。１及び２は商用交
流電源電圧の供給される一対の入力端子である。
２１はこの商用交流電源電圧を整流する整流回路
で、整流器３及び平滑回路としてのコンデンサ４
から構成されている。整流回路２１よりの直流電
圧（入力直流電圧）は、トランス５の一次コイル
６及びスイツチング回路としてのトランジスタ８
のコレクタ・エミツタ間の直列回路の両端に印加
される。トランス５の２次コイル７の中点が接地
され、その両端が整流回路２２の整流器１０を構
成するダイオード９₁，９₂の各アノードに接続さ
れ、その各カソードがコイル１２及びコンデンサ
１３からなる平滑回路（フイルタ）１１の入力側
に接続される。平滑回路１１の出力側は出力端子
１４を介して負荷１５に接続される。２０は負荷
１５が軽くなつた場合に、平滑回路１１の積分機
能が失なわれるのを回避するためのダミー抵抗器
で、負荷１５に対し並列に接続されている。１９
は出力直流電圧（負荷電圧）を検出するための電
圧分割器である。１６は出力直流電圧に関連した
電圧分割器１９よりの検出電圧を基準電圧源１７
よりの基準電圧とレベル比較する比較器である。
この比較器１６の比較出力は、上述のスイツチン
グトランジスタ８を駆動する駆動パルスを発生す
る駆動パルス発生器１８に供給されて、出力直流
電圧に応じてその駆動パルスのデユーテイが制御
される。この場合、その周波数を制御する様にし
ても良い。

斯る第１図のスイツチングレギユレータでは、
出力直流電圧が所定一定値より低下しようとする
と、スイツチングトランジスタ８のオン期間が長
くなり、これによつて出力直流電圧が所定一定値
に復帰する。又、商用交流電源電圧及びスイツチ
ングによるリツプルが、平滑回路１１によつてあ
る程度除去される。

斯るスイツチングレギユレータは、シリーズレ
ギユレータに比べて小型（トランスが小型となる
ので）で、電力損失が少なく、大出力が得られる
という利点がある反面、出力直流電圧（負荷電
圧）は入力直流電圧の変動及び負荷変動によつて
変動しやすく、且つ商用交流電源電圧及びスイツ
チングパルスに基づくリツプルの含有率が高いと
いう欠点がある。

考案の目的 斯る点に鑑み本考案は、スイツチングパルスに
基づくリツプルの含有率の低い出力直流電圧の得
られるスイツチングレギユレータを提供しようと
するものである。

考案の概要 本考案は、入力直流電圧の供給されるスイツチ
ング回路と、このスイツチング回路を駆動するパ
ルスを発生する駆動パルス発生器と、スイツチン
グ回路よりの出力パルスが供給される整流回路
と、この整流回路の出力側に接続された可変イン
ピーダンス回路と、この可変インピーダンス回路
の出力側に得られる出力直流電圧に関連した検出
電圧が基準電圧とレベル比較され、その比較出力
によつて駆動パルス発生器が制御される比較器
と、整流回路の整流器よりの整流パルスが供給さ
れて積分され、その積分出力によつて可変インピ
ーダンス回路のインピーダンスが制御される積分
回路とを有して成るものである。

斯る本考案によれば、スイツチングパルスに基
づくリツプルの含有率の低い出力直流電圧の得ら
れるスイツチングレギユレータを得ることができ
る。

実施例 以下に第２図を参照して本考案の一実施例を説
明するも、第２図において第１図と対応する部分
には同一符号を付して重複説明を省略する。

３１は可変インピーダンス回路としてのnpn型
のトランジスタで、そのコレクタが出力端子１４
に接続され、そのエミツタが電流検出用の小抵抗
の抵抗器３２を通じて接地される。

２３は出力直流電圧に関連した検出電圧を基準
電圧と比較する比較器であつて、出力端子１４が
抵抗器２４を通じて、比較器２３の反転入力端子
に接続される。２５は定電圧発生回路で、電源＋
Ｂ及び接地間に接続された電流源回路２６及びツ
エナーダイオード２７の直列回路からなり、その
接続中点がポテンシヨメータ２８を通じて接地さ
れ、そのポテンシヨメータ２８の可動端子よりの
基準電圧を比較器２３の非反転入力端子に供給す
る様にしている。比較器２３よりの比較出力は、
バツフア用トランジスタ２５のベース及びエミツ
タを通じ更にツエナーダイオード３０のカソー
ド・アノード間を通じてトランジスタ３１のベー
スに供給される。トランジスタ２９のコレクタは
電源＋Ｂに接続される。

抵抗器３２の両端には可変インピーダンス用ト
ランジスタ３１を流れる電流に関連した検出電圧
が得られ、この検出電圧が２段の増幅器３３，３
７を通じ、更に抵抗器４１を通じて比較器１６の
非反転入力端子に供給される。増幅器３３は、演
算増幅器３４及び入力抵抗器３５及び帰還抵抗器
３６から成る。増幅器３７は、演算増幅３８、入
力抵抗器３９及び帰還抵抗器４０から成る。又、
定電圧発生回路２５よりの定電圧はポテンシヨメ
ータ４７によつて適当な電圧に分圧され、その分
圧電圧が各増幅器３３，３７の夫々演算増幅器３
４，３８の各非反転入力端子に供給される。

更に、整流回路２２の整流器１０よりの整流パ
ルスが抵抗器４３及びコンデンサ４４からなる積
分回路４２に供給されて積分され、その積分出力
が半固定抵抗器４５及びコンデンサ４６の直列回
路を通じて比較器２３の反転入力端子に供給され
る。

次に、斯る第２図のスイツチングレギユレータ
の作用効果を説明しよう。負荷変動或いはリツプ
ル等によつて出力端子１４の出力直流電圧（負荷
電圧）が所定一定値より低下しようとすると、ス
イツチングトランジスタ８のオン期間が長くなつ
て、出力直流電圧が所定一定値に復帰しようとす
ると共に、トランジスタ３１のコレクタ・エミツ
タ間抵抗が大となつて、出力直流電圧の低下を阻
止するように作用する。この場合、比較器２３及
び可変インピーダンス用トランジスタ３１はシヤ
ントレギユレータを構成するので、出力直流電圧
の、入力直流電圧の変動及び負荷変動並びにリツ
プルによる変動を速やかに補正することができる
と共に、リツプルの含有率を低くすることができ
る。

又、整流回路２２の整流器１０よりの整流パル
スを積分回路４２を介して比較器２３に供給する
様にしているので、スイツチングパルスによるリ
ツプルを可変インピーダンス用トランジスタ３１
によつて有効にキヤンセルすることができる。即
ち、第３図Ａは整流器１０の出力側の出力電圧の
波形を示し、第３図Ｂは出力端子１４において可
変インピーダンス用トランジスタ３１が無い場合
のリツプルを示し、第３図Ｃは可変インピーダン
ス用トランジスタ３１が設けられている場合のリ
ツプルを示す。この様にスイツチングパルスによ
るリツプルは大幅に軽減せしめられる。

又、ダミー抵抗器を可変インピーダンス回路で
兼用することができるので効率の低下も回避する
ことができる。

尚、第２の実施例に於いて、第１図と同様に電
圧分割器１９を設けて、その分割電圧を出力直流
電圧の検出電圧として比較器１６に直接供給する
ようにしても良い。

又、平滑回路１１と出力端子１４との間に直列
に新らたなトランジスタ（可変インピーダンス回
路としての）のコレクタ・エミツタ間を接続し、
積分回路４２よりの積分出力をそのトランジスタ
のベースに供給するようにしても良い。

考案の効果 上述せる本考案によれば、スイツチングパルス
に基づくリツプルの含有率の低い出力直流電圧の
得られるスイツチングレギユレータを得ることが
できる。

【図面の簡単な説明】

第１図は従来のスイツチングレギユレータを示
す回路図、第２図は本考案によるスイツチングレ
ギユレータの一実施例を示す回路図、第３図はそ
の説明に供する波形図である。 ８はスイツチング回路を構成するトランジス
タ、１０は整流器、１６は比較器、１８は駆動パ
ルス発生器、２２は整流回路、３１は可変インピ
ーダンス回路としてのトランジスタ、４２は積分
回路である。

Claims (1)

【実用新案登録請求の範囲】
1. 入力直流電圧の供給されるスイツチング回路
   と、該スイツチング回路を駆動するパルスを発生
   する駆動パルス発生器と、上記スイツチング回路
   よりの出力パルスが供給される整流回路と、該整
   流回路の出力側に接続された可変インピーダンス
   回路と、該可変インピーダンス回路の出力側に得
   られる出力直流電圧に関連した検出電圧が基準電
   圧とレベル比較され、その比較出力によつて上記
   駆動パルス発生器が制御される比較器と、上記整
   流回路の整流器よりの整流パルスが供給されて積
   分され、その積分出力によつて上記可変インピー
   ダンス回路のインピーダンスが制御される積分回
   路とを有して成るスイツチングレギユレータ。