JPH08115843A - 積層セラミックコンデンサー及びその製造方法 - Google Patents
積層セラミックコンデンサー及びその製造方法Info
- Publication number
- JPH08115843A JPH08115843A JP6275871A JP27587194A JPH08115843A JP H08115843 A JPH08115843 A JP H08115843A JP 6275871 A JP6275871 A JP 6275871A JP 27587194 A JP27587194 A JP 27587194A JP H08115843 A JPH08115843 A JP H08115843A
- Authority
- JP
- Japan
- Prior art keywords
- internal electrode
- ceramic capacitor
- printed
- electrode pattern
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Ceramic Capacitors (AREA)
Abstract
(57)【要約】
【目的】 焼成時、及び角取り時に、高誘電体層と内部
電極間にデラミネーションが発生しない信頼性の高い積
層セラミックコンデンサー及びその製造方法を提供する
こと。 【構成】 内部電極パターン４の周縁部において、各々
０.５ｍｍ内側の部分に、φ５０μｍ以上の空孔部分７
を形成する。
電極間にデラミネーションが発生しない信頼性の高い積
層セラミックコンデンサー及びその製造方法を提供する
こと。 【構成】 内部電極パターン４の周縁部において、各々
０.５ｍｍ内側の部分に、φ５０μｍ以上の空孔部分７
を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、電子部品に使用される
積層セラミックコンデンサー及びその製造方法に関する
ものである。
積層セラミックコンデンサー及びその製造方法に関する
ものである。
【０００２】
【従来の技術】従来の積層セラミックコンデンサーにお
いては、図５に示すように、高誘電体層１に印刷される
内部電極パターン２は、最大効率で容量が得られるよう
に、パターン内に容量損失を生じるようなスリットや空
孔部分がないものである。
いては、図５に示すように、高誘電体層１に印刷される
内部電極パターン２は、最大効率で容量が得られるよう
に、パターン内に容量損失を生じるようなスリットや空
孔部分がないものである。
【０００３】しかし、この従来のパターンで内部電極を
印刷した場合、図６に示すように、内部電極パターン２
の周縁部が、パターン内の中央部に比べ盛り上がり、隆
起部３が生じる。
印刷した場合、図６に示すように、内部電極パターン２
の周縁部が、パターン内の中央部に比べ盛り上がり、隆
起部３が生じる。
【０００４】このため、高誘電体層と内部電極が１０層
程度以上、交互に積層された場合、図７に示すように、
脱バインダー・焼成時に、高誘電体層と内部電極パター
ンの隆起部との焼結収縮差からデラミネーション９が発
生しやすい。又、焼結後、後工程作業で生じ易い欠けを
防止するため、及びチップの角部分で外部電極が均一な
厚みが得られるように、鋭角部をなくすため、機械的な
方法を用いて角取りを行うが、この際、デラミネーショ
ンが発生するという問題があった。
程度以上、交互に積層された場合、図７に示すように、
脱バインダー・焼成時に、高誘電体層と内部電極パター
ンの隆起部との焼結収縮差からデラミネーション９が発
生しやすい。又、焼結後、後工程作業で生じ易い欠けを
防止するため、及びチップの角部分で外部電極が均一な
厚みが得られるように、鋭角部をなくすため、機械的な
方法を用いて角取りを行うが、この際、デラミネーショ
ンが発生するという問題があった。
【０００５】
【発明が解決しようとする課題】本発明は、これらの欠
点を除去し、角取り時、及び焼結時に、高誘電体層と内
部電極間にデラミネーションが発生しない、信頼性の高
い積層セラミックコンデンサー及びその製造方法を提供
することを目的とする。
点を除去し、角取り時、及び焼結時に、高誘電体層と内
部電極間にデラミネーションが発生しない、信頼性の高
い積層セラミックコンデンサー及びその製造方法を提供
することを目的とする。
【０００６】
【課題を解決するための手段】本発明は、高誘電体層に
印刷される内部電極パターンにおいて、その周縁部に内
部電極パターンのみを貫通する空孔部分を形成したこと
を特徴とする。又、内部電極パターンを高誘電体層と交
互に積層し、熱圧着し、チップ形状に切断した後、得ら
れた生チップを水だけを用いて角取りを行い、脱バイン
ダー・焼成し、外部電極を設けて積層セラミックコンデ
ンサーを製造することを特徴とする。
印刷される内部電極パターンにおいて、その周縁部に内
部電極パターンのみを貫通する空孔部分を形成したこと
を特徴とする。又、内部電極パターンを高誘電体層と交
互に積層し、熱圧着し、チップ形状に切断した後、得ら
れた生チップを水だけを用いて角取りを行い、脱バイン
ダー・焼成し、外部電極を設けて積層セラミックコンデ
ンサーを製造することを特徴とする。
【０００７】本発明は、内部電極パターンが印刷された
高誘電体層を積層してなる積層セラミックコンデンサー
において、前記内部電極パターンの周縁部に内部電極が
印刷されていない部分が所定の間隔で形成されたことを
特徴とする積層セラミックコンデンサーである。
高誘電体層を積層してなる積層セラミックコンデンサー
において、前記内部電極パターンの周縁部に内部電極が
印刷されていない部分が所定の間隔で形成されたことを
特徴とする積層セラミックコンデンサーである。
【０００８】又、本発明は、内部電極パターンが印刷さ
れた高誘電体層を積層してなる積層セラミックコンデン
サーの製造方法において、前記内部電極パターンの周縁
部に内部電極が印刷されていない部分を所定の間隔で形
成したことを特徴とする積層セラミックコンデンサーの
製造方法である。
れた高誘電体層を積層してなる積層セラミックコンデン
サーの製造方法において、前記内部電極パターンの周縁
部に内部電極が印刷されていない部分を所定の間隔で形
成したことを特徴とする積層セラミックコンデンサーの
製造方法である。
【０００９】又、本発明は、前記記載の積層セラミック
コンデンサーの製造方法において、内部電極パターンが
印刷された高誘電体層を積層し、熱圧着し、生チップ形
状に切断した後、得られた生チップを水を用いて共磨り
し、角取りを行い、これを脱バインダー・焼成すること
を特徴とする積層セラミックコンデンサーの製造方法で
ある。
コンデンサーの製造方法において、内部電極パターンが
印刷された高誘電体層を積層し、熱圧着し、生チップ形
状に切断した後、得られた生チップを水を用いて共磨り
し、角取りを行い、これを脱バインダー・焼成すること
を特徴とする積層セラミックコンデンサーの製造方法で
ある。
【００１０】
【作用】積層セラミックコンデンサーの高誘電体層に印
刷する本発明の内部電極パターンは、内部電極パターン
の周縁部の隆起部に、内部電極が印刷されていない一定
形状の空孔部分を千鳥配列等のように規則的に設けたも
ので、このような構造とすることで、脱バインダー・焼
成時に生じる高誘電体層と内部電極の隆起部に生じる焼
成収縮差が緩和される。
刷する本発明の内部電極パターンは、内部電極パターン
の周縁部の隆起部に、内部電極が印刷されていない一定
形状の空孔部分を千鳥配列等のように規則的に設けたも
ので、このような構造とすることで、脱バインダー・焼
成時に生じる高誘電体層と内部電極の隆起部に生じる焼
成収縮差が緩和される。
【００１１】又、高誘電体層と交互に１０層以上積層
し、熱圧着を行った後、生チップ形状に切断した後、焼
結体に比べ、バインダーを介しているため、圧着性が高
く、デラミネーションが発生し難い生チップを、水だけ
を用いて機械的に共磨りし、角取りを行うことで、焼結
後、後工程で生じやすい欠けを防止し、内部電極に導通
する外部電極をチップ角部で安定した厚みが得られるよ
うに機械的衝撃による角取り作業を加えないことでも、
高誘電体層と内部電極のデラミネーションが解消され
る。
し、熱圧着を行った後、生チップ形状に切断した後、焼
結体に比べ、バインダーを介しているため、圧着性が高
く、デラミネーションが発生し難い生チップを、水だけ
を用いて機械的に共磨りし、角取りを行うことで、焼結
後、後工程で生じやすい欠けを防止し、内部電極に導通
する外部電極をチップ角部で安定した厚みが得られるよ
うに機械的衝撃による角取り作業を加えないことでも、
高誘電体層と内部電極のデラミネーションが解消され
る。
【００１２】
【実施例】本発明の実施例を図面を用いて説明する。
【００１３】（実施例１）図１は、本発明の内部電極パ
ターンが印刷された高誘電体層の平面図である。図２
は、本発明の内部電極パターンを使用した積層セラミッ
クコンデンサーの分解斜視図である。
ターンが印刷された高誘電体層の平面図である。図２
は、本発明の内部電極パターンを使用した積層セラミッ
クコンデンサーの分解斜視図である。
【００１４】図１に示すように、本発明の内部電極パタ
ーン４は、パラジウムと銀の混合金属材料で、その周縁
部に、各々の辺の先端部から０.５ｍｍ内側の部分まで
φ５０μｍの内部電極が印刷されていない空孔部分７が
千鳥配列で規則的に形成されている。又、図２に示すよ
うに、内部電極パターン４が印刷された高誘電体層１を
積層した場合、誘電体層１を介し、その上下で重なる誘
電率を生じる高誘電体層の活性部分の幅方向の端部Ｃ，
Ｄと高誘電体層の活性部分の長さ方向の端部Ｅ，Ｆで囲
まれた部分のうち、端部Ｃ，Ｄより外部電極導通部の端
部Ａ，Ｂ間の長さの方が狭い形状になっている。
ーン４は、パラジウムと銀の混合金属材料で、その周縁
部に、各々の辺の先端部から０.５ｍｍ内側の部分まで
φ５０μｍの内部電極が印刷されていない空孔部分７が
千鳥配列で規則的に形成されている。又、図２に示すよ
うに、内部電極パターン４が印刷された高誘電体層１を
積層した場合、誘電体層１を介し、その上下で重なる誘
電率を生じる高誘電体層の活性部分の幅方向の端部Ｃ，
Ｄと高誘電体層の活性部分の長さ方向の端部Ｅ，Ｆで囲
まれた部分のうち、端部Ｃ，Ｄより外部電極導通部の端
部Ａ，Ｂ間の長さの方が狭い形状になっている。
【００１５】この内部電極パターン４を＃４００のステ
ンレススクリーンを用いて高誘電体層１に印刷し、交互
に１００枚積層し、１１０℃で加熱しながら３０分間、
３００ｋｇ／ｃｍ2で熱圧着を行い、冷却したプレス体
を生チップ形状に切断したものが、図３である。図３に
示す積層セラミックコンデンサーチップ１０は、切断上
がりで角張った状態であり、このコンデンサーチップ１
０を遠心バレル研磨機の２ｌポットに６ｋｇ入れ、純水
だけを満杯に入れ、１００ｒ.ｐ.ｍ−１０分の条件で共
磨りを行い、図４に示すＲ量０.１５のコンデンサチッ
プ１１を得た。脱バインダーは、５℃／Ｈの昇温で３０
０℃まで上げて行い、その後、９５０℃で焼成を行い、
このコンデンサーチップにＡｇを主成分とする外部電極
を塗布後、６００〜８００℃で５〜１０分間焼付けを行
った。
ンレススクリーンを用いて高誘電体層１に印刷し、交互
に１００枚積層し、１１０℃で加熱しながら３０分間、
３００ｋｇ／ｃｍ2で熱圧着を行い、冷却したプレス体
を生チップ形状に切断したものが、図３である。図３に
示す積層セラミックコンデンサーチップ１０は、切断上
がりで角張った状態であり、このコンデンサーチップ１
０を遠心バレル研磨機の２ｌポットに６ｋｇ入れ、純水
だけを満杯に入れ、１００ｒ.ｐ.ｍ−１０分の条件で共
磨りを行い、図４に示すＲ量０.１５のコンデンサチッ
プ１１を得た。脱バインダーは、５℃／Ｈの昇温で３０
０℃まで上げて行い、その後、９５０℃で焼成を行い、
このコンデンサーチップにＡｇを主成分とする外部電極
を塗布後、６００〜８００℃で５〜１０分間焼付けを行
った。
【００１６】（実施例２）図１に示す本発明の内部電極
パターン４を用いて、実施例１と同条件で生チップ作製
後、角取りは行わず、実施例１と同条件で脱バインダー
・焼成を行った後、角取りを行った。その後、外部電極
塗布、焼付けを行った。
パターン４を用いて、実施例１と同条件で生チップ作製
後、角取りは行わず、実施例１と同条件で脱バインダー
・焼成を行った後、角取りを行った。その後、外部電極
塗布、焼付けを行った。
【００１７】（比較例１）図５に示す従来の内部電極パ
ターン２を用いた以外は、実施例１と同条件で生チップ
を作製した後、角取り処理を行い、脱バインダー・焼成
し、外部電極塗布、焼付けを行った。
ターン２を用いた以外は、実施例１と同条件で生チップ
を作製した後、角取り処理を行い、脱バインダー・焼成
し、外部電極塗布、焼付けを行った。
【００１８】（比較例２）図５に示す従来の内部電極パ
ターンを用いて、実施例１と同条件で生チップ作製後、
角取りは行わず、実施例１と同条件で脱バインダー・焼
成を行った後、角取りを行った。その後、外部電極塗
布、焼付けを行った。
ターンを用いて、実施例１と同条件で生チップ作製後、
角取りは行わず、実施例１と同条件で脱バインダー・焼
成を行った後、角取りを行った。その後、外部電極塗
布、焼付けを行った。
【００１９】このようにして得られた実施例１，２及び
比較例１，２の積層セラミックコンデンサーについて、
焼成上がりでのデラミネーションの発生数、及び同一電
圧印加後のデラミネーションの発生数を超音波探傷機で
調査した結果を表１に示す。なお、電圧印加後のデータ
は、Ａｇを主成分とする外部電極焼付け上がりでのデラ
ミネーション不良を全て取り除いて行ったものを示し
た。
比較例１，２の積層セラミックコンデンサーについて、
焼成上がりでのデラミネーションの発生数、及び同一電
圧印加後のデラミネーションの発生数を超音波探傷機で
調査した結果を表１に示す。なお、電圧印加後のデータ
は、Ａｇを主成分とする外部電極焼付け上がりでのデラ
ミネーション不良を全て取り除いて行ったものを示し
た。
【００２０】
【表１】
【００２１】表１に示したように、焼成後でのデラミネ
ーション発生数を実施例２及び比較例２で比較した場
合、実施例２の方がデラミネーション発生数が少ない。
これは、従来の内部電極パターンより本発明の内部電極
パターンの方が高誘電体層と内部電極の収縮を緩和する
効果の点で優れていることを示している。又、実施例
１，２間及び比較例１，２間のデラミネーションの発生
数の差は、焼成後に行うチップ角取りのずれ応力による
悪影響を示している。又、比較例２より実施例１の方が
デラミネーション発生数が少ないことにより、本発明の
内部電極パターンを用い、更に、焼結前に生チップを水
で先磨りすることにより、デラミネーションに対して、
より一層の効果があることがわかる。
ーション発生数を実施例２及び比較例２で比較した場
合、実施例２の方がデラミネーション発生数が少ない。
これは、従来の内部電極パターンより本発明の内部電極
パターンの方が高誘電体層と内部電極の収縮を緩和する
効果の点で優れていることを示している。又、実施例
１，２間及び比較例１，２間のデラミネーションの発生
数の差は、焼成後に行うチップ角取りのずれ応力による
悪影響を示している。又、比較例２より実施例１の方が
デラミネーション発生数が少ないことにより、本発明の
内部電極パターンを用い、更に、焼結前に生チップを水
で先磨りすることにより、デラミネーションに対して、
より一層の効果があることがわかる。
【００２２】更に、電圧を印加する前に、Ａｇ焼付けま
でに発生したデラミネーション不良を全て取り除いた
後、電圧を印加し、デラミネーションの発生数を四者間
で比較した場合、実施例１，２より比較例１，２でのデ
ラミネーションの発生数が多くなっている。これによ
り、従来の内部電極パターンより本発明の内部電極パタ
ーンの方が、電歪によるデラミネーションの発生を抑制
する効果が大であることも確認された。
でに発生したデラミネーション不良を全て取り除いた
後、電圧を印加し、デラミネーションの発生数を四者間
で比較した場合、実施例１，２より比較例１，２でのデ
ラミネーションの発生数が多くなっている。これによ
り、従来の内部電極パターンより本発明の内部電極パタ
ーンの方が、電歪によるデラミネーションの発生を抑制
する効果が大であることも確認された。
【００２３】なお、本実施例において、空孔部分は、周
縁部に、その端部から０.５ｍｍ内側の部分にφ５０μ
ｍの大きさのものを設けたが、デラミネーション発生の
抑制の効果としては、０.５ｍｍ以内、φ５０μｍ以上
であることが好ましい。又、１辺５０μｍ以上のもので
もよい。又、配列は格子状等でもかまわない。又、外部
電極導通部は、本実施例のように幅を狭くせずに、従来
と同様の形状としてもよい。
縁部に、その端部から０.５ｍｍ内側の部分にφ５０μ
ｍの大きさのものを設けたが、デラミネーション発生の
抑制の効果としては、０.５ｍｍ以内、φ５０μｍ以上
であることが好ましい。又、１辺５０μｍ以上のもので
もよい。又、配列は格子状等でもかまわない。又、外部
電極導通部は、本実施例のように幅を狭くせずに、従来
と同様の形状としてもよい。
【００２４】
【発明の効果】以上、述べた如く、本発明によれば、焼
成時や角取り時に発生するデラミネーションが解消さ
れ、極めて信頼性の高い積層セラミックコンデンサー及
びその製造方法を提供することが可能となった。
成時や角取り時に発生するデラミネーションが解消さ
れ、極めて信頼性の高い積層セラミックコンデンサー及
びその製造方法を提供することが可能となった。
【図１】本発明による内部電極パターンが印刷された高
誘電体層の平面図。
誘電体層の平面図。
【図２】本発明による内部電極パターンを使用した積層
セラミックコンデンサーの分解斜視図。
セラミックコンデンサーの分解斜視図。
【図３】本発明による内部電極パターンを使用した積層
セラミックコンデンサーの生チップの切断後の外観斜視
図。
セラミックコンデンサーの生チップの切断後の外観斜視
図。
【図４】図３の積層セラミックコンデンサーチップの角
取りを行った後の外観斜視図。
取りを行った後の外観斜視図。
【図５】従来の内部電極パターンが印刷された高誘電体
層の外観斜視図。
層の外観斜視図。
【図６】従来の内部電極パターンが印刷された高誘電体
層の側面図。
層の側面図。
【図７】従来の内部電極パターンを使用した積層セラミ
ックコンデンサーの断面図。
ックコンデンサーの断面図。
１ 高誘電体層 ２ 内部電極パターン（従来） ３ （内部電極）隆起部 ４ 内部電極パターン ７ （内部電極が印刷されていない）空孔部分 ９ デラミネーション １０ コンデンサーチップ １１ （角取り後の）コンデンサーチップ １２ 外部電極導通部 Ａ，Ｂ 外部電極導通部の端部 Ｃ，Ｄ （高誘電体層の活性部分の幅方向の）端部 Ｅ，Ｆ （高誘電体層の活性部分の長さ方向の）端部
Claims (3)
- 【請求項１】 内部電極パターンが印刷された高誘電体
層を積層してなる積層セラミックコンデンサーにおい
て、前記内部電極パターンの周縁部に内部電極が印刷さ
れていない部分が所定の間隔で形成されたことを特徴と
する積層セラミックコンデンサー。 - 【請求項２】 内部電極パターンが印刷された高誘電体
層を積層してなる積層セラミックコンデンサーの製造方
法において、前記内部電極パターンの周縁部に内部電極
が印刷されていない部分を所定の間隔で形成したことを
特徴とする積層セラミックコンデンサーの製造方法。 - 【請求項３】 請求項２記載の積層セラミックコンデン
サーの製造方法において、内部電極パターンが印刷され
た高誘電体層を積層し、熱圧着し、生チップ形状に切断
した後、得られた生チップを水を用いて共磨りし、角取
りを行い、これを脱バインダー・焼成することを特徴と
する積層セラミックコンデンサーの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6275871A JPH08115843A (ja) | 1994-10-14 | 1994-10-14 | 積層セラミックコンデンサー及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6275871A JPH08115843A (ja) | 1994-10-14 | 1994-10-14 | 積層セラミックコンデンサー及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08115843A true JPH08115843A (ja) | 1996-05-07 |
Family
ID=17561602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6275871A Pending JPH08115843A (ja) | 1994-10-14 | 1994-10-14 | 積層セラミックコンデンサー及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08115843A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0866478A3 (en) * | 1997-03-19 | 2000-04-05 | TDK Corporation | Chip type laminated ceramic capacitor |
| JP2004228514A (ja) * | 2003-01-27 | 2004-08-12 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
| CN105469985A (zh) * | 2014-09-30 | 2016-04-06 | 株式会社村田制作所 | 陶瓷电子部件及其制造方法 |
| JP2022104530A (ja) * | 2020-12-28 | 2022-07-08 | サムソン エレクトロ－メカニックス カンパニーリミテッド． | 積層型キャパシタ及びその実装基板 |
-
1994
- 1994-10-14 JP JP6275871A patent/JPH08115843A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0866478A3 (en) * | 1997-03-19 | 2000-04-05 | TDK Corporation | Chip type laminated ceramic capacitor |
| JP2004228514A (ja) * | 2003-01-27 | 2004-08-12 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
| CN105469985A (zh) * | 2014-09-30 | 2016-04-06 | 株式会社村田制作所 | 陶瓷电子部件及其制造方法 |
| JP2016072484A (ja) * | 2014-09-30 | 2016-05-09 | 株式会社村田製作所 | セラミック電子部品及びその製造方法 |
| US9922767B2 (en) | 2014-09-30 | 2018-03-20 | Murata Manufacturing Co., Ltd. | Ceramic electronic component and manufacturing method therefor |
| JP2022104530A (ja) * | 2020-12-28 | 2022-07-08 | サムソン エレクトロ－メカニックス カンパニーリミテッド． | 積層型キャパシタ及びその実装基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08130160A (ja) | 積層セラミック電子部品の製造方法 | |
| KR20190046650A (ko) | 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조 방법 | |
| JP7196946B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JP3492421B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JPH09270540A (ja) | 積層型圧電アクチュエータ素子及びその製造方法 | |
| JP4753275B2 (ja) | 積層セラミック電子部品 | |
| JPH0613259A (ja) | 積層セラミックコンデンサとその製造方法 | |
| JPH08236393A (ja) | 積層セラミックコンデンサーの製造方法 | |
| JPH09190947A (ja) | 積層セラミック電子部品 | |
| JP4843948B2 (ja) | 積層型圧電素子 | |
| JP3644800B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JP2002015942A (ja) | 積層型電子部品 | |
| JP2000277381A (ja) | 多連型積層セラミックコンデンサ | |
| KR102166588B1 (ko) | 적층 세라믹 전자 부품의 제조 방법 | |
| JPH0766076A (ja) | 積層チップ部品の製造方法と積層チップ部品 | |
| JP7746404B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP6950193B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JP7143907B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JP4120270B2 (ja) | セラミック多層基板の製造方法 | |
| JPH08222472A (ja) | 積層セラミック電子部品 | |
| JP3428434B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JPS59100510A (ja) | 積層セラミツクコンデンサの製造方法 | |
| JP3493812B2 (ja) | セラミック電子部品の製造方法 | |
| JP2000277367A (ja) | 積層セラミックコンデンサ | |
| JP2001319830A (ja) | 複合電子部品およびその製造方法 |