JPH08116031A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH08116031A JPH08116031A JP27701294A JP27701294A JPH08116031A JP H08116031 A JPH08116031 A JP H08116031A JP 27701294 A JP27701294 A JP 27701294A JP 27701294 A JP27701294 A JP 27701294A JP H08116031 A JPH08116031 A JP H08116031A
- Authority
- JP
- Japan
- Prior art keywords
- spiral inductor
- outer peripheral
- spiral
- wiring
- wide width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Waveguide Connection Structure (AREA)
Abstract
(57)【要約】
【目的】 特性変更を回避しつつ、スパイラルインダク
タの機械的強度を高める。 【構成】 スパイラルインダクタ７の最外周に外周太幅
部１７を形成し、この外周太幅部１７を第２層間膜１４
に埋設された環状の外側引出し配線１３に環状のコンタ
クト部１８を介して機械的にアンカーする。 【効果】 外周太幅部１７は径方向内向きの外力を確実
に支えることができ、スパイラルインダクタ７のスパイ
ラルパターンの変形を防止できる。スパイラルインダク
タ７のパターン幅が変更されるのは、長いスパイラルイ
ンダクタ７のうち極僅かな最外周部分のみであるため、
スパイラルインダクタ７全体としての特性変更および外
径寸法増加は抑制できる。
タの機械的強度を高める。 【構成】 スパイラルインダクタ７の最外周に外周太幅
部１７を形成し、この外周太幅部１７を第２層間膜１４
に埋設された環状の外側引出し配線１３に環状のコンタ
クト部１８を介して機械的にアンカーする。 【効果】 外周太幅部１７は径方向内向きの外力を確実
に支えることができ、スパイラルインダクタ７のスパイ
ラルパターンの変形を防止できる。スパイラルインダク
タ７のパターン幅が変更されるのは、長いスパイラルイ
ンダクタ７のうち極僅かな最外周部分のみであるため、
スパイラルインダクタ７全体としての特性変更および外
径寸法増加は抑制できる。
Description
【０００１】
【産業上の利用分野】本発明は、スパイラルインダクタ
を備えている半導体装置、特に、スパイラルインダクタ
の機械的強度を向上させる技術に関し、例えば、モノリ
シック・マイクロウエーブ・インテグレーテッド・サー
キット（以下、ＭＭＩＣという。）に利用して有効な技
術に関する。
を備えている半導体装置、特に、スパイラルインダクタ
の機械的強度を向上させる技術に関し、例えば、モノリ
シック・マイクロウエーブ・インテグレーテッド・サー
キット（以下、ＭＭＩＣという。）に利用して有効な技
術に関する。
【０００２】
【従来の技術】スパイラルインダクタを備えている半導
体装置の一例として、ＭＭＩＣがある。従来のＭＭＩＣ
におけるスパイラルインダクタは、最小の外径でインダ
クタンスＬを大きく取り、かつ、インダクタンスのＱを
大きくするために、パターン幅Ｗがきわめて細く形成さ
れている。
体装置の一例として、ＭＭＩＣがある。従来のＭＭＩＣ
におけるスパイラルインダクタは、最小の外径でインダ
クタンスＬを大きく取り、かつ、インダクタンスのＱを
大きくするために、パターン幅Ｗがきわめて細く形成さ
れている。
【０００３】なお、ＭＭＩＣを述べてある例としては、
電子情報通信学会発行 「電子情報通信学会技術研究報
告ＥＤ９３−１６７ バンプヒートシンク技術」、およ
び、株式会社工業調査会発行「ＩＣ実装化技術」１９８
２年４月１５日発行 Ｐ１９９〜Ｐ２０８、がある。ま
た、スパイラルインダクタンスを述べてある例として
は、特開昭５０−１６９２号公報がある。
電子情報通信学会発行 「電子情報通信学会技術研究報
告ＥＤ９３−１６７ バンプヒートシンク技術」、およ
び、株式会社工業調査会発行「ＩＣ実装化技術」１９８
２年４月１５日発行 Ｐ１９９〜Ｐ２０８、がある。ま
た、スパイラルインダクタンスを述べてある例として
は、特開昭５０−１６９２号公報がある。
【０００４】
【発明が解決しようとする課題】しかし、従来のＭＭＩ
Ｃにおけるスパイラルインダクタにおいては、パターン
幅Ｗがきわめて細く形成されているため、例えば、ＭＭ
ＩＣの封止体が樹脂封止体によって成形される場合に、
その樹脂封止体の成形時にレジンの注入圧力がスパイラ
ルインダクタに径方向外側から内向きに加わった際に、
スパイラルインダクタのパターンが変形されてしまう危
険性があることが本発明者によって明らかにされた。
Ｃにおけるスパイラルインダクタにおいては、パターン
幅Ｗがきわめて細く形成されているため、例えば、ＭＭ
ＩＣの封止体が樹脂封止体によって成形される場合に、
その樹脂封止体の成形時にレジンの注入圧力がスパイラ
ルインダクタに径方向外側から内向きに加わった際に、
スパイラルインダクタのパターンが変形されてしまう危
険性があることが本発明者によって明らかにされた。
【０００５】本発明の目的は、スパイラルインダクタの
特性の変更を回避しつつ、スパイラルインダクタの機械
的強度を高めることができる半導体装置を提供すること
にある。
特性の変更を回避しつつ、スパイラルインダクタの機械
的強度を高めることができる半導体装置を提供すること
にある。
【０００６】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００７】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。
発明のうち代表的なものの概要を説明すれば、次の通り
である。
【０００８】すなわち、本発明に係る半導体装置のスパ
イラルインダクタはその外周部の幅が他部の幅よりも大
きく形成されている。
イラルインダクタはその外周部の幅が他部の幅よりも大
きく形成されている。
【０００９】また、本発明に係る半導体装置は、スパイ
ラルインダクタの外周太幅部に対向する下方にアンカー
が環状に形成されており、このアンカーが外周太幅部に
全周にわたって機械的に連結されているとともに、アン
カーがスパイラルインダクタの外側引出し配線によって
形成されていることを特徴とする。
ラルインダクタの外周太幅部に対向する下方にアンカー
が環状に形成されており、このアンカーが外周太幅部に
全周にわたって機械的に連結されているとともに、アン
カーがスパイラルインダクタの外側引出し配線によって
形成されていることを特徴とする。
【００１０】
【作用】前記した手段におけるスパイラルインダクタに
径方向外側から内向きの外力が加わるに際して、その外
力は太幅に形成された外周部に作用することになる。そ
して、この太幅の外周部の機械的強度は高いため、その
外力によって外周部が変形されることはない。そして、
パターン幅が変更されるのは、長いスパイラルインダク
タのうち極僅かな外周部のみであるため、スパイラルイ
ンダクタ全体としての特性が変更されることは回避する
ことができる。
径方向外側から内向きの外力が加わるに際して、その外
力は太幅に形成された外周部に作用することになる。そ
して、この太幅の外周部の機械的強度は高いため、その
外力によって外周部が変形されることはない。そして、
パターン幅が変更されるのは、長いスパイラルインダク
タのうち極僅かな外周部のみであるため、スパイラルイ
ンダクタ全体としての特性が変更されることは回避する
ことができる。
【００１１】前記した第２の手段によれば、スパイラル
インダクタの外周太幅部は配線層に植え込まれたアンカ
ーによって固定されているため、その機械的強度はより
一層高められることになる。また、アンカーを引出し配
線と同時に形成することにより、パターン形成工程の増
加は回避されることになる。
インダクタの外周太幅部は配線層に植え込まれたアンカ
ーによって固定されているため、その機械的強度はより
一層高められることになる。また、アンカーを引出し配
線と同時に形成することにより、パターン形成工程の増
加は回避されることになる。
【００１２】
【実施例】図１は本発明の一実施例であるＭＭＩＣのス
パイラルインダクタを示しており、（ａ）は平面図、
（ｂ）は正面断面図である。図２（ａ）、（ｂ）はその
ＭＭＩＣの製造工程の一部を示す各正面断面図である。
図３はＭＭＩＣのペレットを示す一部省略平面図であ
る。
パイラルインダクタを示しており、（ａ）は平面図、
（ｂ）は正面断面図である。図２（ａ）、（ｂ）はその
ＭＭＩＣの製造工程の一部を示す各正面断面図である。
図３はＭＭＩＣのペレットを示す一部省略平面図であ
る。
【００１３】本実施例において、本発明に係るスパイラ
ルインダクタを備えている半導体装置は、ＭＭＩＣとし
て構成されている。但し、ＭＭＩＣはペレットの一部分
のみが図示されている。このＭＭＩＣのペレット１は、
半導体装置の製造工程における所謂前工程において半導
体ウエハの状態で所定の集積回路を作り込まれて、各単
位毎にダイシングされることによって製造されており、
ガリウム・砒素（ＧａＡｓ）ウエハから形成されたサブ
ストレート２、このサブストレート２を基板とした小信
号ＦＥＴ（電界効果トランジスタ）部３、パワーＦＥＴ
部４、抵抗部５、ＭＩＭ容量６およびスパイラルインダ
クタ７を備えている。
ルインダクタを備えている半導体装置は、ＭＭＩＣとし
て構成されている。但し、ＭＭＩＣはペレットの一部分
のみが図示されている。このＭＭＩＣのペレット１は、
半導体装置の製造工程における所謂前工程において半導
体ウエハの状態で所定の集積回路を作り込まれて、各単
位毎にダイシングされることによって製造されており、
ガリウム・砒素（ＧａＡｓ）ウエハから形成されたサブ
ストレート２、このサブストレート２を基板とした小信
号ＦＥＴ（電界効果トランジスタ）部３、パワーＦＥＴ
部４、抵抗部５、ＭＩＭ容量６およびスパイラルインダ
クタ７を備えている。
【００１４】サブストレート２の上面には絶縁膜８が形
成されており、絶縁膜８の小信号ＦＥＴ部３、パワーＦ
ＥＴ部４および抵抗部５に対応する位置には電極９がそ
れぞれ形成されている。絶縁膜８の上には第１層間膜１
０が被着されており、第１層間膜１０には第１配線１１
が形成されている。第１配線１１は小信号ＦＥＴ部３、
パワーＦＥＴ部４および抵抗部５に対応する位置におい
て各電極９にそれぞれ電気的に接続されている。また、
絶縁膜８の所定領域にはＭＩＭ容量６が形成されてお
り、ここではＭＩＭ容量６の上に第１配線１１が形成さ
れている。
成されており、絶縁膜８の小信号ＦＥＴ部３、パワーＦ
ＥＴ部４および抵抗部５に対応する位置には電極９がそ
れぞれ形成されている。絶縁膜８の上には第１層間膜１
０が被着されており、第１層間膜１０には第１配線１１
が形成されている。第１配線１１は小信号ＦＥＴ部３、
パワーＦＥＴ部４および抵抗部５に対応する位置におい
て各電極９にそれぞれ電気的に接続されている。また、
絶縁膜８の所定領域にはＭＩＭ容量６が形成されてお
り、ここではＭＩＭ容量６の上に第１配線１１が形成さ
れている。
【００１５】本実施例において、第１層間膜１０におけ
るスパイラルインダクタ７が配置される領域の中心に対
応する位置には内側引出し配線１２が形成されており、
第１層間膜１０上のスパイラルインダクタ７が配置され
る領域における外側部分には、アンカーを兼用する外側
引出し配線１３が後記する外周太幅部に対応するように
環状に形成されている。この外側引出し配線１３は内側
引出し配線１２および第１配線１１と共に、金（Ａｕ）
が用いられて形成されている。
るスパイラルインダクタ７が配置される領域の中心に対
応する位置には内側引出し配線１２が形成されており、
第１層間膜１０上のスパイラルインダクタ７が配置され
る領域における外側部分には、アンカーを兼用する外側
引出し配線１３が後記する外周太幅部に対応するように
環状に形成されている。この外側引出し配線１３は内側
引出し配線１２および第１配線１１と共に、金（Ａｕ）
が用いられて形成されている。
【００１６】第１層間膜１０の上には第２層間膜１４が
被着されており、第２層間膜１４には第２配線１５が形
成されている。第２配線１５は所定の位置において第１
配線１１に電気的に接続されている。また、第２層間膜
１４上にはスパイラルインダクタ７が内側引出し配線１
２を中心にして形成されている。このスパイラルインダ
クタ７は第２配線１５と共に、金が用いられてめっき法
によって同時に形成されている。スパイラルインダクタ
７はパターン形状が正方形のスパイラル形状に形成され
ており、スパイラルパターンの中心には内側コンタクト
部１６が第２層間膜１４を貫通して内側引出し配線１２
に電気的に接続するように形成されている。
被着されており、第２層間膜１４には第２配線１５が形
成されている。第２配線１５は所定の位置において第１
配線１１に電気的に接続されている。また、第２層間膜
１４上にはスパイラルインダクタ７が内側引出し配線１
２を中心にして形成されている。このスパイラルインダ
クタ７は第２配線１５と共に、金が用いられてめっき法
によって同時に形成されている。スパイラルインダクタ
７はパターン形状が正方形のスパイラル形状に形成され
ており、スパイラルパターンの中心には内側コンタクト
部１６が第２層間膜１４を貫通して内側引出し配線１２
に電気的に接続するように形成されている。
【００１７】本実施例において、スパイラルインダクタ
７のスパイラルパターンにおける最外周部分には、その
幅（径方向の寸法）Ｗ’が他部の幅Ｗよりも太くなった
外周太幅部１７が、内側のスパイラルパターン領域を取
り囲むように一定幅の環状に形成されている。この外周
太幅部１７の幅Ｗ’は、スパイラルインダクタ７の特性
や外径寸法の変更を可及的に抑えた範囲で、可及的に大
きく設定することが望ましい。この外周太幅部１７には
一連の環状の外側コンタクト部１８が一体的に形成され
ており、このコンタクト部１８は第２層間膜１４を貫通
して環状の外側引出し配線１３に全周にわたって機械的
に接続されている。したがって、外周太幅部１７は環状
のコンタクト部１８を介して外側引出し配線１３に機械
的にアンカーされた状態になっている。
７のスパイラルパターンにおける最外周部分には、その
幅（径方向の寸法）Ｗ’が他部の幅Ｗよりも太くなった
外周太幅部１７が、内側のスパイラルパターン領域を取
り囲むように一定幅の環状に形成されている。この外周
太幅部１７の幅Ｗ’は、スパイラルインダクタ７の特性
や外径寸法の変更を可及的に抑えた範囲で、可及的に大
きく設定することが望ましい。この外周太幅部１７には
一連の環状の外側コンタクト部１８が一体的に形成され
ており、このコンタクト部１８は第２層間膜１４を貫通
して環状の外側引出し配線１３に全周にわたって機械的
に接続されている。したがって、外周太幅部１７は環状
のコンタクト部１８を介して外側引出し配線１３に機械
的にアンカーされた状態になっている。
【００１８】次に作用を説明する。前記のように構成さ
れたペレット１は樹脂封止体（図示せず）によって樹脂
封止される。この樹脂封止体がトランスファー成形法に
よって成形される際に、ペレットの表面に形成されたス
パイラルインダクタ７にはレジンの注入圧力が径方向外
側から内向きに加わる可能性がある。万一、このように
スパイラルインダクタ７に対して径方向の外力が加わる
と、スパイラルインダクタ７のパターンが変形されてし
まう危険性がある。
れたペレット１は樹脂封止体（図示せず）によって樹脂
封止される。この樹脂封止体がトランスファー成形法に
よって成形される際に、ペレットの表面に形成されたス
パイラルインダクタ７にはレジンの注入圧力が径方向外
側から内向きに加わる可能性がある。万一、このように
スパイラルインダクタ７に対して径方向の外力が加わる
と、スパイラルインダクタ７のパターンが変形されてし
まう危険性がある。
【００１９】しかし、本実施例においては、万一、スパ
イラルインダクタ７に対して径方向内向きの外力が加わ
わったとしても、スパイラルインダクタ７の最外周には
外周太幅部１７が形成されているため、スパイラルイン
ダクタ７のスパイラルパターンが当該外力によって変形
されることはない。すなわち、スパイラルインダクタ７
に対する径方向内向きの外力は外周太幅部１７に作用す
ることになる。しかし、この外周太幅部１７はその幅
Ｗ’が太い分だけ機械的強度が高いため、当該外力によ
って変形されることはない。そして、スパイラルインダ
クタ７の外周太幅部１７よりも内側の領域におけるパタ
ーン幅Ｗが細い細幅部は、外周太幅部１７によって保護
されることになる。
イラルインダクタ７に対して径方向内向きの外力が加わ
わったとしても、スパイラルインダクタ７の最外周には
外周太幅部１７が形成されているため、スパイラルイン
ダクタ７のスパイラルパターンが当該外力によって変形
されることはない。すなわち、スパイラルインダクタ７
に対する径方向内向きの外力は外周太幅部１７に作用す
ることになる。しかし、この外周太幅部１７はその幅
Ｗ’が太い分だけ機械的強度が高いため、当該外力によ
って変形されることはない。そして、スパイラルインダ
クタ７の外周太幅部１７よりも内側の領域におけるパタ
ーン幅Ｗが細い細幅部は、外周太幅部１７によって保護
されることになる。
【００２０】しかも、本実施例においては、スパイラル
インダクタ７の外周太幅部１７は第２層間膜１４に埋設
された環状の外側引出し配線１３に環状のコンタクト部
１８を介して機械的にアンカーされた状態になることに
より、その機械的強度はより一層強化されているため、
外周太幅部１７は径方向内向きの外力を確実に支えるこ
とができ、スパイラルインダクタ７のパターンの変形は
確実に防止されることになる。
インダクタ７の外周太幅部１７は第２層間膜１４に埋設
された環状の外側引出し配線１３に環状のコンタクト部
１８を介して機械的にアンカーされた状態になることに
より、その機械的強度はより一層強化されているため、
外周太幅部１７は径方向内向きの外力を確実に支えるこ
とができ、スパイラルインダクタ７のパターンの変形は
確実に防止されることになる。
【００２１】他方、スパイラルインダクタ７のパターン
幅Ｗが変更されるのは、長いスパイラルインダクタ７の
うち極僅かな最外周部分のみであるため、スパイラルイ
ンダクタ７全体としての特性が変更されることは回避さ
れ、また、スパイラルインダクタ７の外径寸法の増加は
最小限度に抑制される。
幅Ｗが変更されるのは、長いスパイラルインダクタ７の
うち極僅かな最外周部分のみであるため、スパイラルイ
ンダクタ７全体としての特性が変更されることは回避さ
れ、また、スパイラルインダクタ７の外径寸法の増加は
最小限度に抑制される。
【００２２】前記実施例によれば、次の効果が得られ
る。 （１） スパイラルインダクタ７の最外周に外周太幅部
１７を形成することにより、スパイラルインダクタ７に
対して径方向内向きの外力が加わわったとしても、スパ
イラルインダクタ７のスパイラルパターンが当該外力に
よって変形されるのを防止することができる。
る。 （１） スパイラルインダクタ７の最外周に外周太幅部
１７を形成することにより、スパイラルインダクタ７に
対して径方向内向きの外力が加わわったとしても、スパ
イラルインダクタ７のスパイラルパターンが当該外力に
よって変形されるのを防止することができる。
【００２３】（２） スパイラルインダクタ７の外周太
幅部１７を第２層間膜１４に埋設された環状の外側引出
し配線１３に環状のコンタクト部１８を介して機械的に
アンカーすることにより、その機械的強度をより一層強
化することができるため、外周太幅部１７は径方向内向
きの外力を確実に支えることができ、スパイラルインダ
クタ７のスパイラルパターンの変形を確実に防止させる
ことができる。
幅部１７を第２層間膜１４に埋設された環状の外側引出
し配線１３に環状のコンタクト部１８を介して機械的に
アンカーすることにより、その機械的強度をより一層強
化することができるため、外周太幅部１７は径方向内向
きの外力を確実に支えることができ、スパイラルインダ
クタ７のスパイラルパターンの変形を確実に防止させる
ことができる。
【００２４】（３） スパイラルインダクタ７の外周太
幅部１７のアンカーになる環状の外側引出し配線１３を
第１配線１１と同時に形成することにより、パターン形
成工程の増加を回避することができるため、スパイラル
インダクタ７の製造コストの増加を防止することができ
る。
幅部１７のアンカーになる環状の外側引出し配線１３を
第１配線１１と同時に形成することにより、パターン形
成工程の増加を回避することができるため、スパイラル
インダクタ７の製造コストの増加を防止することができ
る。
【００２５】（４） スパイラルインダクタ７のパター
ン幅が変更されるのは、長いスパイラルインダクタ７の
うち極僅かな最外周部分のみであるため、スパイラルイ
ンダクタ７全体としての特性が変更されることを回避す
ることができるとともに、スパイラルインダクタ７の外
径寸法の増加は最小限度に抑制することができる。した
がって、ＭＭＩＣ全体の設計について影響を与えること
は回避することができるため、ＭＭＩＣの製造コストの
増加を防止することができる。
ン幅が変更されるのは、長いスパイラルインダクタ７の
うち極僅かな最外周部分のみであるため、スパイラルイ
ンダクタ７全体としての特性が変更されることを回避す
ることができるとともに、スパイラルインダクタ７の外
径寸法の増加は最小限度に抑制することができる。した
がって、ＭＭＩＣ全体の設計について影響を与えること
は回避することができるため、ＭＭＩＣの製造コストの
増加を防止することができる。
【００２６】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
【００２７】例えば、スパイラルインダクタは正方形の
スパイラルに形成するに限らず、円形のスパイラルに形
成してもよい。
スパイラルに形成するに限らず、円形のスパイラルに形
成してもよい。
【００２８】外周太幅部のアンカーになる第１配線は、
一連の環状に形成するに限らず、断続した環状に形成し
てもよい。また、外周太幅部のアンカーは、第１配線に
よって構成するに限らず、専用的に形成してもよいし、
省略してもよい。
一連の環状に形成するに限らず、断続した環状に形成し
てもよい。また、外周太幅部のアンカーは、第１配線に
よって構成するに限らず、専用的に形成してもよいし、
省略してもよい。
【００２９】なお、スパイラルインダクタに径方向内向
きの外力が作用する原因は、樹脂封止体成形時のレジン
流れに限らない。
きの外力が作用する原因は、樹脂封止体成形時のレジン
流れに限らない。
【００３０】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＭＭＩ
Ｃに適用した場合について説明したが、それに限定され
るものではなく、ハイブリット・マイクロウエーブＩＣ
等のスパイラルインダクタを備えている半導体装置全般
に適用することができる。特に、本発明はスパイラルイ
ンダクタに径方向内向きの外力が加わり易い半導体装置
に適用して優れた効果が得られる。
なされた発明をその背景となった利用分野であるＭＭＩ
Ｃに適用した場合について説明したが、それに限定され
るものではなく、ハイブリット・マイクロウエーブＩＣ
等のスパイラルインダクタを備えている半導体装置全般
に適用することができる。特に、本発明はスパイラルイ
ンダクタに径方向内向きの外力が加わり易い半導体装置
に適用して優れた効果が得られる。
【００３１】
【発明の効果】以上説明した本発明によれば、スパイラ
ルインダクタの外周部の幅が他部の幅よりも大きく設定
されているため、スパイラルインダクタの全体としての
特性の変更を回避しつつ、スパイラルインダクタの機械
的強度を高めることができる。
ルインダクタの外周部の幅が他部の幅よりも大きく設定
されているため、スパイラルインダクタの全体としての
特性の変更を回避しつつ、スパイラルインダクタの機械
的強度を高めることができる。
【図１】本発明の一実施例であるＭＭＩＣのスパイラル
インダクタを示しており、（ａ）は平面図、（ｂ）は正
面断面図である。
インダクタを示しており、（ａ）は平面図、（ｂ）は正
面断面図である。
【図２】（ａ）、（ｂ）はそのＭＭＩＣの製造工程の一
部を示す各正面断面図である。
部を示す各正面断面図である。
【図３】ＭＭＩＣのペレットを示す一部省略平面図であ
る。
る。
１…ＭＭＩＣのペレット、２…サブストレート、３…小
信号ＦＥＴ部、４…パワーＦＥＴ部、５…抵抗部、６…
ＭＩＭ容量、７…スパイラルインダクタ、８…絶縁膜、
９…電極、１０…第１層間膜、１１…第１配線、１２…
内側引出し配線、１３…外側引出し配線、１４…第２層
間膜、１５…第２配線、１６…内側コンタクト部、１７
…外周太幅部、１８…外側コンタクト部。
信号ＦＥＴ部、４…パワーＦＥＴ部、５…抵抗部、６…
ＭＩＭ容量、７…スパイラルインダクタ、８…絶縁膜、
９…電極、１０…第１層間膜、１１…第１配線、１２…
内側引出し配線、１３…外側引出し配線、１４…第２層
間膜、１５…第２配線、１６…内側コンタクト部、１７
…外周太幅部、１８…外側コンタクト部。
Claims (3)
- 【請求項１】 スパイラルインダクタを備えている半導
体装置において、 前記スパイラルインダクタはその外周部の幅が他部の幅
よりも大きく形成されていることを特徴とする半導体装
置。 - 【請求項２】 スパイラルインダクタの前記外周太幅部
に対向する下方にアンカーが環状に形成されており、こ
のアンカーが前記外周太幅部に全周にわたって機械的に
連結されていることを特徴とする請求項１に記載の半導
体装置。 - 【請求項３】 アンカーがスパイラルインダクタの外側
引出し配線であることを特徴とする請求項２に記載の半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27701294A JPH08116031A (ja) | 1994-10-17 | 1994-10-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27701294A JPH08116031A (ja) | 1994-10-17 | 1994-10-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08116031A true JPH08116031A (ja) | 1996-05-07 |
Family
ID=17577541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27701294A Pending JPH08116031A (ja) | 1994-10-17 | 1994-10-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08116031A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1039544A1 (fr) * | 1999-03-23 | 2000-09-27 | Memscap | Circuit intégré monolithique incorporant un composant inductif et procédé de fabrication d'un tel circuit intégré |
| KR100279753B1 (ko) * | 1997-12-03 | 2001-03-02 | 정선종 | 반도체 집적회로 제조공정을 이용한 인덕터 제조방법 |
| FR2812755A1 (fr) * | 2000-08-04 | 2002-02-08 | St Microelectronics Sa | Inductance integree |
| JP2003045989A (ja) * | 2001-08-02 | 2003-02-14 | Sony Corp | 半導体装置及び半導体の製造方法 |
| KR100828380B1 (ko) * | 2002-05-15 | 2008-05-08 | 엘지이노텍 주식회사 | 저온 소성 세라믹의 패턴 구조 |
| JP2013522955A (ja) * | 2010-04-07 | 2013-06-13 | ザイリンクス インコーポレイテッド | 積層二重インダクタ構造 |
-
1994
- 1994-10-17 JP JP27701294A patent/JPH08116031A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100279753B1 (ko) * | 1997-12-03 | 2001-03-02 | 정선종 | 반도체 집적회로 제조공정을 이용한 인덕터 제조방법 |
| EP1039544A1 (fr) * | 1999-03-23 | 2000-09-27 | Memscap | Circuit intégré monolithique incorporant un composant inductif et procédé de fabrication d'un tel circuit intégré |
| FR2791470A1 (fr) * | 1999-03-23 | 2000-09-29 | Memscap | Circuit integre monolithique incorporant un composant inductif et procede de fabrication d'un tel circuit integre |
| US6459135B1 (en) | 1999-03-23 | 2002-10-01 | Memscap S.A. | Monolithic integrated circuit incorporating an inductive component and process for fabricating such an integrated circuit |
| US6548365B2 (en) * | 1999-03-23 | 2003-04-15 | Memscap S.A. And Planhead-Silmag Phs, S.A. | Monolithic integrated circuit incorporating an inductive component and process for fabricating such an integrated circuit |
| FR2812755A1 (fr) * | 2000-08-04 | 2002-02-08 | St Microelectronics Sa | Inductance integree |
| WO2002013212A1 (fr) * | 2000-08-04 | 2002-02-14 | Stmicroelectronics S.A. | Inductance integree |
| JP2003045989A (ja) * | 2001-08-02 | 2003-02-14 | Sony Corp | 半導体装置及び半導体の製造方法 |
| KR100828380B1 (ko) * | 2002-05-15 | 2008-05-08 | 엘지이노텍 주식회사 | 저온 소성 세라믹의 패턴 구조 |
| JP2013522955A (ja) * | 2010-04-07 | 2013-06-13 | ザイリンクス インコーポレイテッド | 積層二重インダクタ構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6238949B1 (en) | Method and apparatus for forming a plastic chip on chip package module | |
| US6208023B1 (en) | Lead frame for use with an RF powered semiconductor | |
| US6590281B2 (en) | Crack-preventive semiconductor package | |
| US5994784A (en) | Die positioning in integrated circuit packaging | |
| US9281300B2 (en) | Chip scale module package in BGA semiconductor package | |
| CN102201386B (zh) | 方形扁平无引线半导体封装及其制作方法 | |
| US6853059B1 (en) | Semiconductor package having improved adhesiveness and ground bonding | |
| US20020109226A1 (en) | Enhanced die-down ball grid array and method for making the same | |
| US20040084760A1 (en) | Multichip module and manufacturing method | |
| KR20010037247A (ko) | 반도체패키지 | |
| KR20030018204A (ko) | 스페이서를 갖는 멀티 칩 패키지 | |
| JP2003510815A (ja) | 能動素子上に設けられた接着パッドを備える半導体チップ | |
| US6501161B1 (en) | Semiconductor package having increased solder joint strength | |
| JPH08116031A (ja) | 半導体装置 | |
| US5627408A (en) | Wire bonding structure for semiconductor devices | |
| US7091594B1 (en) | Leadframe type semiconductor package having reduced inductance and its manufacturing method | |
| JPH05235245A (ja) | 半導体集積回路装置 | |
| US6274925B1 (en) | Low inductance top metal layer design | |
| CN116260419A (zh) | 滤波器封装结构及其制作方法 | |
| US5307559A (en) | Method of providing a capacitor within a semiconductor device package | |
| JPH0217664A (ja) | レジンモールド型高周波用半導体装置およびその製造方法 | |
| KR100243376B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| EP4546413A1 (en) | Molded power die package with vertical interconnect | |
| KR100401536B1 (ko) | 센터 패드형 반도체 칩을 퍼리퍼럴 패드형 반도체 칩으로 변경하는 방법 | |
| KR200286322Y1 (ko) | 반도체패키지 |