JPH08116552A - 映像信号再生装置 - Google Patents

Abstract

(57)【要約】 【目的】 １つの１水平走査時間の遅延線及び１水平時
間の可変遅延素子で、ドロップアウト補償、ジッタ抑
圧、Ｙ／Ｃ分離が行える安価な映像信号再生装置を提供
する。 【構成】 Ａ／Ｄ変換器４５の出力をリミットし「０」
の値を出さない様にして、ドロップアウト時には固定値
発生回路４７が出力する「０」を可変遅延素子４９に入
力し、固定値判別回路５０は可変遅延素子４９の出力す
る「０」を検出することでドロップアウトタイミングを
判別し、第２のスイッチを切り替えてドロップアウト補
償をする。これによって、１Ｈ遅延素子５３でＹ／Ｃ分
離とドロップアウト補償と、１Ｈラッチ６６によるジッ
タ抑圧の補間遅延時間合わせを共用して行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、時間軸補正および信号
欠落時の処理等を必要とするビデオディスクプレーヤ等
の映像信号再生装置に関するものである。

【０００２】

【従来の技術】近年普及しているビデオディスクプレー
ヤやビデオテープレコーダ等の映像信号再生装置は、デ
ィスク偏心や、テープ走行系等で発生する高周波のジッ
タ成分を時間軸補正回路により取り除かないと、再生画
面に色がつかなかったり、色むらを発生したりする。そ
のため、より高性能で安価な時間軸補正回路の導入が望
まれている。最近では、メモリ等のディジタル素子が安
価に入手できる等の理由により、ディジタル可変素子
（ＦＩＦＯ）を用いた時間軸補正回路も導入されてい
る。

【０００３】また、映像信号再生装置では、読み取り信
号のドロップアウト（信号の欠落）に対応する補償も必
要である。一般的には、ドロップアウト時に１水平走査
時間（いわゆる１Ｈ）前の映像信号で置き換えることに
よりドロップアウト補償が可能である。

【０００４】更に、高画質化のために輝度信号と色信号
の分離（Ｙ／Ｃ分離）も盛んに行われており、１水平走
査時間（１Ｈ、以下、水平走査時間をＨと略す）分の時
間差前後の映像信号を加減することにより輝度信号と色
信号が分離される。

【０００５】現在、これら時間軸補正、ドロップアウト
補償、Ｙ／Ｃ分離が安価に行える映像信号再生装置の実
現が望まれている。

【０００６】以下、図面を参照し、上述した従来の映像
信号再生装置について説明する。図５は、従来の映像信
号再生装置の構成を示すブロック図である。図５におい
て、２はコンポジット映像信号が記録されたビデオディ
スク１から情報を検出し電気信号に変換するピックアッ
プで、その出力は映像信号復調回路３に入力される。４
はドロップアウト検出回路で、ピックアップ２の出力か
らドロップアウトを検出し、映像信号復調回路３そのも
のの出力と、映像信号復調回路３の出力を遅延線５とド
ロップアウト補償信号発生回路６とを介した信号とをス
イッチ７で切り替えるよう制御する。８はＡ／Ｄ変換器
で、スイッチ７の出力を入力し、その後のディジタル処
理のためにＡ／Ｄ変換し、信号遅延量を変化できるディ
ジタル可変遅延素子９（後で詳述）を通り１Ｈ分だけ遅
延させるディジタル１Ｈ遅延素子１０に入力される。１
１はＹ／Ｃ分離回路で、ディジタル１Ｈ遅延素子１０の
入出力の信号をそれぞれ入力し、前述したようにその和
差を演算することでＹ／Ｃ分離をし、出力された輝度信
号、色信号は各々第１のＤ／Ａ変換器２６、第２のＤ／
Ａ変換器２７に入力されて、第１の端子２８、第２の端
子２９から出力される。１２は水平同期分離回路で、映
像信号復調回路３の出力を入力して、水平同期信号を分
離し、その出力信号と基準同期発生回路１３による基準
同期信号とを第１の位相比較器１４が位相比較し、第１
のループフィルタ１５、モータ駆動回路１６を介して、
ビデオディスク１を回すスピンドルモータ１７の回転を
制御する。１８はカラーバースト分離回路で、Ａ／Ｄ変
換器８の出力を入力し、その出力と基準カラーバースト
発生回路１９が出力する基準信号とを、第２の位相比較
器２０が位相比較し、第２のループフィルタ２１、ＶＣ
Ｏ（電圧制御可変周波数発振回路）２２を介して、ディ
ジタル可変遅延素子９に制御入力される。また、第２の
位相比較器２０の出力は、そのままの出力と一度１Ｈラ
ッチ２３を介した出力として補間回路２４に入力され
て、補間回路２４の出力は可変位相発振器２５を介し
て、ディジタル可変遅延素子９とディジタル１Ｈ遅延素
子１０に制御信号として入力される。

【０００７】以上のように構成された従来例の映像信号
再生装置について、以下にその動作について説明する。

【０００８】図５において、ビデオディスク１に記録さ
れた信号をピックアップ２が検出し電気信号に変換す
る。ピックアップ２の出力は、映像信号復調回路３によ
りコンポジットビデオ信号に復調され、スイッチ７と遅
延線５と水平同期分離回路１２に出力する。ドロップア
ウト検出回路４は、入力したピックアップ２の出力のレ
ベルや周波数が記録信号以外の領域にあった時、ドロッ
プアウトとして検出し、スイッチ７を切り換えるよう制
御する。遅延線５は、映像信号復調回路３からの入力信
号に約１Ｈの遅延を与える。ドロップアウト補償信号発
生回路６は遅延線５の出力のうち、輝度信号成分のみを
取り出し、スイッチ７のもう一方の入力端子に入力す
る。これは、コンポジット映像信号では、１Ｈ毎に色信
号の位相が反転しているため、輝度のみを補償する為で
ある。

【０００９】水平同期分離回路１２は、入力されたコン
ポジットビデオ信号より水平同期信号のみを抽出し、第
１の位相比較器１４に入力する。第１の位相比較器１４
はそのもう一方の入力に、基準同期発生回路１３の出力
を入力し、再生されたコンポジットビデオ信号の水平同
期信号と位相比較する。第１の位相比較器１４の出力
は、第１のループフィルタ１５で周波数補償された後、
モータ駆動回路１６に入力され、モータ駆動回路１６の
出力でスピンドルモータ１７が回転する。即ち、基準同
期発生回路１３の発生信号と、第１の水平同期分離回路
１２の出力の位相が合う様にスピンドルモータ１７の回
転数が制御される。今、基準同期発生回路１３の発振周
波数を、正規のビデオ信号の水平走査周波数にしておけ
ば、スピンドルモータ１７は、映像信号復調回路３の出
力が正規のビデオ信号の周波数になる様に制御される。
しかし、映像信号復調回路３の出力は、ビデオディスク
１の偏心等によって、スピンドルモータ１７の制御だけ
では十分に取りきれない高周波のジッタ成分が含まれて
おり、そのままでは、テレビ受像器で再生できない。従
って、そのジッタ成分を取り除くために、ディジタル可
変遅延素子９を用いて画像信号そのものを補償する必要
がある。

【００１０】スイッチ７の切り換えによってドロップア
ウト補償されたビデオ信号は、Ａ／Ｄ変換器８で８ビッ
トのディジタル信号に変換され、Ａ／Ｄ変換器８の出力
は、後述するディジタル可変遅延素子９に入力されると
共に、カラーバースト分離回路１８に入力される。カラ
ーバースト分離回路１８は、入力されたディジタルビデ
オ信号より、カラーバースト信号のみを抽出し第２の位
相比較器２０に入力する。第２の位相比較器２０のもう
一方の入力には、基準カラーバースト発生回路１９が出
力するカラーバースト基準信号が入力されており、第２
の位相比較器２０によって位相比較される。これらのカ
ラーバースト分離回路１８、基準カラーバースト発生回
路１９、第２の位相比較器２０はジッタ検出手段を形成
し、その出力は第２のループフィルタ２１を介して周波
数補償された後、ＶＣＯ２２の制御入力として入力さ
れ、ＶＣＯ２２の発振周波数を変化させる。ＶＣＯ２２
の出力は、後述するディジタル可変遅延素子９の書込ク
ロックとして用いられ、第２のループフィルタ２１、Ｖ
ＣＯ２２は書込手段となる。

【００１１】また、書込手段である第２の位相比較器の
出力は、１Ｈラッチ２３に入力され１Ｈ分遅延された信
号と共に補間回路２４に入力され、１Ｈ期間内で直線補
間される。これは、カラーバースト分離回路１８〜ＶＣ
Ｏ２２によって構成されるＰＬＬでは除去しきれない残
留ジッタを除去する為のフィードフォワード系のジッタ
抑圧手段である。すなわち、第２の位相比較器２０で１
Ｈに１度ずつの位相比較データが出力されるためにこの
ＰＬＬ系の周波数特性は、そのサンプルホールド特性に
よって制限を受けてしまうため、そのサンプル間のデー
タを内挿し、その内挿データにより可変位相発振器２５
の位相を変化させる。これにより、ディジタル可変遅延
素子９及びディジタル１Ｈ遅延素子１０から読み出され
る信号の時間軸を変化させて、ジッタ抑圧を行なうもの
である。

【００１２】ＰＬＬ系の残留誤差信号を内挿するため
に、第２の位相比較器２０の出力を、１Ｈラッチ２３
で、１Ｈだけ遅らせ、補間回路２４によって、１Ｈラッ
チ２３の出力値から第２の位相比較器値まで、１Ｈにお
いて直線補間し、変化させる。補間回路２４の出力を入
力した可変位相発振器２５は、補間出力の制御を受けた
位相の信号を出力し、ディジタル可変遅延素子９の読出
クロックとして用いられる。この補間回路出力によっ
て、可変位相発振器２５はサンプルホールド特性の制限
を受けることなく、残留ジッタを抑圧することができ
る。この補間動作により、可変位相発振器２５を制御す
る信号が１Ｈ分の遅延を受けるので、その時間を合わせ
るためにも後述するディジタル１Ｈ遅延素子１０が必要
となる。

【００１３】次にディジタル可変遅延素子９の構成、動
作を図６、図７を使って説明する。図６は、従来例の映
像信号再生装置のディジタル可変遅延素子９の構成を示
すブロック図である。図７は従来例の映像信号再生装置
のディジタル可変遅延素子９のアドレスと補間回路２４
出力のタイミングを示す図であって、第２の位相比較器
２０の位相誤差検出ポイントと補間回路２４の出力と、
Ｙ／Ｃ分離回路１１の出力の時間関係を示す。

【００１４】図６において、３０は書込クロック入力端
子で、図５におけるＶＣＯ２２の出力が入力される。３
１は読出クロック入力端子で、図５における可変位相発
振器２５の出力が入力される。３４はメモリアレイで、
８ビットの入出力を持ち、書き込み、読み出しのアドレ
スを独立に制御でき、３３はその書込制御のための書込
アドレスポインタで、書込クロックを計数し、順次イン
クリメントし、ある設定値に達するとリセットされ、ま
た、３５は読み出しのための読出アドレスポインタで、
読出クロックを計数し、順次インクリメントし、ある設
定値に達するとリセットされる。３２はデータ入力端子
で、図５におけるＡ／Ｄ変換器８の出力が接続されてお
り、その信号はメモリアレイ３４の中の書込アドレスポ
インタ３３により指定されるメモリセルに格納される。
３６はデータ出力端子で、図５におけるディジタル１Ｈ
遅延素子１０（後述）の入力に接続されており、その信
号にはメモリアレイ３４の中の読出アドレスポインタ３
５により指定されるメモリセルに格納されている情報が
出力される。

【００１５】今、書込アドレスポインタ３３、及び読出
アドレスポインタ３５の両方のリセットされる設定値を
等しく入力ビデオ信号の１Ｈに該当する値とし、更に、
初期設定において書込アドレスポインタ３３が動作し始
めてから０．５Ｈ経過した後に読出アドレスポインタ３
５が動作開始する様にすると、それぞれのアドレスポイ
ンタの動作は図７に示す様になる。図７において破線
は、読出アドレスポインタ３５の値の変化を示し、実線
は、書込アドレスポインタ３３の値の変化を示す。実際
の両アドレスポインタの値はディジタル値なので段階的
な変化を示すが、ここでは、見やすさを考慮して連続的
に示している。書込クロックは、ＶＣＯ２２で発生され
るクロックであり、これは、第２の位相比較器２０で検
出された基準カラーバースト位相に対するカラーバース
ト分離回路１８の出力の位相誤差に応じて周波数が変化
している。一方、読出クロックは、可変位相発振器２５
が発振する一定周波数のクロックであるのでこれにより
ディジタル可変遅延素子９において遅延時間を制御で
き、入力データに含まれているジッタを取り除いて出力
することができる。なお、初期設定において書込アドレ
スポインタ３３が動作し始めてから０．５Ｈ経過した後
に読出アドレスポインタ３５が動作開始する様にして、
必ずデータの書き込みが読み出しの前に行われる様にし
ている。

【００１６】このように、ディジタル可変遅延素子９で
は、入力された信号は、ＶＣＯ２２の発振周波数と可変
位相発振器２５の発振周波数の差に応じた時間の遅延を
受け出力される。今、可変位相発振器２５の発振周波数
を、正規のビデオ信号の水平走査周波数の整数倍にし、
ＶＣＯ２２の発振周波数の中央値も可変位相発振器２５
の発振周波数にはぼ等しくなる様に設定しておけば、基
準カラーバースト発生回路１９の発生信号とカラーバー
スト分離回路１８の出力の位相が合う様に、ＶＣＯ２２
が制御される。ＶＣＯ２２は純電気的にその制御特性が
決定出来るので、高い周波数領域まで制御することがで
き、従ってスピンドルモータ１７の制御で取りきれなか
った高周波のジッタを抑圧することができる。

【００１７】この映像信号再生装置では±０．５Ｈのジ
ッタまでが抑圧可能となる。ディジタル可変遅延素子９
によってジッタが抑圧されたディジタルコンポジットビ
デオ信号は、ディジタル１Ｈ遅延素子１０に入力され
て、１Ｈ分遅延され、直線補間のための１Ｈラッチ２３
による信号遅延分の時間合わせをする。Ｙ／Ｃ分離回路
１１は、ディジタル１Ｈ遅延素子１０の前後の信号を入
力してディジタルコンポジットビデオ信号のＹ／Ｃ分離
を行う。即ち、ディジタル１Ｈ遅延素子１０の前後の信
号の和の１／２が輝度信号であり、ディジタル１Ｈ遅延
素子１０の前後の信号の差の１／２が色信号である。輝
度信号は、第１のＤ／Ａ変換器２６でアナログ信号に変
換され第１の端子２８より出力され、色信号は第２のＤ
／Ａ変換器２７でアナログ信号に変換され第２の端子２
９より出力される。

【００１８】

【発明が解決しようとする課題】しかしながら、この様
な構成の映像信号再生装置では、ジッタ抑圧のための１
Ｈラッチと、Ｙ／Ｃ分離と１Ｈラッチによるジッタ抑圧
の時間合わせを兼用する１Ｈの可変遅延素子以外に、ド
ロップアウト補償の為に１Ｈの遅延線が必要で、回路が
複雑化し、安価な映像信号再生装置を提供できないとい
う問題点があった。

【００１９】本発明は上記従来の問題点を解決するもの
で、１つの１Ｈの遅延線をなくし、１Ｈラッチ及び１Ｈ
の可変遅延素子で、ドロップアウト補償、ジッタ抑圧、
Ｙ／Ｃ分離が行える安価な映像信号再生装置を提供する
ことを目的とする。

【００２０】

【課題を解決するための手段】この目的を達成するため
に本発明の映像信号再生装置は、コンポジット映像信号
が記録された記録担体の情報を検出し電気信号に変換す
るピックアップと、ピックアップの出力よりコンポジッ
ト映像信号を復調する復調器と、ピックアップの出力に
欠落があることを検出するドロップアウト検出器と、復
調器の出力をディジタル情報に変換するＡ／Ｄ変換器
と、１水平走査時間に１度、正規コンポジット映像信号
に対するＡ／Ｄ変換器出力の時間軸変動を検出するジッ
タ検出手段と、ジッタ検出手段の出力に応じた書込制御
クロックを出力する書込手段と、ジッタ検出手段の出力
を次のジッタ検出時刻までホールドするホールド回路
と、ホールド回路出力とジッタ検出回路の出力を１次内
挿して全水平走査時間の時間軸変動を求める補間回路
と、補間回路の出力に応じた位相の読出制御クロックを
出力する可変位相発振器とからなるジッタ抑圧手段と、
Ａ／Ｄ変換器の出力を入力し、入力値があらかじめ設定
した特定値である時には代わりの近傍値を出力し、入力
値が特定値以外の時には入力値をそのまま出力するリミ
ッタと、リミッタの特定値と同じディジタル値を発生す
る固定値発生器と、ドロップアウト検出器がドロップア
ウトを検出していないときにリミッタの出力を出力し、
前記ドロップアウト検出器がドロップアウトを検出して
いるときに固定値発生器の出力を出力する第１のスイッ
チと、第１のスイッチ出力を、書込手段の出力する書込
制御クロックに従って指定されるアドレスに入力され、
ジッタ抑圧手段が出力する読出制御クロックに従って指
定されるアドレスから出力される可変遅延素子と、可変
遅延素子の出力がリミッタの特定値であることを判別す
ると置き換え信号を出力する判別器と、２入力の一方の
入力として可変遅延素子の出力を入力し、判別器が置き
換え信号を出力していないときはそのまま可変遅延素子
からの入力を出力し、判別器が置き換え信号を出力した
ときはもう一方の入力を出力する第２のスイッチと、第
２のスイッチの出力を入力し概ね映像信号の１水平走査
時間の遅延を与えて出力する遅延素子と、遅延素子の出
力よりドロップアウト時の補償信号を発生し、第２のス
イッチのもう一方の入力に出力する補償信号発生回路
と、遅延素子の入出力の両信号を入力して輝度信号と色
信号に分離するＹ／Ｃ分離回路とを具備した構成を有し
ている。

【００２１】

【作用】この構成によって、通常はピックアップ出力を
復調した映像信号はＡ／Ｄ変換され、リミッタをかけた
後ディジタル可変遅延素子に入力されるが、ピックアッ
プの出力にドロップアウトを検知した場合、第１のスイ
ッチが切り替わり、ディジタル可変遅延素子には固定値
発生回路が出力する特定値が入力される。そして、ディ
ジタル可変遅延素子によるジッタ補正の後、ディジタル
可変遅延素子出力がドロップアウトによる特定値かどう
かを判別し、Ｙ／Ｃ分離と誤差内挿の時間合わせを兼用
するディジタル１Ｈ遅延素子の出力をドロップアウト補
償信号発生回路に入力する。これにより、ドロップアウ
ト補償に必要な遅延と、Ｙ／Ｃ分離兼誤差内挿の時間合
わせに必要な遅延をすべて１つの１Ｈの遅延素子で行う
ことができ、より安価な映像信号再生装置を提供するこ
とができる。

【００２２】

【実施例】以下、図面を参照し、本発明の映像信号再生
装置の一実施例について説明する。

【００２３】図１は、本発明の映像信号再生装置の一実
施例の構成を示すブロック図である。図１において、４
１は記録担体であるビデオディスク、４２はピックアッ
プ、４３は復調器としての映像信号復調回路であって、
以上は従来例で示したものと同様なものである。４５は
Ａ／Ｄ変換器で、映像信号復調回路４３の出力をＡ／Ｄ
変換する。４６はリミッタで、Ａ／Ｄ変換器４５の出力
を入力し、それが特定値の時は代わりの近傍値を出力
し、それ以外の時はそのまま出力する。４４はドロップ
アウト検出回路で、ピックアップ４２の出力のドロップ
アウトの有無を検知して、リミッタ４６の出力と固定値
発生回路４７の出力のどちらかに入力切り替えする第１
のスイッチ４８を制御し、ディジタル可変遅延素子４９
に入力する。５０は固定値判別回路で、ディジタル可変
遅延素子４９の出力が特定値であるかどうかを検出す
る。５１は第２のスイッチで、１つの入力としてディジ
タル可変遅延素子４９の出力を入力し、固定値判別回路
５０によって切り替えを制御され、ディジタル１Ｈ遅延
素子５３に出力する。５２はドロップアウト補償信号発
生回路で、ディジタル１Ｈ遅延素子５３の出力を入力
し、その輝度信号を取り出し、第２のスイッチ５１のも
う１つの入力に出力する。５４はディジタル１Ｈ遅延素
子５３の入・出力を入力するＹ／Ｃ分離回路で、第１の
Ｄ／Ａ変換器６９、第２のＤ／Ａ変換器７０、第１の端
子７１、第２の端子７２共々、従来例と同様なものであ
る。また、映像信号復調回路４３の出力を入力する水平
同期分離回路５５、基準同期発生回路５６、第１の位相
比較器５７、第１のループフィルタ５８、モータ駆動回
路５９、スピンドルモータ６０はその構成、動作とも従
来例と同様なものである。

【００２４】さらに、Ａ／Ｄ変換器４５から入力を受け
るカラーバースト分離回路６１とその後段の基準カラー
バースト発生回路６２と第２の位相比較器６３、第２の
ループフィルタ６４とＶＣＯ（電圧制御可変周波数発振
回路）６５、１Ｈラッチ６６と補間回路６７と最終的に
ディジタル可変遅延素子４９とディジタル１Ｈ遅延素子
５３に制御信号を送る可変位相発振器６８は、従来例と
同様の構成、動作を示すもので、それぞれジッタ検出手
段、書込手段、ジッタ抑圧手段を形成するものである。

【００２５】以上のように構成された映像信号再生装置
について、以下にその動作について説明する。

【００２６】図１において、ビデオディスク４１に記録
された信号をピックアップ４２が電気信号に変換する。
ピックアップ４２の出力は、映像信号復調回路４３によ
りコンポジットビデオ信号に復調されＡ／Ｄコンバータ
４５に入力される。ドロップアウト検出回路４４は、ピ
ックアップ４２の出力のレベルや周波数が記録信号以外
の領域にあった時、ドロップアウトとして検出し、第１
のスイッチ４８を制御する。Ａ／Ｄコンバータ４５は入
力されたコンポジット映像信号を８ビットのディジタル
信号に変換する。図３は本発明の映像信号再生装置の一
実施例のＡ／Ｄコンバータの変換特性を示す図である。
図３に示す様に、シンクチップレベルを「０」とし、最
大「２５５」までの２５６レベルのディジタル値として
出力する。Ａ／Ｄコンバータ４５の出力は、リミッタ４
６に入力される。リミッタ４６では、入力値「０」の場
合出力は「１」とされ、入力値が「１」から「２５５」
までの値の場合はそのまま出力される。即ち、リミッタ
４６の出力には「０」の値は現れ得ない。固定値発生回
路４７は、常に特定値「０」が発生される。ドロップア
ウト検出回路４４の出力は、第１のスイッチ４８に入力
され、ドロップアウト発生時には、固定値発生回路４７
の出力が、ドロップアウト発生時以外には、リミッタ４
６の出力がそれぞれ選択されディジタル可変遅延素子４
９に入力される。即ち、ディジタル可変遅延素子４９の
入力値は、ドロップアウト時のみ「０」であり、ドロッ
プアウト以外の時は「１」から「２５５」の値を取る。

【００２７】同時に、映像信号復調回路４３が出力する
コンポジットビデオ信号は、水平同期分離回路５５に入
力される。水平同期分離回路５５は、入力されたビデオ
信号より水平同期信号のみを抽出し第１の位相比較器５
７に入力され、従来例と同様にスピンドルモータ６０の
回転数が制御される。

【００２８】Ａ／Ｄ変換器４５の出力は、従来例と同様
に、ジッタ検出手段のカラーバースト分離回路６１に入
力され、書込手段のＶＣＯ６５の出力は、ディジタル可
変遅延素子４９の書込クロックとして用いられる。

【００２９】また、ジッタ検出手段の第２の位相比較器
６３の出力も、従来例と同様に、ジッタ抑圧手段の１Ｈ
ラッチ６６に入力される。可変位相発振器６８の出力
は、ディジタル可変遅延素子４９とディジタル１Ｈ遅延
素子５３の読出クロックとして用いられ、従来例と同様
のジッタ抑圧を行う。

【００３０】ディジタル可変遅延素子４９の出力は、固
定値判別回路５０と第２のスイッチ５１に入力される。
前述した様に、ディジタル可変遅延素子４９の入力は、
ドロップアウト時に「０」、ドロップアウト以外では
「１」から「２５５」になるので、ディジタル可変遅延
素子４９の出力においてもその出力が「０」の時はドロ
ップアウトであると判別できる。固定値判別回路５０
は、その入力が「０」である時はドロップアウトである
と判定し、第２のスイッチ５１を制御する。ディジタル
１Ｈ遅延素子５３は、入力信号に約１Ｈの遅延を与え
る。ドロップアウト補償信号発生回路５２はディジタル
１Ｈ遅延素子５３の出力のうち、輝度信号成分のみを取
り出し、第２のスイッチ５１のもう一方の入力に入力す
る。これは、コンポジット映像信号では、１Ｈ毎にクロ
マ信号の位相が反転しているため、輝度のみを補償する
為である。

【００３１】第２のスイッチ５１でドロップアウト補償
されたビデオ信号は、ディジタル１Ｈ遅延素子５３に入
力される。この様にしてディジタル可変遅延素子４９で
ジッタが抑圧されたディジタルコンポジットビデオ信号
は、ディジタル１Ｈ遅延素子５３でドロップアウト補償
が行われる。Ｙ／Ｃ分離回路５４は、ディジタル１Ｈ遅
延素子５３の前後の信号からディジタルコンポジットビ
デオ信号のＹ／Ｃ分離を行う。即ち、ディジタル１Ｈ遅
延素子５３の前後の信号の和の１／２が輝度信号であ
り、ディジタル１Ｈ遅延素子５３の前後の信号の差の１
／２が色信号である。輝度信号は、第１のＤ／Ａ変換器
６９でアナログ信号に変換され第１の端子７１より出力
され、色信号は第２のＤ／Ａ変換器７０でアナログ信号
に変換され第２の端子７２より出力される。

【００３２】次にディジタル可変遅延素子４９の構成、
動作を説明する。図２は、本発明の一実施例の映像信号
再生装置のディジタル可変遅延素子の構成を示すブロッ
ク図である。図４は本発明の一実施例の映像信号再生装
置のディジタル可変素子のアドレスと補間回路出力のタ
イミングを示す図である。

【００３３】図２において、７３は書込クロック入力端
子で、図１におけるＶＣＯ６５の出力が入力される。７
４は読出クロック入力端子で、図１における可変位相発
振器６８の出力が入力される。７７はメモリアレイで、
８ビットの入出力を持ち、書き込み読み出しのアドレス
を独立に制御できる。７６はその書き込みのための書込
アドレスポインタで、書込クロックを計数し、順次イン
クリメントし、ある設定値に達するとリセットされ、７
８は逆に読み出しのための読出アドレスポインタで、読
出クロックを計数し、順次インクリメントし、ある設定
値に達するとリセットされる。７５はデータ入力端子
で、図１における第１のスイッチ４８の出力が接続され
ており、その信号はメモリアレイ７７の中の書込アドレ
スポインタ７６により指定されるメモリセルに格納され
る。７９はデータ出力端子で、図１における固定値判別
回路５０と第２のスイッチ５１の入力に接続されてお
り、その信号には、メモリアレイ７７の中の読出アドレ
スポインタ７８により指定されるメモリセルに格納され
ている情報が出力される。

【００３４】今、書込アドレスポインタ７６、及び読出
アドレスポインタ７８の両方のリセットされる設定値を
等しく入力ビデオ信号の１Ｈに該当する値とし、更に、
初期設定において書込アドレスポインタ７６が動作し始
めてから０．５Ｈ経過した後に読出アドレスポインタ７
８が動作開始する様にすると、それぞれのアドレスポイ
ンタの動作は図４に示す様になる。図４において破線
は、読出アドレスポインタ７８の値の変化を示し、実線
は、書込アドレスポインタ７６の値の変化を示す。ここ
でも、図７と同様に見やすさを考慮して連続的に示して
いる。書込クロックは、ＶＣＯ６５で発生されるクロッ
クであり、これは、第２の位相比較器６３で検出された
基準カラーバースト位相に対するカラーバースト分離回
路６１の出力の位相誤差に応じて周波数が変化してい
る。一方、読出クロックは、可変位相発振器６８が発振
する一定周波数のクロックであるのでこれによりディジ
タル可変遅延素子４９において遅延時間を制御でき、入
力データに含まれているジッタを取り除いて出力するこ
とができる。初期設定において書込アドレスポインタ７
６が動作し始めてから０．５Ｈ経過した後に読出アドレ
スポインタ７８が動作開始するのは、必ずデータの書き
込みが読み出しの前に行われるようにするためである。

【００３５】図４に第２の位相比較器６３の位相誤差検
出ポイントと補間回路６７の出力と、Ｙ／Ｃ分離回路５
４の出力の時間関係を示す。従って、この映像信号再生
装置では±０．５Ｈのジッタまでが抑圧可能となる。

【００３６】Ａ／Ｄ変換器４５の出力をリミッタ４６
で、「１」から「２５５」までの出力に制限することに
よって出力の水平同期信号のシンクチップレベルが
「１」だけ上がるが、これはテレビ受像機に出力する上
では全く影響を及ぼさない。

【００３７】以上の様に本発明の一実施例によれば、Ａ
／Ｄ変換された映像信号にリミッタをかけ、ピックアッ
プ出力にドロップアウトがあった場合は第１のスイッチ
によって、固定値発生回路が出力する、リミッタによる
制限外の特定値をディジタル可変遅延素子に書き込み、
ジッタ補正して読み出された出力が特定値かどうかを固
定値判別回路で判別し第２のスイッチを切り替えてドロ
ップアウト補償信号発生回路出力をディジタル１Ｈ遅延
素子に入力することで、１つの１Ｈ遅延線及び１Ｈの可
変遅延素子でドロップアウト補償、ジッタ抑圧、Ｙ／Ｃ
分離が行える安価な映像信号再生装置を提供することが
できる。

【００３８】なお、本発明の一実施例では、誤差内挿後
のジッタ抑圧を読出クロックの位相を変化させることで
行っているが、その他の方法として例えばクロックの位
相は固定しておいてＹ／Ｃ分離出力信号をディジタル信
号処理し出力の遅延を変化させても同じ効果が得られ
る。

【００３９】また、ドロップアウト補償信号発生回路は
輝度信号のみを発生させているが、これは１Ｈ前の信号
がクロマ位相で１８０゜異なっているためであり、ディ
ジタル信号処理にてクロマ周波数帯のみ位相を１８０゜
回転させる操作をドロップアウト補償信号発生回路で行
えば、ドロップアウト時も色信号まで補償できる様にな
る。

【００４０】さらに、本発明の一実施例では、特定値を
「０」としたが、例えば「２５５」を特定値とし、リミ
ッタの設定を「０」から「２５４」としても同様の効果
が得られる。

【００４１】また、ドロップアウト検出回路４４はピッ
クアップ４２の出力を入力しているが、映像信号復調回
路４３の出力を入力した場合でも、同様の効果を得られ
ることはいうまでもない。

【００４２】

【発明の効果】以上のように本発明は、コンポジット映
像信号が記録された記録担体の情報を検出し電気信号に
変換するピックアップと、ピックアップの出力よりコン
ポジット映像信号を復調する復調器と、ピックアップの
出力に欠落があることを検出するドロップアウト検出器
と、復調器の出力をディジタル情報に変換するＡ／Ｄ変
換器と、１水平走査時間に１度、正規コンポジット映像
信号に対するＡ／Ｄ変換器出力の時間軸変動を検出する
ジッタ検出手段と、ジッタ検出手段の出力に応じた書込
制御クロックを出力する書込手段と、ジッタ検出手段の
出力を次のジッタ検出時刻までホールドするホールド回
路と、ホールド回路出力とジッタ検出回路の出力を１次
内挿して全水平走査時間の時間軸変動を求める補間回路
と、補間回路の出力に応じた位相の読出制御クロックを
出力する可変位相発振器とからなるジッタ抑圧手段と、
Ａ／Ｄ変換器の出力を入力し、入力値があらかじめ設定
した特定値である時には代わりの近傍値を出力し、入力
値が特定値以外の時には入力値をそのまま出力するリミ
ッタと、リミッタの特定値と同じディジタル値を発生す
る固定値発生器と、ドロップアウト検出器がドロップア
ウトを検出していないときにリミッタの出力を出力し、
前記ドロップアウト検出器がドロップアウトを検出して
いるときに固定値発生器の出力を出力する第１のスイッ
チと、第１のスイッチ出力を、書込手段の出力する書込
制御クロックに従って指定されるアドレスに入力され、
ジッタ抑圧手段が出力する読出制御クロックに従って指
定されるアドレスから出力される可変遅延素子と、可変
遅延素子の出力がリミッタの特定値であることを判別す
ると置き換え信号を出力する判別器と、２入力の一方の
入力として可変遅延素子の出力を入力し、判別器が置き
換え信号を出力していないときはそのまま可変遅延素子
からの入力を出力し、判別器が置き換え信号を出力した
ときはもう一方の入力を出力する第２のスイッチと、第
２のスイッチの出力を入力し概ね映像信号の１水平走査
時間の遅延を与えて出力する遅延素子と、遅延素子の出
力よりドロップアウト時の補償信号を発生し、第２のス
イッチのもう一方の入力に出力する補償信号発生回路
と、遅延素子の入出力の両信号を入力して輝度信号と色
信号に分離するＹ／Ｃ分離回路とを具備することによ
り、ジッタ抑圧を可変遅延素子で行った後に、ドロップ
アウト補償とＹ／Ｃ分離を行う構成にしたため、１つの
１Ｈの遅延線及び１Ｈの可変遅延素子で、ドロップアウ
ト補償、ジッタ抑圧、Ｙ／Ｃ分離が行える安価ですぐれ
た映像信号再生装置を提供することができるものであ
る。

【図面の簡単な説明】

【図１】本発明の映像信号再生装置の一実施例の構成を
示すブロック図

【図２】同、ディジタル可変遅延素子の構成を示すブロ
ック図

【図３】同、Ａ／Ｄコンバータの変換特性を示す図

【図４】同、ディジタル可変素子のアドレスと補間回路
出力のタイミングを示す図

【図５】従来の映像信号再生装置の構成を示すブロック
図

【図６】同、ディジタル可変遅延素子の構成を示すブロ
ック図

【図７】同、ディジタル可変素子のアドレスと補間回路
出力のタイミングを示す図

【符号の説明】

４１ ビデオディスク ４２ ピックアップ ４３ 映像信号復調回路 ４４ ドロップアウト検出回路 ４５ Ａ／Ｄ変換器 ４６ リミッタ ４７ 固定値発生回路 ４８ 第１のスイッチ ４９ ディジタル可変遅延素子 ５０ 固定値判別回路 ５１ 第２のスイッチ ５２ ドロップアウト補償信号発生回路 ５３ ディジタル１Ｈ遅延素子 ５４ Ｙ／Ｃ分離回路 ５５ 水平同期分離回路 ５６ 基準同期発生回路 ５７ 第１の位相比較器 ５８ 第１のループフィルタ ５９ モータ駆動回路 ６０ スピンドルモータ ６１ カラーバースト分離回路 ６２ 基準カラーバースト発生回路 ６３ 第２の位相比較器 ６４ 第２のループフィルタ ６５ ＶＣＯ（電圧制御可変周波数発振回路） ６６ １Ｈラッチ ６７ 補間回路 ６８ 可変位相発振器 ６９ 第１のＤ／Ａ変換器 ７０ 第２のＤ／Ａ変換器 ７１ 第１の端子 ７２ 第２の端子

Claims (1)

【特許請求の範囲】
1. 【請求項１】 コンポジット映像信号が記録された記録
   担体の情報を検出し電気信号に変換するピックアップ
   と、前記ピックアップの出力よりコンポジット映像信号
   を復調する復調器と、前記ピックアップの出力に欠落が
   あることを検出するドロップアウト検出器と、前記復調
   器の出力をディジタル情報に変換するＡ／Ｄ変換器と、
   １水平走査時間に１度、正規コンポジット映像信号に対
   する前記Ａ／Ｄ変換器出力の時間軸変動を検出するジッ
   タ検出手段と、前記ジッタ検出手段の出力に応じた書込
   制御クロックを出力する書込手段と、 前記ジッタ検出手段の出力を次のジッタ検出時刻までホ
   ールドするホールド回路と、前記ホールド回路出力と前
   記ジッタ検出回路の出力を１次内挿して全水平走査時間
   の時間軸変動を求める補間回路と、前記補間回路の出力
   に応じた位相の読出制御クロックを出力する可変位相発
   振器とからなるジッタ抑圧手段と、 前記Ａ／Ｄ変換器の出力を入力し、入力値があらかじめ
   設定した特定値である時には代わりの近傍値を出力し、
   入力値が特定値以外の時には入力値をそのまま出力する
   リミッタと、前記リミッタの特定値と同じディジタル値
   を発生する固定値発生器と、前記ドロップアウト検出器
   がドロップアウトを検出していないときに前記リミッタ
   の出力を出力し、前記ドロップアウト検出器がドロップ
   アウトを検出しているときに前記固定値発生器の出力を
   出力する第１のスイッチと、前記第１のスイッチの出力
   が、前記書込手段の出力する書込制御クロックに従って
   指定されるアドレスに入力され、前記ジッタ抑圧手段が
   出力する読出制御クロックに従って指定されるアドレス
   から出力される可変遅延素子と、前記可変遅延素子の出
   力が前記リミッタの特定値であることを判別すると置き
   換え信号を出力する判別器と、 ２入力の一方の入力として前記可変遅延素子の出力を入
   力し、前記判別器が置き換え信号を出力していないとき
   はそのまま前記可変遅延素子からの入力を出力し、前記
   判別器が置き換え信号を出力したときはもう一方の入力
   を出力する第２のスイッチと、前記第２のスイッチの出
   力を入力し概ね前記映像信号の１水平走査時間の遅延を
   与えて出力する遅延素子と、前記遅延素子の出力よりド
   ロップアウト時の補償信号を発生し、前記第２のスイッ
   チのもう一方の入力に出力する補償信号発生回路と、前
   記遅延素子の入出力の両信号を入力して輝度信号と色信
   号に分離するＹ／Ｃ分離回路とを具備したことを特徴と
   する映像信号再生装置。