JPH08123696A - 複数osのシミュレーション方法 - Google Patents

複数osのシミュレーション方法

Info

Publication number
JPH08123696A
JPH08123696A JP25540794A JP25540794A JPH08123696A JP H08123696 A JPH08123696 A JP H08123696A JP 25540794 A JP25540794 A JP 25540794A JP 25540794 A JP25540794 A JP 25540794A JP H08123696 A JPH08123696 A JP H08123696A
Authority
JP
Japan
Prior art keywords
guest
host
machine
program
oss
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25540794A
Other languages
English (en)
Inventor
Shuichi Yamano
修一 山野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP25540794A priority Critical patent/JPH08123696A/ja
Publication of JPH08123696A publication Critical patent/JPH08123696A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】 【目的】 RISCマシン上でCISCマシン用のゲス
トOSのシミュレーションを行なうことができる複数O
Sのシミュレーション方法を提供すること。 【構成】 ホストOSを実行するホストマシンに入出力
制御バスを介して接続するゲストマシンのゲストOS用
ユーザプログラムのシミュレーションを行なう複数OS
のシミュレーション方法であって、ホストOS40上に
OS変換プログラム37を介してゲストOS36に変換
された命令によって動作するユーザプログラム33〜3
5を位置付け、ホストOS40上でOS変換プログラム
37を介してユーザプログラム38及び39のシミュレ
ーションを行なう様に構成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、複数OS(オペレーテ
ィング・システム)のシミュレーション方法に係り、特
に、ホストOSにより動作するホストマシンにOSの異
なるゲストマシンを接続して該ゲストマシンのゲストO
Sを実行することができる複数OSのシミュレーション
方法に関する。
【0002】
【従来の技術】一般に従来技術によるコンピュータシス
テムは、命令語とアドレシング・モードを多数備え、命
令のほとんどをマイクロプログラムで実行するコンピュ
ータのアーキテクチャ(architecture:ハードウェアの
仕組み)であるCISC(Complex Instruction Set Co
mputer)が採用されていたが、近年のコンピュータシス
テムにおいては、ハードウェアの高速技術として簡単で
基本的な命令のみを実行するコンピュータアーキテクチ
ャであるRISC(:Reduced Instruction SetCompute
r)が登場し注目を集めている。これらCISC及びR
ISCのアーキテクチャによるコンピュータは、そのア
ーキテクチャに応じて動作するOSが異なるものであ
る。
【0003】この様にコンピュータシステムは、そのハ
ードシステムに応じた各種のOSによって動作するもの
であり、例えばCISCによる旧OSで作成したユーザ
プログラムがあり、この旧OSによるプログラムをRI
SCによる新OSによる環境で動作することができかど
うかのシミュレーションを行なう必要が生じることがあ
る。例えば、金融機関等に納入されているコンピュータ
システムでは、納入済の旧OSで駆動するCISCによ
るホストマシン用に顧客(金融機関)が該金融機関特有
の処理用に作成した顧客プログラムがあり、例えばコン
ピュータシステムをRISCによる新OSのものに切替
える際、既成の顧客プログラムが新OS上で実行可能か
否かの確認をシミュレーションを行なうことが生じる。
【0004】従来技術による複数OSのシミュレーショ
ン方法としては、ソフトウェアでシミュレーションされ
るOS(本明細書ではゲストOSと呼ぶ)をデータとし
て取込み、このOSで発生する命令をシミュレーション
するOS(本明細書ではホストOSと呼ぶ)の命令に置
き換え、この置き換えた命令をホストOSで実行可能か
否かシミュレーションを行なうものや、特開昭61−1
67037号公報記載の如くシミュレーションを行なう
ホストコンピュータ側にゲストOS対応のマイクロプロ
グラムを用意し、該マイクロプログラムを切替えてゲス
トOSを実行するインテーグレーテッド型のハードウェ
アシミュレーション法が知られている。
【0005】
【発明が解決しようとする課題】前記従来技術によるハ
ードウェアシミュレーション法は、前記したRISCを
用いたコンピュータがハードウェアに依存するためにマ
イクロプログラムの切替によるシミュレーションを行な
うことが困難であると言う不具合があった。
【0006】本発明の目的は、前記従来技術による不具
合を除去することであり、RISCマシン上で従来のア
ーキテクチャであるCISCマシン用のゲストOSのシ
ミュレーションを行なうことができる複数OSのシミュ
レーション方法を提供することである。
【0007】
【課題を解決するための手段】前記目的を達成するため
本発明は、ホストOSを実行するホストマシンに入出力
制御バスを介して接続するゲストマシンのゲストOS用
ユーザプログラムのシミュレーションを行なう複数OS
のシミュレーション方法であって、ゲストマシンが入出
力制御バスを介して入力したホストOSをゲストOSに
変換し、該変換したゲストOSを用いてゲストOS用ユ
ーザプログラムを実行することによりユーザプログラム
のシミュレーションを行なうことを特徴とする。
【0008】
【作用】前記特徴による複数OSのシミュレーション方
法は、ゲストマシンが、ホストマシンのホストOSをゲ
ストOSに変換してユーザプログラムを実行することに
よって、ホストマシンのホストOS及びハード構成を代
えることなく、異なるOSのゲストマシン用のユーザプ
ログラムをシミュレーションすることができる。
【0009】
【実施例】以下、本発明の一実施例による複数OSのシ
ミュレーション方法を図面を参照して詳細に説明する。
図1は本実施例による複数OSのシミュレーション方法
を行なうためのホストマシン及びゲストマシンを示す
図、図2は図1に示したコンピュータシステムにおける
OS及びアプリケーションソフトの関係を説明するため
の図である。
【0010】まず本実施例によるコンピュータシステム
は、図1に示す如く、シミュレーションを行なうホスト
マシン100と、該ホストマシン100にシミュレーシ
ョンされる側のゲストOSを含み、ホストマシン100
の入出力バス16にバス接続されたゲストマシン17と
によって構成され、該ホストマシン100は、RISC
のアーキテクチャによって構成され、ホストOSにより
動作するCPU11と、該CPU11との間でプログラ
ム等を高速にやり取りするためのキャシャメモリ12
と、前記CPU11を駆動するためのホストOS及びゲ
ストOSをホストOSに変換するOS変換プログラム等
を記憶するメインメモリ15と、これら回路間を接続す
るバス制御部14と、前記各回路間及びゲストマシン1
7間とのプログラム転送等を制御するバス制御部14
と、入出力バス16を介して外部とプログラム及びデー
タを転送する入出力バス16とを含み、ゲストマシン1
7は、CISCによるアーキテクチャによって構成さ
れ、ゲストOSによって動作するCPU20と、該CP
U20を制御するマイクロプログラムを格納する制御メ
モリ19と、前記ゲストOS及び例えば前述した顧客に
よるゲストOSによる顧客プログラム他を記憶するメイ
ンメモリ21と、前記ホストマシン100の入出力バス
16をゲストマシン17内のバスに変換するバス変換部
18とを備える。
【0011】このように構成したコンピュータステムに
おいて、ゲストマシン17に搭載したゲストOSによる
顧客プログラムをホストマシン100に接続してシミュ
レーションする場合、ホストマシン100は、バス制御
部14を介してゲストマシン17のメインメモリ21に
前記OS変換プログラムを転送した後にゲストマシン1
7を起動し、起動されたゲストマシン17はホストマシ
ン100からのバス変換部18を介した入出力制御命令
を前記OS変換プログラムによりゲストOSに変換する
様に設定し、ゲストマシン17があたかもホストマシン
100の1つの入出力装置の如く設定する。
【0012】即ち、本実施例によるコンピュータステム
によるソフトウェア構成は、図2に示す如く、ホストO
S40上に位置付けられるホスト用のユーザプログラム
38及び39と、OS変換プログラム37を介してゲス
トOS36に変換された命令によって動作する様に位置
付けられた顧客プログラム等のユーザプログラム33〜
35とを構成し、ホストOS40上でOS変換プログラ
ム37を介してゲストOS36によりユーザプログラム
38及び39のシミュレーションを行なう様に構成す
る。これによって前記ゲスト用のユーザプログラム33
〜35及びゲストOS36の範囲32は、ゲストマシン
17上であたかもホストマシン100上で動作する如く
制御され、ホストOS40からみれば、ゲストOS36
上のユーザプログラム33〜35を上位の1つのユーザ
プログラムとして認識される。
【0013】この様に構成することによって本実施例に
よるコンピュータシステムは、ゲストマシン17が、ホ
ストマシン100のホストOSをゲストOSに変換して
ユーザプログラム33〜35を実行することによって、
ホストマシンのホストOS及びハード構成を代えること
なく、異なるOSのゲストマシン用のユーザプログラム
をシミュレーションすることができる。具体的には、C
ISCアーキテクチャによるコンピュータにより作成し
たユーザプログラムをRISCアーキテクチャによるコ
ンピュータを用いてOS及びハード構成を変更するな
く、シミュレーションすることができる。
【0014】
【発明の効果】以上述べた如く本発明は、ゲストマシン
が入出力制御バスを介して入力したホストOSをゲスト
OSに変換し、該変換したゲストOSを用いてゲストO
S用ユーザプログラムを実行することによりホストマシ
ンのホストOS及びハード構成を代えることなく、異な
るOSのゲストマシン用のユーザプログラムをシミュレ
ーションすることができる。
【図面の簡単な説明】
【図1】本発明による複数OSのシミュレーション方法
が適用されるコンピュータシステム示す図。
【図2】図1に示したコンピュータシステムにおけるO
S及びアプリケーションソフトの関係を説明するための
図。
【符号の説明】
11:CPU,12:キャシュメモリ,13:バス,1
4:バス制御部,15:メインメモリ,16:入出力制
御バス,17:ゲストマシン,18:バス制御部,1
9:制御メモリ,20:CPU,21:メインメモリ,
33〜35:ゲストマシン用のユーザプログラム,3
6:ゲストOS,37:OS変換プログラム,38〜3
9:ホストマシン用のユーザプログラム,40:ホスト
OS。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 ホストOSを実行するホストマシンに入
    出力制御バスを介して接続するゲストマシンのゲストO
    S用ユーザプログラムのシミュレーションを行なう複数
    OSのシミュレーション方法であって、ゲストマシンが
    入出力制御バスを介して入力したホストOSをゲストO
    Sに変換し、該変換したゲストOSを用いてゲストOS
    用ユーザプログラムを実行することによりユーザプログ
    ラムのシミュレーションを行なうことを特徴とする複数
    OSのシミュレーション方法。
JP25540794A 1994-10-20 1994-10-20 複数osのシミュレーション方法 Pending JPH08123696A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25540794A JPH08123696A (ja) 1994-10-20 1994-10-20 複数osのシミュレーション方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25540794A JPH08123696A (ja) 1994-10-20 1994-10-20 複数osのシミュレーション方法

Publications (1)

Publication Number Publication Date
JPH08123696A true JPH08123696A (ja) 1996-05-17

Family

ID=17278342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25540794A Pending JPH08123696A (ja) 1994-10-20 1994-10-20 複数osのシミュレーション方法

Country Status (1)

Country Link
JP (1) JPH08123696A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011005864A (ja) * 2010-07-26 2011-01-13 Canon Inc 画像形成装置、管理方法、管理プログラム
US8126349B2 (en) 2002-05-17 2012-02-28 Canon Kabushiki Kaisha Image forming apparatus, control method, and control program

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8126349B2 (en) 2002-05-17 2012-02-28 Canon Kabushiki Kaisha Image forming apparatus, control method, and control program
US8275282B2 (en) 2002-05-17 2012-09-25 Canon Kabushiki Kaisha Image forming apparatus, control method, and control program
US8503899B2 (en) 2002-05-17 2013-08-06 Canon Kabushiki Kaisha Image forming apparatus, control method, and control program
US8543027B2 (en) 2002-05-17 2013-09-24 Canon Kabushiki Kaisha Image forming apparatus, control method, and control program
US8744299B2 (en) 2002-05-17 2014-06-03 Canon Kabushiki Kaisha Image forming apparatus, control method, and control program
JP2011005864A (ja) * 2010-07-26 2011-01-13 Canon Inc 画像形成装置、管理方法、管理プログラム

Similar Documents

Publication Publication Date Title
US20100186012A1 (en) Virtual machine system and virtual machine control method
US6272618B1 (en) System and method for handling interrupts in a multi-processor computer
JPS6258341A (ja) 入出力割込処理方式
US5404477A (en) Extended memory address conversion and data transfer control system
JP2866588B2 (ja) 処理プロセス間で制御の移転を行うシステムおよび方法
JPH04149658A (ja) 情報処理装置
JPS62151938A (ja) 命令処理方式
JPH04227547A (ja) 情報処理装置
CN121116503B (zh) 用于数字仿真的中央处理器运行加速方法及系统
JP3394834B2 (ja) マルチプロセッサシステムを構成する装置のデバッグ方式
JP2802109B2 (ja) メモリアクセス制御方式
JPH06324861A (ja) Cpu制御システム及び制御方法
JP2522162B2 (ja) 仮想計算機システムにおける端末共用制御方式
JPS6225334A (ja) 命令処理方式
JP2767587B2 (ja) ローカル端末シミュレータ
JP2972213B2 (ja) 情報処理装置
JPS62120542A (ja) 情報処理装置
JPH07129419A (ja) 仮想計算機システム
JP2908337B2 (ja) マルチプロセス対応vhdlシミュレーション実行システム
JPS58200363A (ja) 仮想システムの入出力制御方式
JPS61240333A (ja) 入出力割込処理方式
JPH0668728B2 (ja) 仮想計算機システム
JPH01185731A (ja) 情報処理装置
JP2000035939A (ja) インテリジェント型pcアドインボード
JPH0444146A (ja) 入出力制御装置のエミュレート処理方式