JPH08123722A

JPH08123722A - 情報処理システムにおける記憶制御方法および記憶制御装置

Info

Publication number: JPH08123722A
Application number: JP6260720A
Authority: JP
Inventors: Masatoshi Sugino; 正敏杉野; Yukihiko Kitano; 之彦北野; Naozumi Aoki; 直純青木
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1994-10-25
Filing date: 1994-10-25
Publication date: 1996-05-17
Anticipated expiration: 2017-02-25
Also published as: JP3260566B2

Abstract

(57)【要約】（修正有）【目的】データアクセスの高速化を目的としてストアイ
ン方式のバッファストレイジをそなえた情報処理システ
ムでの記憶制御方法および記憶制御装置に関し、外部装
置からのストア要求を無駄に待機させることなく実行可
能にし、ストア性能の低下を抑止し処理速度の向上をは
かる。【構成】外部装置１４から記憶装置１１に対する書込要
求を受けた時点で、書込要求対象となる記憶装置１１の
データ部分がバッファストレイジ１３に保持されている
場合、バッファストレイジ１３の該当データ部分を読み
出して記憶装置１１に書き込むためのムーブアウト要求
を、バッファストレイジ１３に対して発行するのと並行
して、外部装置１４からの書込要求に伴う書込データを
記憶装置１１に書き込むように構成する。

Description

【発明の詳細な説明】

【０００１】（目次）産業上の利用分野従来の技術（図１２〜図１４）発明が解決しようとする課題（図１２〜図１４）課題を解決するための手段（図１）作用（図１）実施例（図２〜図１１）発明の効果

【０００２】

【産業上の利用分野】本発明は、データアクセスの高速
化を目的としてストアイン方式のバッファストレイジを
そなえた情報処理システムにおいて用いられる記憶制御
方法および記憶制御装置に関し、特に、外部装置からの
ストア要求（書込要求）に対応した書込制御について改
善をはかった方法および装置に関する。

【０００３】

【従来の技術】近年の情報処理システムでは、高速化の
要求に伴い、図１２に示すように、処理装置（ＣＰＵ）
１と記憶装置（ＭＳＵ）５との間にバッファストレイジ
１０を装備することが一般的になっている。つまり、処
理装置１が使用する記憶装置５内のデータのうち使用頻
度の高いと判断される一部のデータをバッファストレイ
ジと呼ばれる高速かつ小容量のメモリに格納することに
より、処理装置１からの実効的なアクセス時間を短縮し
て、情報処理システム全体の性能を向上させている。な
お、図１２では、バッファストレイジ１０が処理装置１
内にそなえられている場合が図示されるとともに、後述
するごとく特に外部装置３から記憶装置５に対してスト
ア要求（書込要求）を行なう信号系が図示されている。

【０００４】一般に、バッファストレイジ１０では、内
部をブロックと呼ばれる数十から数百バイトの単位に区
切り、記憶装置５のデータとの対応づけをブロック単位
で行なっている。そして、バッファストレイジ１０に
は、ブロックに分割されたデータを保持するデータ部１
０ａと、タグ部（ＴＡＧ１）１０ｂとがそなえられてい
る。タグ部１０ｂは、データ部１０ａにおける各ブロッ
クに１対１に対応したエントリを格納するメモリで、こ
のタグ部１０ｂの各エントリの中に、対応するブロック
の記憶装置５上のアドレスを格納している。

【０００５】処理装置１でデータ要求が発生すると、ま
ずバッファストレイジ１０のタグ部１０ｂを参照し、要
求されたデータのアドレスがタグ部１０ｂのいずれかの
エントリに格納されていれば、要求されたデータがバッ
ファストレイジ（データ部）１ａに存在すると判断し
て、対応するブロック内のデータを処理装置１へ送出す
る。もし、要求されたデータのアドレスがタグ部１０ｂ
に格納されていなければ、そのデータが存在しないと判
断して、要求されたデータを記憶装置５からバッファス
トレイジ１０にムーブインする。

【０００６】なお、図１２において、２はチャネル処理
装置（ＣＨＰ）、３は外部装置（チャネル装置；Ｃ
Ｈ）、４は記憶制御装置（ＭＣＵ）で、チャネル処理装
置２は、外部装置３を接続されるとともに、記憶制御装
置４を介して記憶装置５に接続され、外部装置３から記
憶装置５に対するフェッチ（読出）／ストア要求を受け
た場合に、記憶制御装置４に対してその要求を発行する
ようになっている。

【０００７】記憶制御装置４は、処理装置１やチャネル
処理装置２と記憶装置５との間のデータのやり取りを制
御するもので、タグ複写部（ＴＡＧ２）４ａ，セレクタ
４ｂおよび書込制御回路４ｃを有して構成されている。
ここで、タグ複写部４ａは、バッファストレイジ１０に
おけるタグ部１０ｂの写しを保持するものであり、セレ
クタ４ｂは、処理装置１からのストアデータと外部装置
３（チャネル処理装置２）からのストアデータとのいず
れか一方を選択して記憶装置５へ出力するものである。

【０００８】また、書込制御回路４ｃは、外部装置３か
ら記憶装置５に対する書込（ストア）を制御するための
もので、セレクタ４ｂによるデータ選択状態を切換制御
したり、ストアデータのサイズに応じて後述するような
書込抑止信号を記憶装置５に対して出力したりする機能
のほか、ストアアドレスがタグ複写部４ａに存在した場
合（ヒット）に、処理装置１に対してバッファストレイ
ジ１０におけるデータのムーブアウト要求を発行する機
能も有している。

【０００９】ところで、処理装置１における半導体の高
速化に比べ記憶素子の高速化は進んでおらず、記憶素子
の開発については高速化よりも大容量化の方向へ進んで
いる。このため、処理装置１による書込動作を、バッフ
ァストレイジ１０のみならず、毎回、記憶装置５に対し
ても行なうストアスルー方式を適用した場合、記憶装置
５と処理装置１との間の処理速度差をフェッチでしか吸
収できず問題になってきている。従って、近年、処理装
置１による書込動作をバッファストレイジ１０で完了す
るストアイン方式を適用する場合が多くなっている。

【００１０】このようなストアイン方式のバッファスト
レイジ１０では、最新のデータが記憶装置５上に存在せ
ずバッファストレイジ１０に存在することがあるため、
バッファストレイジ１０内の最新のデータをバッファス
トレイジ１０から記憶装置５へ読み出すムーブアウト処
理を行なった後でなければ、記憶装置５に対して処理を
行なうことができない。

【００１１】ストアイン方式のバッファストレイジ１０
を使用した場合、バッファストレイジ１０と記憶装置５
との間のデータのやり取りはバッファストレイジ１０の
ブロックサイズで行なわれることが多いため、記憶装置
５の物量削減のために、記憶装置５のフェッチ／ストア
もこのブロックサイズで行なわれることが多い。しか
し、外部装置３のようにバッファストレイジ１０をもた
ない装置からのフェッチ／ストア要求は、ブロックサイ
ズで要求される訳ではないので、ブロックサイズよりも
少ないデータ量のフェッチ／ストアも処理できるように
制御する必要がある。

【００１２】記憶装置５からブロックサイズ分のデータ
をフェッチする場合には、必要なデータだけをフェッチ
して要求装置に転送すればよいが、ブロックサイズより
も少ないデータを記憶装置５にストアするためには、ス
トア要求されたデータ分のストアを行なった後、記憶制
御装置４の書込制御回路４ｃから記憶装置５に書込抑止
信号を送って、ブロックサイズの残りのデータが記憶装
置５にストアされるのを抑止している。

【００１３】また、ストアイン方式のバッファストレイ
ジ１０では、前述したように最新データがバッファスト
レイジ１０に保持されている場合があるので、記憶装置
５にストアを行なう前に、バッファストレイジ１０内の
データを記憶装置５にムーブアウトした後に、記憶装置
５に対してストアを行なう必要がある。このような動作
を制御する記憶制御装置４の処理動作について図１３
（フローチャート）および図１４（タイムチャート）に
より説明する。

【００１４】ここでは、前述したブロックサイズが６４
バイトであり、チャネル処理装置２（外部装置３）から
記憶制御装置４に対して３２バイト分のデータのストア
要求があった場合（図１３のステップＡ１，図１４のタ
イミングＴ１参照）について説明する。まず、チャネル
処理装置２からのストアアドレス（タグ）のプライオリ
ティが選択され（図１４のタイミングＴ２参照）、タグ
複写部４ａに保持されるタグの中にそのストアアドレス
と一致するものが存在した場合（ＴＡＧ２ヒット；図１
３のステップＡ２でＹＥＳ判定の場合，図１４のタイミ
ングＴ３参照）、バッファストレイジ１０におけるデー
タのムーブアウト要求を記憶制御装置４から処理装置１
に対して発行する（図１３のステップＡ３，図１４のタ
イミングＴ４参照）。

【００１５】書込制御回路４ｃからのムーブアウト要求
に応じて、バッファストレイジ１０のタグ部１０ｂにお
ける対応アドレスの更新フラグＣを参照し、この更新フ
ラグＣが有効でデータ部１０ａに最新のデータが格納さ
れていると判断された場合には、ムーブアウト要求を処
理装置１から記憶制御装置４に対して発行する（図１４
のタイミングＴ５参照）。なお、更新フラグＣが無効で
データ部１０ａに最新のデータが格納されていない場合
には、ムーブアウトが無いことを示す要求を処理装置１
から記憶制御装置４に対して発行する。

【００１６】この処理装置１からのムーブアウト要求に
応じてバッファストレイジ１０からムーブアウトされる
データのアドレス（タグ）のプライオリティが選択され
ると（図１４のタイミングＴ６参照）、ムーブアウトデ
ータのストア要求を記憶制御装置４から記憶装置５に対
して発行し（図１４のタイミングＴ７参照）、記憶装置
５内でムーブアウトデータのストアを実行する（図１３
のステップＡ４，図１４のタイミングＴ８参照）。

【００１７】処理装置１からのムーブアウトデータを記
憶装置５内にストアし終えると、チャネル処理装置２か
らのストアアドレス（タグ）のプライオリティが、スト
アデータを記憶装置５にストアするために再度選択され
（図１４のタイミングＴ９参照）、３２バイト分のデー
タのストア要求を、記憶制御装置４から記憶装置５に対
して発行し（図１４のタイミングＴ１０参照）、記憶装
置５内で３２バイト分のデータのストアを実行する（図
１３のステップＡ５，図１４のタイミングＴ１１参
照）。

【００１８】このとき、ブロックサイズが６４バイトで
あるのに対してストアデータのサイズが３２バイトであ
るので、前述したように、３２バイト分のデータのスト
アを行なった後、書込制御回路４ｃから記憶装置５に書
込抑止信号を送って、ブロックサイズの残りの３２バイ
ト分のデータが記憶装置５にストアされるのを抑止して
いる。

【００１９】このようにして、３２バイト分のデータを
記憶装置５にストアし終えると、記憶制御装置４からチ
ャネル処理装置２へストア完了通知を発行して送信する
（図１３のステップＡ６，図１４のタイミングＴ１２参
照）。なお、処理装置１から記憶制御装置４に対して、
ムーブアウトが無いことを示す要求が発行された場合に
は、図１４のタイミングＴ５の次にタイミングＴ９（チ
ャネル処理装置２からのストアアドレスのプライオリテ
ィ選択）に移行し、上述と同様の処理を行なう。

【００２０】また、タグ複写部４ａに保持されるタグの
中にそのストアアドレスと一致するものが存在しない場
合（ＴＡＧ２ミスヒット；図１３のステップＡ２でＮＯ
判定の場合）には、直ちに図１３のステップＡ５に移行
し、３２バイト分のデータのストア要求を、記憶制御装
置４から記憶装置５に対して発行し、記憶装置５内で３
２バイト分のデータのストアを実行する。このときも、
３２バイト分のストアデータ以外の部分については、書
込抑止信号を記憶装置５に送ることにより、書込を抑止
している。

【００２１】

【発明が解決しようとする課題】図１２〜図１４により
上述した従来の記憶制御手順（ストア制御手順）では、
外部装置３からのストア処理の完了時間は、タイミング
Ｔ４〜Ｔ８でバッファストレイジ１０から記憶装置５に
対するムーブアウト処理を行なってから、タイミングＴ
９〜Ｔ１１で外部装置３からのストアデータを記憶装置
５にストアするため、ストアスルー方式を採用する場合
よりもストアイン方式を採用する方が書込処理に時間を
要する場合があり、外部装置３からの書込性能が大きく
低下するなどの課題があった。

【００２２】本発明は、このような課題に鑑み創案され
たもので、ストアイン方式のバッファストレイジをそな
える場合に、外部装置からの書込要求を無駄に待機させ
ることなく実行できるようにして、外部装置からの書込
性能の低下を抑止し処理速度の向上をはかった、情報処
理システムにおける記憶制御方法および記憶制御装置を
提供することを目的とする。

【００２３】

【課題を解決するための手段】図１は本発明の原理ブロ
ック図で、この図１において、１１はデータを記憶する
記憶装置、１２は記憶装置１１のデータに基づいて動作
する処理装置、１３はバッファストレイジで、このバッ
ファストレイジ１３は、処理装置１２が使用しうる記憶
装置１１のデータの一部の写しを保持するデータ部１３
ａと、このデータ部１３ａに保持されるデータのアドレ
スを含むタグ情報を保持するタグ部１３ｂとから構成さ
れている。

【００２４】また、１４は本発明の情報処理システムに
接続される外部装置、１５は記憶装置１１とバッファス
トレイジ１３および外部装置１４との間のデータ転送を
ストアイン方式で制御する記憶制御装置である。この記
憶制御装置１５には、タグ複写部１６，ムーブアウト要
求発行部１７および書込制御部１８がそなえられてい
る。

【００２５】ここで、タグ複写部１６は、バッファスト
レイジ１３のタグ部１３ｂの一部または全部の写しを保
持するものであり、ムーブアウト要求発行部１７は、バ
ッファストレイジ１３のデータ部１３ａにおけるデータ
を読み出して記憶装置１１に書き込むためのムーブアウ
ト要求を、バッファストレイジ１３に対して発行するも
のであり、書込制御部１８は、記憶装置１１へのデータ
の書込を制御するものである。

【００２６】そして、本発明においては、外部装置１４
から記憶装置１１に対する書込要求を受けた時点でその
書込要求の対象となるデータのアドレスを含むタグ情報
がタグ複写部１６に保持されている場合、ムーブアウト
要求発行部１７が、当該タグ情報に対応するデータ部分
をバッファストレイジ１３から読み出して記憶装置１１
に書き込むためのムーブアウト要求を、バッファストレ
イジ１３に対して発行するのと並行して、書込制御部１
８が、外部装置１４からの書込要求に伴う書込データを
記憶装置１１に書き込むようになっている（請求項１，
９）。

【００２７】なお、記憶装置１１，処理装置１２および
バッファストレイジ１３の相互間の読出処理／書込処理
を予め定められた特定ブロック長のデータブロック単位
で行なう場合に、外部装置１４からの書込要求に伴う書
込データのデータ長が特定ブロック長よりも短い時に
は、書込制御部１８が、外部装置１４からの書込データ
のみを記憶装置１１に書き込むとともに、ムーブアウト
要求発行部１７により発行されたムーブアウト要求に応
じてバッファストレイジ１３から読み出されたムーブア
ウトデータのうち、外部装置１４からの書込データ以外
の部分のみを記憶装置１１に書き込むようにする（請求
項２，１０）。

【００２８】また、外部装置１４からの書込要求に応じ
てムーブアウト要求発行部１７によりムーブアウト要求
が発行された場合にその旨を示す情報を設定される情報
設定部と、記憶装置１１へのデータの書込を抑止するた
めの書込抑止信号を記憶装置１１に対して出力する書込
抑止指示部とをそなえてもよい。このとき、書込制御部
１８が外部装置１４からの書込データを特定ブロック長
のデータブロック単位で記憶装置１１に書き込む際に
は、書込抑止指示部が、記憶装置１１に対して書込抑止
信号を出力し、特定ブロック長のデータブロックのうち
外部装置１４からの書込データ以外の部分が記憶装置１
１に書き込まれるのを抑止する。そして、書込制御部１
８がバッファストレイジ１３からのムーブアウトデータ
を記憶装置１１に書き込む際には、当該ムーブアウトデ
ータが外部装置１４からの書込要求に応じたものである
旨が情報設定部に設定されている場合、書込抑止指示部
が、記憶装置１１に対して書込抑止信号を出力し、前記
特定ブロック長のムーブアウトデータのうち外部装置１
４からの書込データに対応する部分が記憶装置１１に書
き込まれるのを抑止する（請求項３，１１）。

【００２９】さらに、バッファストレイジ１３からのム
ーブアウト順序を制御するムーブアウト順序制御部をそ
なえ、外部装置１４からの書込データのデータ長が特定
ブロック長の半分である場合、ムーブアウト順序制御部
が、バッファストレイジ１３からのムーブアウト順序を
制御し、外部装置１４からの書込データを記憶装置１１
に書き込む際の書込抑止指示部からの書込抑止信号の出
力タイミングと、バッファストレイジ１３からのムーブ
アウトデータを記憶装置１１に書き込む際の書込抑止指
示部からの書込抑止信号の出力タイミングとを同一にす
ることもできる（請求項４，１２）。

【００３０】また、バッファストレイジ１３におけるム
ーブアウト対象データが更新されている場合のみバッフ
ァストレイジ１３からのムーブアウトが行なわれるよう
に構成してもよい（請求項５，１３）。この場合、バッ
ファストレイジ１３からムーブアウトデータを受ける
と、書込制御部１８が、外部装置１４からの書込データ
部分と、バッファストレイジ１３からのムーブアウトデ
ータのうち外部装置１４からの書込データに対応しない
部分とを組み合わせて記憶装置１１に書き込んでもよい
（請求項６，１４）。また、バッファストレイジ１３か
らのムーブアウトが行なわれなかった場合、書込抑止指
示部が、記憶装置１１に対して書込抑止信号を出力して
特定ブロック長のデータブロックのうち外部装置１４か
らの書込データ以外の部分が記憶装置１１に書き込まれ
るのを抑止しながら、書込制御部１８が、外部装置１４
からの書込データを記憶装置１１に書き込む（請求項
７，１５）。

【００３１】一方、バッファストレイジ１３におけるム
ーブアウト対象データの更新／未更新に係わらず、バッ
ファストレイジ１３からのムーブアウトを行ない、書込
制御部１８が、常に、外部装置１４からの書込データ部
分と、バッファストレイジ１３からのムーブアウトデー
タのうち外部装置１４からの書込データに対応しない部
分とを組み合わせて記憶装置１１に書き込むように構成
してもよい（請求項８，１６）。

【００３２】

【作用】図１により上述した本発明の情報処理システム
における記憶制御装置１５では、外部装置１４から記憶
装置１１に対する書込要求を受けた時点で、その書込要
求の対象となるデータのアドレスを含むタグ情報がタグ
複写部１６に保持されている場合、つまり、書込要求対
象のデータ部分がバッファストレイジ１３に保持されて
いる場合、ムーブアウト要求発行部１７により、該当デ
ータ部分についてのムーブアウト要求がバッファストレ
イジ１３に対して発行される。また、これに並行して、
書込制御部１８により、外部装置１４からの書込データ
が記憶装置１１に書き込まれる。従って、外部装置１４
からの書込要求を無駄に待機させることなく実行するこ
とができる（請求項１，９）。

【００３３】なお、外部装置１４から特定ブロック長よ
りも短いデータの書込が要求された時には、書込制御部
１８により、外部装置１４からの書込データのみが記憶
装置１１に書き込まれるとともに、ムーブアウトデータ
のうち外部装置１４からの書込データ以外の部分のみが
記憶装置１に書き込まれる。これにより、外部装置１４
からの書込データを壊すことなくムーブアウトデータを
記憶装置１１に書き込むことができる（請求項２，１
０）。

【００３４】このとき、書込抑止指示部から記憶装置１
１に対し書込抑止信号を出力して、特定ブロック長のデ
ータブロックのうち外部装置１４からの書込データ以外
の部分の記憶装置１１への書込を抑止することで、書込
制御部１８により外部装置１４からの書込データのみを
記憶装置１１に書き込むことができる。また、情報設定
部を参照してムーブアウトデータが外部装置１４からの
書込要求に応じたものであると判断した場合には、同様
に、書込抑止指示部から記憶装置１１に対し書込抑止信
号を出力して、特定ブロック長のムーブアウトデータの
うち外部装置１４からの書込データに対応するデータ部
分の記憶装置１１への書込を抑止することで、書込制御
部１８によりムーブアウトデータを記憶装置１１に書き
込むことができる（請求項３，１１）。

【００３５】さらに、外部装置１４から特定ブロック長
の半分の大きさのデータの書込が要求された時には、ム
ーブアウト順序制御部により、バッファストレイジ１３
からのムーブアウト順序を制御することで、外部装置１
４からの書込データの書込時の書込抑止信号の出力タイ
ミングと、ムーブアウトデータの書込時の書込抑止信号
の出力タイミングとを同一化でき、書込抑止指示部によ
る書込抑止信号の出力制御を外部書込要求とムーブアウ
トで共通化することができる（請求項４，１２）。

【００３６】また、バッファストレイジ１３におけるム
ーブアウト対象データが未更新であれば、同じデータが
記憶装置１１にも保持されていることになるので、対象
データが更新されている場合のみムーブアウトを行なう
ことにより、ムーブアウト処理を簡略化することができ
る（請求項５，１３）。この場合、記憶制御装置１５側
でバッファストレイジ１３からムーブアウトデータを受
けると、書込制御部１８により、外部装置１４からの書
込データ部分とムーブアウトデータのうち外部装置１４
からの書込データに対応しない部分とを組み合わせて記
憶装置１１に書き込むことで、外部装置１４からの書込
データとムーブアウトデータとを一つのデータブロック
として記憶装置１１に書き込むことができる（請求項
６，１４）。

【００３７】ただし、ムーブアウトが行なわれなかった
場合には、前述と同様、書込抑止指示部からの書込抑止
信号により、特定ブロック長のデータブロックのうち外
部装置１４からの書込データ以外の部分の記憶装置１１
への書込を抑止することで、書込制御部１８により、外
部装置１４からの書込データのみを記憶装置１１に書き
込むことができる（請求項７，１５）。

【００３８】一方、バッファストレイジ１３におけるム
ーブアウト対象データの更新／未更新に係わらずムーブ
アウトを行ない、書込制御部１８により、常に、外部装
置１４からの書込データ部分とムーブアウトデータのう
ち外部装置１４からの書込データに対応しない部分とを
組み合わせて記憶装置１１に書き込むことで、外部装置
１４からの書込データとムーブアウトデータとを一つの
データブロックとして記憶装置１１に書き込むことがで
きる（請求項８，１６）。

【００３９】

【実施例】以下、図面を参照して本発明の実施例を説明
する。図２は本発明の一実施例を示すブロック図であ
り、この図２において、２１は情報処理装置（ＣＰＵ；
Central Processing Unit)、２２はチャネル処理装置
（ＣＨＰ；CHannel Processor)、２３は外部装置（Ｃ
Ｈ;CHannel unit)、２４は記憶制御装置（ＭＣＵ；Main
storage Control Unit)、２５は記憶装置（ＭＳＵ；Ma
in Storage Unit)である。

【００４０】ここで、情報処理装置２１には、ストアイ
ン方式で制御されるバッファストレイジ３０がそなえら
れている。このバッファストレイジ３０は、図１２によ
り前述したものと同様、ブロックに分割されたデータ
（情報処理装置２１が使用しうる記憶装置２５のデータ
の一部の写し）を保持するデータ部３０ａと、このデー
タ部３０ａに保持されるデータのアドレスを含むタグ情
報を保持するタグ部（ＴＡＧ１）３０ｂとを有して構成
されている。

【００４１】タグ部３０ｂは、データ部３０ａにおける
各ブロックに１対１に対応したエントリを格納するメモ
リで、このタグ部３０ｂの各エントリの中に、図３に示
すように、対応するブロックの記憶装置２５上のアドレ
スが格納されるとともに、当該エントリが有効（データ
部３０ａにデータが格納されている状態）であるか否か
を示すＶ（Valid)フラグと、データ部３０ａに格納され
たデータに対して情報処理装置２１により変更が施され
ているか否かを示すＣ(Change)フラグとが格納されてい
る。

【００４２】なお、図２では、バッファストレイジ３０
が情報処理装置２１内にそなえられている場合が図示さ
れるとともに、後述するごとく特に外部装置２３から記
憶装置２５に対してストア要求を行なう信号系のみが図
示されている。また、情報処理装置２１には、レジスタ
２１ａ〜２１ｄがそなえられている。レジスタ２１ａ
は、記憶制御装置２４からのムーブアウト要求アドレス
（データブロックの代表アドレス）がセットされるもの
であり、レジスタ２１ｂは、バッファストレイジ３０か
らムーブアウトされるデータブロックの代表アドレスが
セットされるものであり、レジスタ２１ｃは、バッファ
ストレイジ３０からムーブアウトされるデータブロック
がセットされるものである。

【００４３】そして、レジスタ２１ｄは、１ビットまた
は複数ビットからなり情報設定部として機能するもの
で、記憶制御装置２４からのムーブアウト要求に応じて
情報処理装置２１から記憶制御装置２４へ送られるムー
ブアウトデータが、後述する通常のムーブアウト要求に
よるものか、あるいは、外部装置２３からの書込要求に
応じて発行されたムーブアウト要求によるものかが要求
種別としてセットされるものである。

【００４４】一方、チャネル処理装置２２は、外部装置
２３を接続されるとともに、記憶制御装置２４を介して
記憶装置２５に接続され、外部装置２３から記憶装置２
５に対するフェッチ／ストア要求を受けた場合に、記憶
制御装置２４に対してその要求を発行するもので、スト
ア要求系として、外部装置２３からのストア要求アドレ
スがセットされるレジスタ２２ａと、外部装置２３から
のストア要求データがセットされるレジスタ２２ｂとを
有している。

【００４５】また、記憶装置２５は、各種データを記憶
するメモリ部２５ａのほか、レジスタ２５ｂ〜２５ｄを
有して構成されている。レジスタ２５ｂは、メモリ部２
５ａへのストアデータのアドレスがセットされるもので
あり、レジスタ２５ｃは、メモリ部２５ａへのストアデ
ータがセットされるものであり、レジスタ２５ｄは、記
憶制御装置２４からの書込抑止信号をセットされるレジ
スタである。

【００４６】そして、本実施例の記憶制御装置２４は、
記憶装置２５と情報処理装置２１およびチャネル処理装
置２２（外部装置２３）との間のデータ転送をストアイ
ン方式で制御するもので、タグ複写部（ＴＡＧ２）２４
ａ，データ選択回路２４ｂ，書込制御回路２４ｃ，ムー
ブアウト制御部２４ｄ，タグプライオリティ部２４ｇの
ほか、レジスタ２４ｅ，２４ｆ，２４ｈ，２４ｉ，２４
ｎ，２４ｐやムーブアウトデータバッファ２４ｊ，スト
アデータバッファ２４ｋを有して構成されている。

【００４７】ここで、タグ複写部２４ａは、バッファス
トレイジ３０におけるタグ部３０ｂの写しを保持するも
のであり、このタグ複写部２４ａの各エントリの中に、
図４に示すように、バッファストレイジ３０に格納され
ているデータアドレスとともに、当該エントリが有効で
あるか否かを示すＶ（Valid)フラグが格納されるように
なっている。

【００４８】また、データ選択回路２４ｂは、情報処理
装置２１からのムーブアウトデータ（ストアデータ）と
外部装置２３（チャネル処理装置２２）からのストアデ
ータとのいずれか一方を選択して出力するものである。
書込制御回路２４ｃは、記憶装置２５へのデータ書込
（ストア）を制御するためのもので、データ選択回路２
４ｂによるデータ選択状態を切換制御する機能のほか、
書込データのサイズに応じて後述するような書込抑止信
号を記憶装置５に対して出力する書込抑止指示部として
の機能を有している。

【００４９】さらに、ムーブアウト制御部２４ｄは、ム
ーブアウト要求発行部として機能するもので、外部装置
２３からのストア要求アドレスがタグ複写部２４ａに存
在した場合（ヒット）に、バッファストレイジ３０のデ
ータ部３０ａにおけるデータを読み出して記憶装置２５
に書き込むためのムーブアウト要求を、バッファストレ
イジ３０（情報処理装置２１）に対して発行するもので
ある。このムーブアウト制御部２４ｄは、本実施例の変
形例として後述するごとく、バッファストレイジ３０か
らのムーブアウト順序を制御するムーブアウト順序制御
部としても機能するものである。

【００５０】なお、レジスタ２４ｅは、情報処理装置２
１からのムーブアウトアドレスがセットされるものであ
り、レジスタ２４ｆは、チャネル処理装置２２からのス
トア要求アドレスがセットされるものであり、タグプラ
イオリティ部２４ｇは、レジスタ２４ｅ，２４ｆに保持
されたアドレス（タグ）のいずれか一方を選択して出力
するものである。このタグプライオリティ部２４ｇによ
るタグ選択により、バッファストレイジ３０からのムー
ブアウトに応じた書込処理もしくは外部装置２３からの
ストア要求に応じた書込処理のいずれか一方が選択され
て実行されるようになっている。

【００５１】また、レジスタ２４ｈは、タグプライオリ
ティ部２４ｇにより選択・出力された要求アドレスが一
時的にセットされるものであり、このレジスタ２４ｈに
セットされた要求アドレスが外部装置２３からのもので
ある場合に、タグ複写部２４ａにおけるタグ検索が行な
われるようになっている。そして、レジスタ２４ｉは、
タグプライオリティ部２４ｇにより選択されレジスタ２
４ｈを経た要求アドレスを、記憶装置２５に対するスト
ア要求対象のアドレスとしてセットされるものである。

【００５２】さらに、ムーブアウトデータバッファ２４
ｊは、情報処理装置２１（バッファストレイジ３０）か
らのムーブアウトデータを一時的に格納するものであ
り、ストアデータバッファ２４ｋは、チャネル処理装置
２２からのストアデータを一時的に格納するものであ
る。レジスタ２４ｍは、ムーブアウト制御部２４ｄから
発行されたムーブアウト要求がセットされるものであ
り、レジスタ２４ｎは、データ選択回路２４ｂにより選
択された記憶装置２５に対するストアデータを格納する
ものであり、レジスタ２４ｐは、情報処理装置２１から
のムーブアウトの要求種別（情報処理装置２１のレジス
タ２１ｄにセットされる情報）を一時的に記憶すること
により、情報設定部として機能するものである。

【００５３】ところで、本実施例では、バッファストレ
イジ３０のブロックサイズ（データ長）を例えば６４バ
イト（特定データ長）とし、ムーブアウトデータやスト
アデータを保持するレジスタ２１ｃ，２２ｂ，２４ｎ，
２５ｃのデータ幅を例えば８バイトとし、バッファ２４
ｊ，２４ｋのバッファサイズは例えば６４バイトとす
る。

【００５４】また、記憶装置２５への書込は、６４バイ
トの単位に要求されるものとし、８バイト毎に８サイク
ルかけてストアデータが記憶装置２５に送られるものと
する。６４バイトよりも少ないデータのストアを行なう
場合には、書込制御回路２４ｃからの書込抑止信号をレ
ジスタ２５ｄにセットし、その書込抑止信号を使用する
ことにより、後述するごとく８バイト単位にストアデー
タの書込を部分的に抑止することができるようになって
いる。

【００５５】次に、上述のごとく構成された本実施例の
動作について、外部装置２３から３２バイトストア要求
があった場合を例として、図５（ａ），（ｂ）および図
６に示すフローチャートと図７〜図９に示すタイムチャ
ートとを参照しながら説明する。外部装置２３から記憶
制御装置２４に対して、特定ブロック長６４バイトの半
分の３２バイト分のデータのストア要求があった場合
〔図５（ａ）のステップＳ１，図７のタイミングＴ２１
参照〕、その３２バイトストア要求アドレスは、チャネ
ル処理装置２２のレジスタ２２ａから記憶制御装置２４
のレジスタ２４ｆにセットされる。

【００５６】このレジスタ２４ｆにセットされたアドレ
ス（タグ）のプライオリティが、タグプライオリティ部
２４ｇにより選択され、そのアドレスがレジスタ２４ｈ
にセットされると（図７のタイミングＴ２２参照）、タ
グ複写部２４ａ内に登録されているアドレスと比較され
る。タグ複写部２４ａに登録されているタグの中にその
ストアアドレスと一致するものが存在し、Ｖフラグが設
定されそのエントリが有効である場合には、そのストア
アドレスを含む６４バイトのデータブロックがバッファ
ストレイジ３０に格納されていることになる。これをヒ
ットと呼ぶ。

【００５７】このようにタグ複写部２４ａでヒットした
場合〔ＴＡＧ２ヒット；図５（ａ）のステップＳ２でＹ
ＥＳ判定の場合，図７のタイミングＴ２３参照〕、バッ
ファストレイジ３０内に最新データが格納されている可
能性があるため、ムーブアウト制御部２４ｄにより、バ
ッファストレイジ３０におけるストア対象のデータブロ
ックのムーブアウト要求を情報処理装置２１に対して発
行する〔図５（ａ）のステップＳ３，図７のタイミング
Ｔ２５参照〕。

【００５８】ムーブアウト要求を受けた情報処理装置２
１では、その要求が記憶制御装置２４のレジスタ２４ｍ
からレジスタ２１ｃにセットされる（図６のステップＳ
１１）。そして、そのムーブアウト要求対象のアドレス
に基づいてバッファストレイジ３０のタグ部３０ｂを検
索し（図６のステップＳ１２）、バッファストレイジ３
０のデータ部３０ａに登録されているムーブアウト要求
対象のデータが更新されているか否かを、該当エントリ
内のＣフラグを参照してチェックする（図６のステップ
Ｓ１３）。

【００５９】このＣフラグが有効である場合（ステップ
Ｓ１３でＹＥＳ判定の場合）、対応するデータブロック
の最新データがバッファストレイジ３０に保持されてい
るので、記憶制御装置２４に対し、レジスタ２１ｂから
レジスタ２４ｅを通してムーブアウト要求（アドレス）
を発行する（図６のステップＳ１４，図７のタイミング
Ｔ２７参照）。

【００６０】この場合、そのムーブアウト要求が外部装
置２３からのストア要求に伴うムーブアウト要求である
ことを示す情報（所定値）を、要求種別としてレジスタ
２１ｄにセットし、ムーブアウト要求を情報処理装置２
１から記憶制御装置２４へ発行する際に、その要求種別
をレジスタ２１ｄから記憶制御装置２４のレジスタ２４
ｐにセットする。

【００６１】情報処理装置２１が自分のもつバッファス
トレイジ３０に格納されている所定データを記憶装置２
５に書き込むためにムーブアウト要求を発行する場合も
あるが、その際には、そのムーブアウト処理が通常のム
ーブアウト処理であることを示す情報（所定値）を、要
求種別としてレジスタ２１ｄにセットし、このレジスタ
２１ｄから記憶制御装置２４のレジスタ２４ｐにセット
する。

【００６２】上述したいずれ種別のムーブアウト要求の
場合も、ムーブアウト要求対象のデータ（ムーブアウト
データ）は、レジスタ２１ａから記憶制御装置２４のム
ーブアウトデータバッファ２４ｊに渡される。このムー
ブアウトデータは、特定ブロック長の６４バイトであ
る。なお、タグ部３０ｂで参照した該当エントリのＣフ
ラグが無効である場合（ステップＳ１３でＮＯ判定の場
合）は、バッファストレイジ３０内のムーブアウト要求
対象のデータは、記憶装置２５に格納されているものと
全く同一であるため、ムーブアウト処理は不要であり、
本実施例では、ムーブアウト処理を行なわない旨を示す
要求を、記憶制御装置２４に発行する（図６のステップ
Ｓ１５）。この場合、その要求に伴う処理によって記憶
装置２５に書き込むべきデータが無いため、レジスタ２
１ｄ，２４ｐにセットされる要求種別を示す値は、通常
処理を示す値であっても、外部装置２３からのストア要
求に応じた処理（応答処理）を示す値であっても、記憶
制御装置２４により実行される処理は変わらない。

【００６３】ところで、従来、記憶制御装置２４のタグ
複写部２４ａにおいて外部装置２３からのストア要求ア
ドレスがヒットした場合に、最新データがバッファスト
レイジ３０に存在し情報処理装置２１からその最新デー
タのムーブアウトを行なう時には、ムーブアウト処理を
記憶装置２５に対して行なった後に、チャネル処理装置
２２からの３２バイトストアを記憶装置２５に対して行
なっていた（図１４参照）。また、情報処理装置２１か
らのムーブアウトが無い場合には、その旨を示す応答を
情報処理装置２１から受け取ることにより、チャネル処
理装置２２からの３２バイトストアを記憶装置２５に対
して行なっていた。

【００６４】これに対して、本実施例では、ムーブアウ
ト制御部２４ｄがムーブアウト要求を発行するのと並行
して外部装置２３からのストア要求データを記憶装置２
５に書き込むべく、書込制御回路２４ｃにより、記憶装
置２５に対するストア要求を実行している〔図５（ａ）
のステップＳ４，図７のタイミングＴ２４参照〕。チャ
ネル処理装置２２からのストアデータは、レジスタ２２
ｂからストアデータバッファ２４ｋに一時的に格納され
た後、書込制御回路２４ｃにより、８バイト単位で３２
バイト分読み出され、レジスタ２４ｎを通じて記憶装置
２５のレジスタ２５ｃへ送出される。また、ストア要求
アドレスは、タグ複写部２４ａでの検索後にレジスタ２
４ｈからレジスタ２４ｉにセットされ、さらに記憶装置
２５のレジスタ２５ｂにセットされ、そのアドレスに基
づいて、６４バイトストアが記憶装置２５に対して要求
される。

【００６５】このとき、実際にストアすべきデータは３
２バイトであるため、例えば図８に示すように、最初の
４τ間は、書込制御回路２４ｃ（書込抑止指示部）から
記憶装置２５へ出力されレジスタ２５ｄにセットされる
書込抑止信号を無効にし、後半の４τ間は、その書込抑
止信号を有効にすることにより、後半のデータの記憶装
置２５への書込が抑止される。

【００６６】従って、記憶装置２５における６４バイト
分のデータブロックのうち、外部装置２３からのストア
データ以外の部分を壊すことなく、外部装置２３からス
トア要求された最初の３２バイト分のデータのみが記憶
装置２５のメモリ部２５ａに書き込まれる〔図５（ａ）
のステップＳ４，図７のタイミングＴ２６参照〕。な
お、１τは１制御周期で、この１τ間に８バイト分の書
込が行なわれるようになっている。

【００６７】このようにして、外部装置２３からのスト
アデータの書込を終了すると、記憶制御装置２４からチ
ャネル処理装置２２へストア完了通知が送信され〔図５
（ａ）のステップＳ５，図７のタイミングＴ３１参
照〕、従来に比べて（図１４のタイミングＴ１２参
照）、ストアの完了通知をチャネル処理装置２２に対し
て極めて早く行なうことができる。

【００６８】さて、情報処理装置２１から記憶制御装置
２４に対してムーブアウト要求がある場合には、そのム
ーブアウト要求（アドレス）がレジスタ２４ｅにセット
されるとともに、そのムーブアウト要求の種別がレジス
タ２４ｐにセットされる〔図５（ｂ）のステップＳ６，
図７のタイミングＴ２７参照〕。このレジスタ２４ｅに
セットされたムーブアウト要求アドレスのプライオリテ
ィが、タグプライオリティ部２４ｇにより選択され、そ
のアドレスがレジスタ２４ｉにセットされると（図７の
タイミングＴ２８参照）、レジスタ２１ｃからムーブア
ウトデータバッファ２４ｊに一時的に格納された情報処
理装置２１からのムーブアウトデータが、書込制御回路
２４ｃにより、８バイト単位で３２バイト分読み出さ
れ、レジスタ２４ｎを通じて記憶装置２５のレジスタ２
５ｃへ送出される。また、ムーブアウト先のアドレス
は、レジスタ２４ｉから記憶装置２５のレジスタ２５ｂ
にセットされ、そのアドレスに基づいて、６４バイトス
トアが記憶装置２５に対して要求される（図７のタイミ
ングＴ２９参照）。

【００６９】このとき、通常のムーブアウト処理を行な
い、６４バイト分のデータを記憶装置２５にストアして
しまうと、図７のタイミングＴ２６で先にストアしたチ
ャネル処理装置２２からのストアデータを壊してしま
う。そこで、本実施例では、記憶制御装置２４によりム
ーブアウト処理を行なう際には、レジスタ２４ｐにセッ
トされる要求種別の値を参照し、今回のムーブアウト処
理が、チャネル処理装置２２（外部装置２３）からのス
トア要求に応じたものであるか否かを判定する〔図５
（ｂ）のステップＳ７〕。

【００７０】レジスタ２４ｐの値が、チャネル処理装置
２２からのストア要求の応答によるムーブアウト処理を
示している場合（ステップＳ７でＹＥＳ判定の場合）に
は、例えば図９に示すように、最初の４τ間は、書込抑
止信号を有効にすることにより、チャネル処理装置２２
からのストアデータに対応する前半の３２バイト分のデ
ータの記憶装置２５への書込が抑止される。

【００７１】また、後半の４τ間は、その書込抑止信号
を無効にして、６４バイトのデータブロックのうち残り
（後半）の３２バイト分の最新データを記憶装置２５の
メモリ部２５ａに書き込む。従って、記憶装置２５にお
ける６４バイト分のデータブロックのうち、先にストア
された外部装置２３からのストアデータの部分を壊すこ
となく、情報処理装置２１からムーブアウトされた６４
バイト分の最新データのうち後半のデータのみが記憶装
置２５のメモリ部２５ａに書き込まれる〔図５（ｂ）の
ステップＳ８のリバースストア処理，図７のタイミング
Ｔ３０参照〕。

【００７２】なお、レジスタ２４ｐの値が、通常のムー
ブアウト処理を示している場合（ステップＳ７でＮＯ判
定の場合）には、書込抑止信号を発行しない通常のムー
ブアウト処理を行ない、情報処理装置２１からの６４バ
イト分のムーブアウトデータをそのまま記憶装置２５の
メモリ部２５ａにストアする〔図５（ｂ）のステップＳ
９〕。

【００７３】また、タグ複写部２４ａに保持されるタグ
の中に外部装置２３からのストアアドレスと一致するも
のが存在しない場合〔ＴＡＧ２ミスヒット；図５（ａ）
のステップＡ２でＮＯ判定の場合〕には、バッファスト
レイジ３０に、ストア要求対象のデータは保持されてい
ないので、直ちに図５（ａ）のステップＳ４に移行し、
３２バイト分のデータのストア要求を記憶装置５に対し
て発行し、記憶装置２５内で３２バイト分のデータのス
トアを実行する。

【００７４】このときも、図８に示した例と同様、最初
の４τ間は、書込抑止信号を無効にし、後半の４τ間
は、その書込抑止信号を有効にすることにより、後半の
データの記憶装置２５への書込を抑止することにより、
記憶装置２５における６４バイト分のデータブロックの
うち、外部装置２３からのストアデータ以外の部分を壊
すことなく、外部装置２３からストア要求された最初の
３２バイト分のデータのみを記憶装置２５のメモリ部２
５ａに書き込む。

【００７５】このように、本発明の一実施例によれば、
外部装置２３からのストア要求時にそのストア要求対象
のデータ部分がバッファストレイジ３０に変更・保持さ
れている場合、ムーブアウト要求の発行と並行して外部
装置２３から記憶装置２５へのストア処理が実行される
ので、外部装置２３からの書込要求を無駄に待機させる
ことなく実行でき、外部装置２３からの書込性能の低下
が抑止され処理速度が大幅に向上する。

【００７６】このとき、外部装置２３からのストアデー
タが６４バイト（特定ブロック長）よりも少なくても、
前述したように、そのストアデータのみが記憶装置２５
に書き込まれた後、ムーブアウトデータのうち外部装置
２３からのストアデータに対応しない部分の最新データ
が、外部装置２３からのストアデータを壊すことなく記
憶装置に書き込まれる。

【００７７】従って、特定ブロック長（ここでは６４バ
イト）よりも少ないデータのストア要求に要する処理時
間を、少なくともストアスルー方式による書込処理時間
と同等の時間で完了でき、チャネル処理装置２２（外部
装置２３）に対するストア完了通知を早く行なうことが
できる。また、バッファストレイジ３０からムーブアウ
トが行なわれない場合でも、ムーブアウト処理を行なわ
ない旨を示す要求が情報処理装置２１から応答として返
ってくる前に、図７に示すように、チャネル処理装置２
２からのストアを実行することができ、チャネル処理装
置２２に対するストア完了通知を早く行なうことができ
る。

【００７８】なお、上述した実施例では、特定ブロック
長６４バイトの半分の３２バイト分のデータのストアを
外部装置２３から要求された場合について説明したが、
本発明はこれに限定されるものではなく、特定ブロック
長６４バイトよりも少ない８バイト単位のデータについ
てストア要求があれば、上述と同様に書込抑止信号を出
力することにより、上記実施例と同様の作用効果を得る
ことができる。

【００７９】例えば、外部装置２３からのストアデータ
が３２，１６，８バイトである場合の、各データ長毎の
書込抑止信号の有効／無効タイミングを図１０に示す。
この図１０中、“０”は記憶装置２５への書込抑止を行
なわないつまりストアを実行することを示し、“１”は
記憶装置２５への書込抑止を行なうことを示す。この図
１０の上段に示すように、外部装置２３からのストアデ
ータが３２バイトである場合（上述した実施例と同じ場
合）は、チャネル処理装置（ＣＨＰ）２２からのストア
処理時に、後半４τ間、書込抑止信号を有効にし、情報
処理装置（ＣＰＵ）２１からのムーブアウト処理時に、
前半４τ間、書込抑止信号を有効にする。

【００８０】また、外部装置２３からのストアデータが
１６バイトである場合は、図１０の中段に示すように、
ＣＨＰストア処理時に、後半６τ間、書込抑止信号を有
効にし、ＣＰＵムーブアウト処理時に、前半２τ間、書
込抑止信号を有効にする。さらに、外部装置２３からの
ストアデータが８バイトである場合は、図１０の下段に
示すように、ＣＨＰストア処理時に、後半７τ間、書込
抑止信号を有効にし、ＣＰＵムーブアウト処理時に、前
半１τ間、書込抑止信号を有効にする。

【００８１】また、上述した実施例では、タグ部３０ｂ
における更新ビット（Ｃフラグ）が無効である場合に
は、ムーブアウト処理を行なわない旨を示す要求を記憶
制御装置２４に発行しているが、情報処理装置２１から
のムーブアウト処理を、タグ部３０ｂにおける更新ビッ
ト（Ｃフラグ）の有効／無効に関係なく実行するように
してもよい。この場合、チャネル処理装置２２からの３
２バイトストアに際しては、書込抑止信号を有効にしな
い、つまり書込抑止制御を不要にすることができる。た
だし、情報処理装置２１からのムーブアウト処理時に
は、チャネル処理装置２３からのストアアクセスにより
先に書き込んだデータ部分を上書きで消去してしまわな
いように、図９にて説明したタイミングで書込抑止信号
を有効にして書込抑止制御を行なう。

【００８２】ところで、上述した実施例のように、外部
装置２３からのストアデータのデータ長が特定ブロック
長（６４バイト）の半分（３２バイト）である場合、バ
ッファストレイジ３０からのムーブアウト順序を制御す
るムーブアウト順序制御部としての機能を、ムーブアウ
ト制御部２４ｄにそなえておくことにより、以下のよう
な制御を行なうことができる。

【００８３】即ち、ムーブアウト順序制御部としての機
能を用い、情報処理装置２１にムーブアウトを要求する
場合のアドレス（先頭の３２バイト分）として、チャネ
ル処理装置２２からのストアアドレスを送り、ムーブア
ウト対象となるデータを後半３２バイトから先にバッフ
ァストレイジ３０から追い出すことにより、ムーブアウ
トデータを記憶装置２５に書き込む場合の書込抑止信号
を後半４τ（３２バイト）間だけ有効にすることができ
る。

【００８４】これにより、外部装置２３からのストアデ
ータを記憶装置２５に書き込む際の書込抑止信号の出力
タイミングと、バッファストレイジ３０からのムーブア
ウトデータを記憶装置２５に書き込む際の書込抑止信号
の出力タイミングとを同一にすることもできる。なお、
ムーブアウトのデータの順序変更は、情報処理装置２１
に送るストアアドレスを変更するのではなく、記憶制御
装置２４内のムーブアウトデータバッファ２４ｊからの
データ追い出し順序と記憶装置２５へ転送するアドレス
の順序とを変更することによっても行なうことができ
る。

【００８５】上述のように、外部装置２３からのストア
データが特定ブロック長の半分である場合には、ムーブ
アウト順序を制御することにより、書込抑止信号の出力
制御を外部書込要求とムーブアウトで共通化でき、その
出力制御を簡易化できる利点がある。一方、チャネル処
理装置２２から記憶装置２５へのストア処理を、情報処
理装置２１からのムーブアウトデータがムーブアウトデ
ータバッファ２４ｊに格納されるのを待ってから、書込
制御回路２４ｃにより図１１に示すタイミングでデータ
選択回路２４ｂを制御することにより、ストアデータバ
ッファ２４ｋからのストアデータとムーブアウトデータ
バッファ２４ｊからのムーブアウトデータとを選択し組
み合わせることにより、６４バイトデータ（一つのデー
タブロック）のストアを記憶装置２５に対して行なうこ
ともできる。

【００８６】この場合、記憶装置２５への書込抑止信号
を制御する、有効にする必要がなく、書込抑止信号を用
いずに、外部装置２３からのストアデータとムーブアウ
トデータとを一つのデータブロックとして記憶装置２５
に書き込むことができ、制御系，制御手法を簡略化する
ことができる。このとき、情報処理装置２１からのムー
ブアウト処理を、タグ部３０ｂにおける更新ビット（Ｃ
フラグ）の有効／無効に関係なく実行することにより、
書込抑止信号を一切有効にすることなく、つまり、書込
抑止信号を全く用いることなく、常に、外部装置２３か
らの書込データとムーブアウトデータとを一つのデータ
ブロックとして記憶装置２５に書き込むことができ、制
御系，制御手法を大幅に簡略化することができる。

【００８７】なお、上述した実施例では、特定ブロック
長が６４バイトの場合について説明したが、本発明はこ
れに限定されるものでない。

【００８８】

【発明の効果】以上詳述したように、本発明の情報処理
システムにおける記憶制御方法および記憶制御装置によ
れば、外部装置から書込が要求された時にその書込要求
対象のデータ部分がバッファストレイジに保持されてい
る場合、ムーブアウト要求の発行と並行して外部装置か
ら記憶装置への書込処理が実行されるので、外部装置か
らの書込要求を無駄に待機させることなく実行でき、外
部装置からの書込性能の低下が抑止され処理速度が大幅
に向上する効果が得られる（請求項１，９）。

【００８９】外部装置からの書込データが特定ブロック
長よりも短い時には、その書込データのみを記憶装置に
書き込むとともに、ムーブアウトデータのうち外部装置
からの書込データ以外の部分のみを記憶装置に書き込む
ことで、外部装置からの書込データを壊すことなくムー
ブアウトデータが記憶装置に書き込まれ、特定ブロック
長よりも少ないデータの書込要求に要する処理時間を、
少なくともストアスルー方式による書込処理時間と同等
の時間で完了させることができる（請求項２，１０）。

【００９０】このとき、データブロックのうち外部装置
からの書込データ以外の部分の記憶装置への書込を抑止
することで、外部装置からの書込データ以外の部分を壊
すことなく外部装置からの書込データのみが記憶装置に
書き込まれ、ムーブアウトデータのうち外部装置からの
書込データに対応するデータ部分の記憶装置への書込を
抑止することで、外部装置からの書込データを壊すこと
なくムーブアウトデータが記憶装置に書き込まれ、特定
ブロック長よりも少ないデータの書込要求に要する処理
時間を、少なくともストアスルー方式による書込処理時
間と同等の時間で完了させることができる（請求項３，
１１）。

【００９１】さらに、外部装置からの書込データが特定
ブロック長の半分である場合には、ムーブアウト順序を
制御することにより、書込抑止指示部による書込抑止信
号の出力制御を外部書込要求とムーブアウトで共通化で
き、その出力制御を簡易化することができる（請求項
４，１２）。また、対象データが更新されている場合の
みムーブアウトを実行することにより、不必要にムーブ
アウト処理を行なわずに済み、ムーブアウト処理を簡略
化することができる（請求項５，１３）。

【００９２】この場合、ムーブアウトデータを受ける
と、外部装置からの書込データ部分とムーブアウトデー
タのうち外部装置からの書込データに対応しない部分と
を組み合わせて記憶装置に書き込むことで、書込抑止信
号を用いずに、外部装置からの書込データとムーブアウ
トデータとを一つのデータブロックとして記憶装置に書
き込め、制御系，制御手法を簡略化することができる
（請求項６，１４）。

【００９３】なお、ムーブアウトが行なわれなかった場
合には、書込抑止信号により、データブロックのうち外
部装置からの書込データ以外の部分の記憶装置への書込
を抑止することで、外部装置からの書込データ以外の部
分を壊さずに、外部装置からの書込データのみを記憶装
置に書き込むことができる（請求項７，１５）。一方、
ムーブアウト対象データの更新／未更新に係わらずムー
ブアウトを行ない、常時、外部装置からの書込データ部
分とムーブアウトデータのうち外部装置からの書込デー
タに対応しない部分とを組み合わせて記憶装置に書き込
むことにより、書込抑止信号を全く用いることなく、常
に、外部装置からの書込データとムーブアウトデータと
を一つのデータブロックとして記憶装置に書き込め、制
御系，制御手法を大幅に簡略化することができる（請求
項８，１６）。

【図面の簡単な説明】

【図１】本発明の原理ブロック図である。

【図２】本発明の一実施例を示すブロック図である。

【図３】本実施例のタグ部（ＴＡＧ１）のエントリ内容
を示す図である。

【図４】本実施例のタグ複写部（ＴＡＧ２）のエントリ
内容を示す図である。

【図５】（ａ），（ｂ）はいずれも本実施例の記憶制御
装置（ＭＣＵ）の動作を説明するためのフローチャート
である。

【図６】本実施例の処理装置（ＣＰＵ）の動作を説明す
るためのフローチャートである。

【図７】本実施例の動作を説明するためのタイムチャー
トである。

【図８】本実施例の動作を説明するためのタイムチャー
トである。

【図９】本実施例の動作を説明するためのタイムチャー
トである。

【図１０】本実施例における書込抑止信号の出力例を説
明するための図である。

【図１１】本実施例の変形例の動作を説明するためのタ
イムチャートである。

【図１２】一般的な情報処理システムの構成を示すブロ
ック図である。

【図１３】一般的な情報処理システムにおける記憶制御
装置の処理動作を説明するためのフローチャートであ
る。

【図１４】一般的な情報処理システムにおける記憶制御
装置の処理動作を説明するためのタイムチャートであ
る。

【符号の説明】

１１記憶装置１２処理装置１３バッファストレイジ１４外部装置１５記憶制御装置１６タグ複写部１７ムーブアウト要求発行部１８書込制御部２１処理装置２１ａ〜２１ｃレジスタ２１ｄレジスタ（情報設定部）２２チャネル処理装置２２ａ，２２ｂレジスタ２３外部装置２４記憶制御装置２４ａタグ複写部２４ｂデータ選択回路２４ｃ書込制御回路（書込抑止指示部）２４ｄムーブアウト制御部（ムーブアウト要求発行
部，ムーブアウト順序制御部）２４ｅ，２４ｆ，２４ｈ，２４ｉ，２４ｎレジスタ２４ｊムーブアウトデータバッファ２４ｋ，ストアデータバッファ２４ｐレジスタ（情報設定部）２５記憶装置２５ａメモリ部２５ｂ〜２５ｄレジスタ３０バッファストレイジ３０ａデータ部３０ｂタグ部

Claims

【特許請求の範囲】

【請求項１】記憶装置と、該記憶装置のデータに基づ
いて動作する処理装置と、該処理装置が使用しうる該記
憶装置のデータの一部の写しを保持するストアイン方式
のバッファストレイジとを有するとともに外部装置を接
続された情報処理システムにおける記憶制御方法であっ
て、該外部装置から該記憶装置に対する書込要求を受けた時
点で該書込要求の対象となる該記憶装置のデータ部分が
該バッファストレイジに保持されている場合、該バッファストレイジの該当データ部分を読み出して該
記憶装置に書き込むためのムーブアウト要求を該バッフ
ァストレイジに対して発行するのと並行して、該外部装置からの書込要求に伴う書込データを該記憶装
置に書き込むことを特徴とする、情報処理システムにお
ける記憶制御方法。
【請求項２】該記憶装置，該処理装置および該バッフ
ァストレイジ相互間の読出処理／書込処理を予め定めら
れた特定ブロック長のデータブロック単位で行なう場合
に、該外部装置からの書込要求に伴う書込データのデー
タ長が前記特定ブロック長よりも短い時には、該外部装置からの書込データのみを該記憶装置に書き込
むとともに、前記ムーブアウト要求に応じて該バッファストレイジか
ら読み出されたムーブアウトデータのうち該外部装置か
らの書込データ以外の部分のみを該記憶装置に書き込む
ことを特徴とする、請求項１記載の情報処理システムに
おける記憶制御方法。
【請求項３】該外部装置からの書込データを前記特定
ブロック長のデータブロック単位で該記憶装置に書き込
む際、前記特定ブロック長のデータブロックのうち該外
部装置からの書込データ以外の部分が該記憶装置に書き
込まれるのを、該記憶装置に対し書込抑止信号を出力し
て抑止するとともに、該バッファストレイジからのムーブアウトデータを該記
憶装置に書き込む際、前記特定ブロック長のムーブアウ
トデータのうち該外部装置からの書込データに対応する
部分が該記憶装置に書き込まれるのを、該記憶装置に対
して書込抑止信号を出力して抑止することを特徴とす
る、請求項２記載の情報処理システムにおける記憶制御
方法。
【請求項４】該外部装置からの書込データのデータ長
が前記特定ブロック長の半分である場合、該バッファス
トレイジからのムーブアウト順序を制御し、該外部装置
からの書込データを該記憶装置に書き込む際の書込抑止
信号の出力タイミングと該バッファストレイジからのム
ーブアウトデータを該記憶装置に書き込む際の書込抑止
信号の出力タイミングとを同一にすることを特徴とす
る、請求項３記載の情報処理システムにおける記憶制御
方法。
【請求項５】該バッファストレイジの該当データ部分
が更新されている場合のみ、該当データ部分をムーブア
ウトデータとして読み出すことを特徴とする、請求項２
記載の情報処理システムにおける記憶制御方法。
【請求項６】該バッファストレイジから該当データ部
分がムーブアウトデータとして読み出された場合、該外
部装置からの書込データ部分と、該バッファストレイジ
からのムーブアウトデータのうち該外部装置からの書込
データに対応しない部分とを組み合わせて該記憶装置に
書き込むことを特徴とする、請求項５記載の情報処理シ
ステムにおける記憶制御方法。
【請求項７】該バッファストレイジからムーブアウト
データが読み出されなかった場合、前記特定ブロック長
のデータブロックのうち該外部装置からの書込データ以
外の部分が該記憶装置に書き込まれるのを、該記憶装置
に対して書込抑止信号を出力して抑止しながら、該外部
装置からの書込データを該記憶装置に書き込むことを特
徴とする、請求項６記載の情報処理システムにおける記
憶制御方法。
【請求項８】該外部装置からの書込データ部分と、該
バッファストレイジからのムーブアウトデータのうち該
外部装置からの書込データに対応しない部分とを組み合
わせて該記憶装置に書き込むことを特徴とする、請求項
２記載の情報処理システムにおける記憶制御方法。
【請求項９】記憶装置と、該記憶装置のデータに基づ
いて動作する処理装置とをそなえるとともに、該処理装
置が使用しうる該記憶装置のデータの一部の写しを保持
するデータ部と該データ部に保持されるデータのアドレ
スを含むタグ情報を保持するタグ部とからなるバッファ
ストレイジをそなえ、外部装置を接続された情報処理シ
ステムにおいて、該記憶装置と該バッファストレイジお
よび該外部装置との間のデータ転送をストアイン方式で
制御する記憶制御装置であって、該バッファストレイジの該タグ部の一部または全部の写
しを保持するタグ複写部と、該バッファストレイジのデータ部におけるデータを読み
出して該記憶装置に書き込むためのムーブアウト要求
を、該バッファストレイジに対して発行するムーブアウ
ト要求発行部と、該記憶装置へのデータの書込を制御する書込制御部とが
そなえられ、該外部装置から該記憶装置に対する書込要求を受けた時
点で該書込要求の対象となるデータのアドレスを含むタ
グ情報が該タグ複写部に保持されている場合、該ムーブアウト要求発行部が、当該タグ情報に対応する
データ部分を該バッファストレイジから読み出して該記
憶装置に書き込むためのムーブアウト要求を、該バッフ
ァストレイジに対して発行するのと並行して、該書込制御部が、該外部装置からの書込要求に伴う書込
データを該記憶装置に書き込むことを特徴とする、情報
処理システムにおける記憶制御装置。
【請求項１０】該記憶装置，該処理装置および該バッ
ファストレイジ相互間の読出処理／書込処理を予め定め
られた特定ブロック長のデータブロック単位で行なう場
合に、該外部装置からの書込要求に伴う書込データのデ
ータ長が前記特定ブロック長よりも短い時には、該書込制御部が、該外部装置からの書込データのみを該
記憶装置に書き込むとともに、該ムーブアウト要求発行
部により発行されたムーブアウト要求に応じて該バッフ
ァストレイジから読み出されたムーブアウトデータのう
ち、該外部装置からの書込データ以外の部分のみを該記
憶装置に書き込むことを特徴とする、請求項９記載の情
報処理システムにおける記憶制御装置。
【請求項１１】該外部装置からの書込要求に応じて該
ムーブアウト要求発行部によりムーブアウト要求が発行
された場合にその旨を示す情報を設定される情報設定部
と、該記憶装置へのデータの書込を抑止するための書込抑止
信号を該記憶装置に対して出力する書込抑止指示部とが
そなえられ、該書込制御部が該外部装置からの書込データを前記特定
ブロック長のデータブロック単位で該記憶装置に書き込
む際、該書込抑止指示部が、該記憶装置に対して書込抑
止信号を出力し、前記特定ブロック長のデータブロック
のうち該外部装置からの書込データ以外の部分が該記憶
装置に書き込まれるのを抑止するとともに、該書込制御部が該バッファストレイジからのムーブアウ
トデータを該記憶装置に書き込む際、当該ムーブアウト
データが該外部装置からの書込要求に応じたものである
旨が該情報設定部に設定されている場合、該書込抑止指
示部が、該記憶装置に対して書込抑止信号を出力し、前
記特定ブロック長のムーブアウトデータのうち該外部装
置からの書込データに対応する部分が該記憶装置に書き
込まれるのを抑止することを特徴とする、請求項１０記
載の情報処理システムにおける記憶制御装置。
【請求項１２】該バッファストレイジからのムーブア
ウト順序を制御するムーブアウト順序制御部がそなえら
れ、該外部装置からの書込データのデータ長が前記特定ブロ
ック長の半分である場合、該ムーブアウト順序制御部
が、該バッファストレイジからのムーブアウト順序を制
御し、該外部装置からの書込データを該記憶装置に書き
込む際の該書込抑止指示部からの書込抑止信号の出力タ
イミングと、該バッファストレイジからのムーブアウト
データを該記憶装置に書き込む際の該書込抑止指示部か
らの書込抑止信号の出力タイミングとを同一にすること
を特徴とする、請求項１１記載の情報処理システムにお
ける記憶制御装置。
【請求項１３】該バッファストレイジにおけるムーブ
アウト対象データが更新されている場合のみ該バッファ
ストレイジからのムーブアウトが行なわれることを特徴
とする、請求項１０記載の情報処理システムにおける記
憶制御装置。
【請求項１４】該バッファストレイジからムーブアウ
トデータを受けると、該書込制御部が、該外部装置から
の書込データ部分と、該バッファストレイジからのムー
ブアウトデータのうち該外部装置からの書込データに対
応しない部分とを組み合わせて該記憶装置に書き込むこ
とを特徴とする、請求項１３記載の情報処理システムに
おける記憶制御装置。
【請求項１５】該バッファストレイジからのムーブア
ウトが行なわれなかった場合、該書込抑止指示部が、該
記憶装置に対して書込抑止信号を出力して前記特定ブロ
ック長のデータブロックのうち該外部装置からの書込デ
ータ以外の部分が該記憶装置に書き込まれるのを抑止し
ながら、該書込制御部が、該外部装置からの書込データ
を該記憶装置に書き込むことを特徴とする、請求項１４
記載の情報処理システムにおける記憶制御装置。
【請求項１６】該書込制御部が、該外部装置からの書
込データ部分と、該バッファストレイジからのムーブア
ウトデータのうち該外部装置からの書込データに対応し
ない部分とを組み合わせて該記憶装置に書き込むことを
特徴とする、請求項１０記載の情報処理システムにおけ
る記憶制御装置。