JPH02259945A - ストア処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ ムーブインバッファを使用した記″１息制御回路におけ
るストア処理方式に関し、 ストア命令の処理速度を向上させてデータの処理効率を
向上させるようにしたストア処理方式を提供することを
目的とし、 キャッシュメモリと、主記憶装置から前記キャッシュメ
モリへの転送データを一時保持するためのムーブインバ
ッファを有する記憶制御回路において、ストアバイトマ
ークを反転させる反転回路と、ストアバイトマークを選
択するバイトマーク選択回路を設けて、ストア命令の実
行時において、前記キャッシュメモリでミスヒツトが発
生したときは、前記主記憶装置にデータの読み出しを要
求するとともに、前記バイトマーク選択回路を介しての
直接のストアバイトマークに従ってストアデ−タを前記
ムーブインバッファに格納し、前記主記憶装置からの応
答により前記反転回路を介してのストアバイトマークに
従ってムーブインデータを前記ムーブインバッファに格
納するように構成した。

［産業上の利用分野］ 本発明は、ムーブインバッファを使用した記憶制御回路
におけるストア処理方式に関する。

従来から計算機システムの能力向上のための手段の１つ
としてキャッシュメモリが広く採用されているが、キャ
ッシュメモリの一制御方式としてはストアイン方式（又
はスワップ方式とも呼ばれる）が広く知られている。

ストアイン方式はストアが発生した時ストアの対象とな
るブロックがキャッシュメモリに登録されている場合（
本状態はキャツシュヒツト状態と呼ばれる）、ストアデ
ータをキャッシュメモリにのみ書き込み、また対象とな
るブロックがキャッシュメモリに登録されていない場合
（本状態はキャッシュミス状態と呼ばれる〉、対象とな
るブロックを主記憶装置に要求しキャッシュメモリに登
録した後、ストアデータをキャッシュメモリにのみ書き
込む方式である。本方式によると、例えばストアスル一
方式と呼ばれる方式に比較して制御回路は複雑になるが
、主記憶装置の動作率が低くなるため、特に主記憶装置
を複数の命令処理装置で共有する、いわゆるマルチプロ
セッサシステムを構成した場合ストアスル一方式に比較
して性能が向上するという利点がある。

ところで、命令処理装置のメモリ要求に対してキャッシ
ュメモリ上にデータが存在しない場合、主記憶装置より
データを読み出してキャッシュメモリに登録するいわゆ
るムーブインを行なうが、主記憶装置からの応答があっ
た際に、必要とするデータのみを命令処理装置に応答す
るとともに、主記憶装置からの応答データを即時にキャ
ッシュメモリには登録せず、ムーブインバッファと呼ば
れるバッファ記憶に記憶しておき、次回にキャッシュミ
スが発生して主記憶装置からの応答待ちのだめの空サイ
クルにムーブインバッファのデータをキャッシュメモリ
に登録することによって、登録のためのキャッシュメモ
リの専有時間をなくし、ひいては命令処理装置の性能を
向上させることができる方法が知られている。

ストアイン方式によるキャッシュメモリにおいて、この
ような方法のムーブイン制御方式では、特にストア命令
の処理において、ストアの対象となるブロックがキャッ
シュメモリに登録されていない時、ムーブインを行ない
、ムーブインバッファに記憶した後、さらにキャッシュ
メモリへの登録を開始し、登録が完了した後にキャッジ
１メモリにストアデータを書き込む必要がある。

［従来の技術］ 従来、ストアイン方式によるキャッシュメモリにおいて
、ムーブインバッファを使用したムーブイン制御方式で
は、ストア命令によるキャッシュミスが発生した時、ム
ーブインバッファは使用せずに主記憶装置からのブロッ
クデータを直接キャッシュメモリに登録するか、又は、
ムーブインバッファにブロックデータを記憶した後、さ
らにキャッシュメモリへの登録を開始し、登録が完了し
た後にキャッシュメモリにストアデータを出き込んでい
た。

［発明が解決しようとする課題］ しかしながら、このような従来のストアイン方式による
キャッシュメモリではブロックデータが完全にキャッシ
ュメモリに登録された後にストアを実行するようになっ
ていたため、ムーブインが完全に終了するまで、すなわ
ち、主記Ｗ１装置からの応答があり、さらにブロックデ
ータをキャッシュメモリに登録した後でなければ、スト
ア命令を完了することができず、データの処理効率を向
上させることができないという問題点があった。

本発明は、このような従来の問題点に鑑みてなされたも
のであって、ストア命令の処理速度を向上させてデータ
の処理効率を向上させるようにしたストア処理方式を提
供することを目的としている。

［課題を解決するための手段］ 第１図は本発明の原理説明図である。

第１図において、３はキャッシュメモリ、８は主記憶装
置から前記キャッシュメモリ３への転送データを一時保
持するためのムーブインバッファ、１２はストアバイト
マークを反転させる反転回路、１１はストアバイトマー
クを選択するバイトマーク選択回路である。

［作用］ 主記憶装置へのストア命令の処理時において、キャッシ
ュメモリにストア対象ブロックデータが登録されていな
い場合、主記憶装置に対してブロックデータ読み出しを
要求するとともに、ムーブインバッファに前回のムーブ
インデータが記憶されている場合、このムーブインデー
タをキャッシュメモリに転送する。

キャッシュメモリへの転送が終了しムーブインバッファ
が空状態になった時、命令処理装置からのストアデータ
をムーブインバッファに書き込む。

これによりストア命令の処理は終了し、命令処理装置は
次の命令の処理を開始する。その後、記憶制御回路は、
主記憶装置からの応答があった時、主記憶装置からのム
ーブインデータをムーブインバッファに書き込む。

以上により命令処理装置は、ス１〜ア命令の実行時にお
いて、キャッシュミスヒツトが発生した時、ムーブイン
バッファのデータをキャッシュメモリに転送した後、ス
トアデータをムーブインバッファに書き込むことによっ
て、主記憶装置からの応答を待たずにストア命令の処理
を完了することができる。

その結果、ストア命令の処理速度を向上さけることがで
き、データの処理効率を向上させることができる。

［実施例］ 以下、本発明の実施例を図面に基づいて説明する。

第２図〜第４図は本発明の一実施例を示す図である。

第２図において、１は命令処理装置からのアクセスアド
レスが入力するアクセスアドレスレジスタであり、アク
セスアドレスレジスタ１は、例えば３２ビツトで構成さ
れ、ＩＤ部、索引部、ブロック内アドレス部などを有し
ている。アクセスアドレスレジスタ］はタグメモリ２、
キャッシュメモリ３及びムーブインバッファアドレスレ
ジスタ４にアドレスを出力する。タグメモリ２はアドレ
スの索引部で索引される。タグメモリ２内にはキャッシ
ュメモリ３中に登録されているブロックのアドレスのＩ
Ｄ部と呼ばれるビットとブロックの有効、無効を示すビ
ットを有し、タグメモリ２のＩＤ部とアクセスアドレス
レジスタ１のＩＤ部が比較回路５で比較され、その比較
結果は一致検出回路６で検出される。タグメモリ２を検
索すると同時にアクセスアドレスレジスタ１のアドレス
とムーブインバッフ７アドレスレジスタ４のアドレスが
比較回路７で比較され、その比較結果が一致検出回路６
で検出される。タグメモリ２による比較とムーブインバ
ッファアドレスレジスタ４による比較の結果、アクセス
の対象となるブロックがキャッシュメモリ３に登録され
ている場合、キャツシュヒツト伏皿、またムーブインバ
ッファアドレスレジスタ４に登録されている場合、ムー
ブインバッファヒツト状態、キャッシュメモリ３、ムー
ブインバッファアドレスレジスタ４のいずれにも登録さ
れていない場合、キャッシュミスヒツト状態となる。

８は主記憶装置からキャッシュメモリ３への転送データ
を一時保持するためのムーブインバッファ（ＭＩＢ）で
あり、ムーブインバッファ８は、例えばブロックサイズ
が３２バイト、ラインサイズが８バイトより構成されて
いる。したがって、１度に転送することができるライン
サイズを８バイトとした場合、ブロックデータの転送に
は４τのクロックサイクルを必要とする。ムーブインバ
ッファ８内のムーブインデータは選択回路９を介してキ
ャッシュメモリ３に転送される。

１０は命令処理装置からのストアバイトマークがセット
されるバイトマークレジスタであり、バイトマークレジ
スタ１０に格納されたバイトマークはバイトマーク選択
回路１１を介して直接にムーブインバッファ８に入力す
るか、または反転回路１２で反転された後にバイトマー
ク選択回路１１を介してムーブインバッファ８に入力す
る。

ムーブインバッファ８には、ストア命令実行時において
キャッシュメモリ３でキャッシュミスヒツトが発生した
ときは、命令処理装置からのストアデータが選択回路１
３を介しての直接のストアバイトマークに従って書き込
まれる。また、主記憶装置より応答があったときは、ム
ーブインバッファ８には反転回路１２で反転したバイト
マークに従って主記憶装置からムーブインデータが選択
回路１３を介して書き込まれる。

１４は主記憶装置からのムーブインデータまたはムーブ
インバッファ８からのデータを選択する選択回路、１５
は選択回路１４からのデータまたはキャッシュメモリ３
からのデータを選択する選択回路である。選択回路１５
からのデータはり一トデータとして命令処理装置へ送ら
れる。

次に、動作を説明する。

ストア命令の実行時において、キャッシュミスヒツトが
発生した場合の動作について第３図および第４図に基づ
いて説明する。

第３図において、時間τ０では命令処理装置からのアク
セスアドレスがアクセスアドレスレジスタ１にセットさ
れ、タグメモリ２の検索およびムーブインバッファアド
レスレジスタ４の比較か行なわれる。この結果、キャッ
シュメモリ３がムーブインバッファ８のいずれにも登録
されていない場合には、キャッシュミスヒツト状態とな
り、４：ヤツシュミスヒット検出フラグがセットされる
。

このフラグがオンである期間は命令処理装置は命令の処
理を遅延させる。また、同時に主記憶装置に応じてアク
セスアドレスレジスタ１のアドレスを送り、主記憶装置
の読み出し要求を発行する。

次に、時間τ１〜τ４においては、ムーブインバッファ
８に前回のムーブインデータが登録されている場合、こ
れらのムーブインデータをキャッシュメモリ３に転送し
、同時にムーブインバッファアドレレジスタ４のアドレ
スをタグメモリ２に登録する。こうしてムーブインバッ
ファ８は空状態となる。

次に、時間τ５において、ムーブインバッファ８が空状
態になったことを制御信号により命令処理装置に伝える
と、命令処理装置はストアデータとストアバイトマーク
を出力する。ストアデータは選択回路１３によって選択
され、バイトマークレジスタ１０にセットした反転させ
ない直接のストアバイトマークに従ってムーブインバッ
ファ８に出き込まれる。ストアデータがムーブインバッ
ファ８内に書き込まれた状態を第４図（１）に示す。第
４図（１）はストア開始アドレスを３番地とし、ストア
データ長を４バイトとした場合の動作例を示しており、
斜線で示される位置にストアデータがライトされる。

ストアデータがムーブインバッファ８にライトされたこ
とによってストア命令の処理が終了し、キャッシュミス
フラグはリセットされ、命令処理装置は、次の命令の実
行を開始する。このように主記憶装置からの応答を行な
わずにストア命令の処理を完了することができる。

次に、時間τ−０３において、主記憶装置からのムーブ
インデータの応答があった時は、ムーブインデータは選
択回路１３により選択され、バイトマークレジスタ１０
に保持されたストアバイトマークを反転回路１２によっ
て反転したバイトマークに従ってムーブインバッファ８
に書き込まれる。

ムーブインデータがムーブインバッファＢに出き込まれ
た状態を第４図（２）に示す。第４図（２）の斜線で示
されるように、ムーブインデータは反転回路１２で反転
した位置にライトされる。

次に、時間τｎ−２〜τｎにおいて、残りのムーブイン
データはムーブインバッファ８に書き込まれる。出き込
まれた状態を第４図（３）〜第４図（５）にそれぞれ示
す。こうしてムーブインが終了する。なお、時間τｎ−
３から時間τｎまでの動作は記憶制御回路が自立的に行
なっており、命令処理装置は特に動作せず、弛の命令の
実行を行なうことができる。

［発明の効果］ 以上説明してきたように、本発明によれば、ストア命令
の実行時にキャッシュミスヒツトが発生したときは、ス
トアデータをムーブインバッファに書き込むようにした
ため、主記憶装置からの応答を待たずにストア命令処理
を終了させることができる。その結果、ストア命令の処
理速度を向上させることができ、データの処理効率を向
上させることができる。

図中、 １・・・アクセスアドレスレジスタ、 ２・・・タグメモリ、 ３・・・キャッシュメモリ、 ４・・・ムーブインバッファアドレスレジスタ、５．７
・・・比較回路、 ６・・・−数構出回路、 ８・・・ムーブインバッファ、 ９．１３，１４．１５・・・選択回路、１０・・−バイ
トマークレジスタ、 １１・・・バイトマーク選択回路、 １２・・・反転回路。

【図面の簡単な説明】

第１図は本発明の原理説明図、 第２図は本発明の一実施例を示すブロック図、第３図は
動作のタイムチャート、 第４図はムーブインバッファのストア例を示す図である
。 動作のタイムチャー ムーアインバ・ソファのストア１り１ε牟す胆第４図

Claims (1)

【特許請求の範囲】
1. 　キャッシュメモリ（３）と、主記憶装置から前記キャ
   ッシュメモリ（３）への転送データを一時保持するため
   のムーブインバッフア（８）を有する記憶制御回路にお
   いて、ストアバイトマークを反転させる反転回路（１２
   ）と、ストアバイトマークを選択するバイトマーク選択
   回路（１１）を設けて、ストア命令の実行時において、
   前記キャッシュメモリ（３）でミスヒットが発生したと
   きは、前記主記憶装置にデータの読み出しを要求すると
   ともに、前記バイトマーク選択回路（１１）を介しての
   直接のストアバイトマークに従ってストアデータを前記
   ムーブインバッフア（８）に格納し、前記主記憶装置か
   らの応答により前記反転回路（１２）を介してのストア
   バイトマークに従つてムーブインデータを前記ムーブイ
   ンバッフア（８）に格納するようにしたことを特徴とす
   るストア処理方式。