JPH08123726A - キャッシュメモリの制御方式 - Google Patents

Abstract

(57)【要約】 【目的】 実機デバッグにおいて、ＬＳＩからのデバッ
グデータを採取するために使用して好適なキャッシュメ
モリの制御方式。 【構成】 デバッグデータの採取開始の指示があると、
セレクタ１４は、通常データ転送パス１５からデバッグ
データ転送パス１６にそのパス選択を切替えるように制
御される。その後、キャッシュメモリ１１は、別に指示
されるトリガに従って、デバッグデータ転送パス１６上
に転送されてくるデバッグデータを、キャッシュメモリ
書き込みカラム指示レジスタ１３により示されるカラム
に書き込み、そのデバッグデータ格納判定フラグ１Ｃを
オンとする。そして、この書き込みが行われる毎に、レ
ジスタ１３は、インクリメンタ１Ａによりインクリメン
トされる。前述のキャッシュメモリ１１へのデバッグデ
ータの書き込みは、デバッグデータの採取終了の指示が
あるまで繰り返し実行される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、演算処理装置における
キャッシュメモリの制御方式に係り、特に、キャッシュ
メモリへ実機デバッグ時のデバッグ情報を書き込むため
に使用して好適なキャッシュメモリの制御方式に関す
る。

【０００２】

【従来の技術】近年、ＬＳＩの高集積化の進展によりＬ
ＳＩの論理構造の複雑化が進み、ＬＳＩの開発期間のう
ち実機デバッグがかなりの割合を占めるようになってき
ている。このような実機デバッグを効率化するためにデ
バッグデータを採取する様々な手段がＬＳＩに実装され
ている。この手段の１つとして、ＬＳＩチップインタフ
ェイスにパイプライン状態情報等を出力するというもの
が知られている。

【０００３】なお、この種の従来技術として、例えば、
Ｊune 1994／Ｖol.37. Ｎo.6 Ｃommunication of the
ＡＣＭ等に記載された技術が知られている。

【０００４】

【発明が解決しようとする課題】前記従来技術は、ＬＳ
Ｉにデバッグ情報採取専用の多くのインタフェイスピン
を設ける必要があるが、チップのピン数の制約を受けて
多数のピンを設けることが困難な場合が多く、このた
め、少量のデバッグ情報しか採取することができないと
いう問題点を有している。また、前述したピン数による
制約を避けるためにピンの多目的化を行い、１本のピン
をあるときはデバッグ情報採取に使用し、あるときは別
の目的に使用するという方法があるが、この方法は、別
の目的にピンが使用されている場合に、デバッグ情報を
採取することができないという問題点を生じさせる。

【０００５】さらに、近年、ＬＳＩの動作周波数が向上
しており、これに伴ってチップピンを経由してマシンサ
イクル毎のデバッグデータを採取することが困難になり
つつある。これを解決するため、デバッグデータ格納専
用のＲＡＭをＬＳＩに内蔵する方法が考えられている
が、ＬＳＩのチップ面積の制約から内部にＲＡＭを構成
することは一般に困難である。

【０００６】本発明の目的は、前記従来技術の問題点を
解決し、ＬＳＩからの実機デバッグ時のデバッグデータ
を採取するために使用して好適なキャッシュメモリの制
御方式を提供することにある。

【０００７】

【課題を解決するための手段】本発明によれば前記目的
は、演算処理装置のキャッシュメモリに、通常のキャッ
シュメモリ動作を行うモードとデバッグデータをキャッ
シュメモリに書き込むモードとを設けると共に、キャッ
シュメモリの書き込みポートにセレクタを設け、通常の
キャッシュデータとデバッグデータとを選択して書き込
みを行うようにすることにより、また、キャッシュメモ
リ内のデータが通常データかデバッグデータかを判定す
るために判定用フラグをキャッシュメモリ内に設けるこ
とにより達成される。

【０００８】さらに、前記目的は、キャッシュメモリを
デバッグデータ格納に使用することによりキャッシュミ
スを過剰に発生させデバッグ対象現象が再現しなくなる
等の不具合の発生に備え、キャッシュメモリの特定のカ
ラムのみをデバッグデータ格納に使用できるようにする
ことにより達成される。

【０００９】

【作用】デバッグデータ採取開始の指示が発生すると、
キャッシュメモリの書き込みポートに設けられたセレク
タは、通常データ転送パスからデバッグデータ転送パス
にそのパス選択を切替えるように制御される。そして、
ある条件、例えば、マシンサイクル毎、または、ある内
部信号がオンのとき等をトリガとしてデバッグデータが
キャッシュメモリに書き込まれる。このとき、書き込ま
れたデータがデバッグデータであることを示すために、
キャッシュメモリの各カラム毎に設けられたデバッグデ
ータ格納判定フラグが立てられる。書き込まれたデバッ
グデータは、専用命令により、ソフトウエアを介して読
み出される。

【００１０】また、キャッシュメモリの特定のカラムの
みをデバッグデータ格納に使用できるようにすることに
より、キャッシュミスを過剰に発生させデバッグ対象現
象が再現しなくなる等の不具合の発生を防止することが
できる。

【００１１】

【実施例】以下、本発明によるキャッシュメモリの制御
方式の実施例を図面により詳細に説明する。

【００１２】図１は本発明を適用した演算処理装置の第
１の実施例の構成を示すブロック図である。図１におい
て、１１はキャッシュメモリ、１２はキャッシュメモリ
読み出しカラム指示レジスタ、１３はキャッシュメモリ
書き込みカラム指示レジスタ、１４は書き込みデータセ
レクタ、１５はキャッシュメモリへの通常データ転送パ
ス、１６はデバッグデータ転送パス、１７は読み出しポ
ート、１Ａはインクリメンタ、１Ｃはデバッグデータ格
納判定フラグである。

【００１３】図１に示す本発明の第１の実施例は、キャ
ッシュメモリ１１を含む本発明に必要な部分のみの構成
を示したものであり、デバッグデータ格納判定フラグ１
Ｃを有するキャッシュメモリ１１と、キャッシュメモリ
への通常データ転送パス１５、デバッグデータ転送パス
１６の一方を選択する書き込みデータセレクタ１４と、
読み出しカラム指示レジスタ１２と、インクリメンタ１
Ａによりインクリメントされる書き込みカラム指示レジ
スタ１３とを備えて構成される。

【００１４】前述のように構成される本発明の第１の実
施例において、いま、図示しない手段からデバッグデー
タの採取開始の指示があり、デバッグデータをキャッシ
ュメモリに書き込むモードにされると、セレクタ１４
は、通常データ転送パス１５からデバッグデータ転送パ
ス１６を選択するようにその切替えが制御される。そし
て、キャッシュメモリに対する書き込みカラム指示レジ
スタ１３がある値に初期設定される。

【００１５】その後、キャッシュメモリ１１は、別に指
示されるトリガに従って、デバッグデータ転送パス１６
上に転送されてくるデバッグデータを、キャッシュメモ
リ書き込みカラム指示レジスタ１３により示されるカラ
ムに書き込み、当該カラムのデバッグデータ格納判定フ
ラグ１Ｃをオンとする。そして、この書き込みが行われ
る毎に、書き込みカラム指示レジスタ１３は、インクリ
メンタ１Ａによりインクリメントされる。前述のキャッ
シュメモリ１１へのデバッグデータの書き込み、書き込
みカラム指示レジスタ１３のインクリメントは、デバッ
グデータの採取終了の指示があるまで繰り返し実行され
る。

【００１６】これにより、キャッシュメモリ１１は、各
カラムにデバッグデータを格納することができる。

【００１７】そして、図示しない手段からデバッグデー
タの採取終了の指示があり、通常のキャッシュ動作を行
うモードにされると、セレクタ１４は、デバッグデータ
転送パス１６から通常データ転送パス１５を選択するよ
うにその切替えを行う。

【００１８】通常モードへの復帰後、デバッグデータが
書き込まれたカラムに対する通常データの書き込みを抑
止して、他のカラムに通常データを書き込む処理が実行
される。但し、この通常データの書き込み抑止は必須で
はない。

【００１９】前述したデバッグデータの採取開始／終了
の指示は、命令によるプログラムを開始したとき、演算
処理装置の外部からの信号による指示等であってよく、
さらに、終了指示としては、全カラムへのデバッグデー
タ書き込み終了を契機とする方法もある。

【００２０】このデバッグデータの採取時のデバッグデ
ータをキャッシュに書き込むものとすると、前述したデ
バッグデータの採取開始／終了の指示、すなわち、デバ
ッグモードのセット／リセットの指示は、具体的には次
のような方法によることができる。

【００２１】デバッグモードのセット方法 （ａ）診断用メッセージ等の専用命令を用いて、ソフト
ウェア的にデバッグモードにセットする方法。 （ｂ）ハードウェアのある条件、例えば、キャッシュミ
スを検出したときに、デバッグモードにセットする方
法。 （ｃ）ＬＳＩチップの外部からの信号、例えば、ＬＳＩ
チップの外部インタフェースで特別な信号あるいはシー
ケンスが“１”となったとき、デバッグモードにセット
する方法。

【００２２】デバッグモードのリセット方法 （ａ）専用命令を用いて、ソフトウェア的にデバッグモ
ードをリセットする方法。 （ｂ）ハードウェアのある条件、例えば、障害検出／ス
トップを検出したときに、デバッグモードをリセットす
る方法。 （ｃ）全カラムへのデバッグデータの書き込みが終了し
たときに、デバッグモードをリセットする方法。

【００２３】前述したデバッグモードの情報は、フリッ
プフロップ等に保持され、書き込みデータの選択に用い
られる。また、デバッグモードのセット／リセットをど
の方法により行うかを指定し、それを保持するレジスタ
を設けることにより、前述した方法の何れを使用して
も、あるいは、複数の方法を混在させて使用しても、デ
バッグモードのセット／リセットを制御することが可能
である。

【００２４】前述したようにしてキャッシュメモリ内に
書き込まれた実機デバッグ時のデバッグデータは、専用
命令を用いたソフトウエア的手段等により読み出すこと
ができる。

【００２５】前述した本発明の第１の実施例によれば、
デバッグデータ格納専用のＲＡＭをＬＳＩ内に内蔵する
ことなく、デバッグデータをキャッシュメモリ内に格納
することができ、しかも、デバッグデータ採取時にＬＳ
Ｉピンを使用する必要もないので、ピン数による制約か
ら開放されると共に、内蔵キャッシュメモリと同程度の
高周波数でデバッグデータを採取することができる。

【００２６】図２は本発明を適用した演算処理装置の第
２の実施例の構成を示すブロック図である。図２におい
て、２８はデバッグデータ書き込み開始アドレス指示レ
ジスタ、２９はデバッグデータ書き込み終了アドレス指
示レジスタ、２Ｂは比較器であり、他の符号は図１の場
合と同一である。

【００２７】前述した本発明の第１の実施例は、キャッ
シュメモリ１１の全面をデバッグデータ格納エリアとし
て使用することが可能なものであるとして説明したが、
図２に示す本発明の第２の実施例は、キャッシュメモリ
の１部のみをデバッグデータ格納エリアとして使用する
ようにしたものである。前述した本発明の第１の実施例
では、キャッシュメモリが縮退動作を行うためにキャッ
シュミスが過剰に発生し、デバッグ対象現象が発生しな
くなる等の不具合が生じる恐れがあり、この本発明の第
２の実施例は、それへの対処手段を講じたものである。

【００２８】本発明の第２の実施例は、図２に示すよう
に、図１に示す本発明の第１の実施例の構成に、デバッ
グデータ書き込み開始アドレス指示レジスタ２８、デバ
ッグデータ書き込み終了アドレス指示レジスタ２９、デ
バッグデータ書き込み終了アドレス指示レジスタ２９と
書き込みカラム指示レジスタ１３との内容を比較する比
較器２Ｂを加えて構成されている。

【００２９】いま、図２において、キャッシュメモリ１
１のカラムアドレスが８ビットで構成されているものと
し、デバッグの対象となっている現象ではカラムアドレ
スの“００００００００”から“００１１１１１１”に
対応するキャッシュメモリのカラムをアクセスしている
ものとする。

【００３０】そして、本発明の第２の実施例は、カラム
アドレス“００００００００”から“００１１１１１
１”に対する通常の読み出しアクセスを許可する一方、
カラムアドレス“０１００００００”から“１１１１１
１１１”に対してデバッグデータの書き込みを行うよう
にしている。このため、本発明の第２の実施例は、カラ
ムアドレス“００００００００”から“００１１１１１
１”の通常データが、デバッグデータにより上書きされ
ることが無いためインキャッシュ状態のまま保存され、
デバッグデータ採取中であっても、カラムアドレス“０
０００００００”から“００１１１１１１”へのアクセ
スにより過剰なキャッシュミスが生じることがなくな
り、デバッグを行う対象の現象が変化する恐れを低減す
ることができる。

【００３１】前述したように構成される本発明の第２の
実施例において、デバッグデータ書き込み開始アドレス
指示レジスタ２８は、カラムアドレス“０１０００００
０”の値に、デバッグデータ書き込み終了アドレス指示
レジスタ２９は、“１１１１１１１１”の値に、それぞ
れソフトウエア等の手段により予め設定される。

【００３２】そして、図示しない手段からデバッグデー
タの採取開始の指示があると、デバッグデータ書き込み
開始アドレス指示レジスタ２８の内容がキャッシュメモ
リ書き込みカラム指示レジスタ１３に転送される。その
後、キャッシュメモリ１１は、図１により説明した本発
明の第１の実施例の場合と同様に、キャッシュメモリ書
き込みカラム指示レジスタ１３により示されるカラムに
書き込む処理を行う。キャッシュメモリ書き込みカラム
指示レジスタ１３の内容とデバッグデータ書き込み終了
アドレス指示レジスタ２９の内容とは、前述の動作中、
比較器２Ｂにより比較されており、これらが等しくなる
と、デバッグデータの書き込み動作が終了させられる。

【００３３】前述した本発明の第２の実施例は、デバッ
グデータの採取動作と通常のキャッシュ動作との競合が
キャッシュメモリ上で発生する可能性がある。これに対
処するための方法として、次の３つの方法があり、本発
明では、そのいずれを使用してもよい。

【００３４】第１の方法は、デバッグデータ採取時、当
該キャッシュの全てが縮退しているとして扱うようにす
る方法であり、この方法は、結果として、図１により説
明したものと同一となる。第２の方法は、デバッグデー
タ採取時、当該キャッシュに対する読み出しのみを許可
する方法である。第３の方法は、デバッグデータ採取
時、当該キャッシュに対する読み出し、及び、書き込み
の両方を許可する方法である。

【００３５】すなわち、第１の方法は、デバッグデータ
採取中に当該キャッシュへの通常データの読み出しまた
は書き込み要求があっても無視するもので、読み出し／
書き込み要求を下位階層のメモリシステムへ転送するも
のである。第２の方法は、書き込み要求に対して第１の
方法と同様に扱い、読み出し要求に対して、アドレスを
キャッシュメモリ読み出しカラム指示レジスタに格納し
て読み出しポート１７より通常データを読み出す処理を
行うものである。

【００３６】また、第３の方法は、通常のキャッシュ動
作による書き込みとデバッグデータ採取による書き込み
との２個の書き込み動作が同時に要求される可能性があ
る。このため、この第３の方法は、１マシンサイクルを
半分に分け、前半の半サイクルでデバッグモニタデータ
の書き込みを行い、後半の半サイクルで通常データの書
き込みを行う等の処理が必要なものである。読み出しに
関しては、第２の方法と同様である。

【００３７】前述した本発明の第２の実施例によれば、
本発明の第１の実施例の効果に加えて、キャッシュミス
を過剰に発生させデバッグ対象現象が再現しなくなる等
の不具合の発生を防止することができる。

【００３８】

【発明の効果】以上説明したように本発明によれば、デ
バッグデータ格納専用のＲＡＭをＬＳＩ内に内蔵するこ
となく、実機デバッグ時のデバッグデータをキャッシュ
メモリ内に格納することができ、しかも、デバッグデー
タ採取時にＬＳＩピンを使用する必要もないので、ピン
数による制約から開放されると共に、内蔵キャッシュメ
モリと同程度の高周波数でデバッグデータを採取するこ
とができ、これにより、ＬＳＩデバッグのための効率的
なツールを提供することができる。

【００３９】さらに、本発明によれば、キャッシュミス
を過剰に発生させデバッグ対象現象が再現しなくなる等
の不具合の発生を防止することができる。

【図面の簡単な説明】

【図１】本発明を適用した演算処理装置の第１の実施例
の構成を示すブロック図である。

【図２】本発明を適用した演算処理装置の第２の実施例
の構成を示すブロック図である。

【符号の説明】

１１ キャッシュメモリ １２ キャッシュメモリ読み出しカラム指示レジスタ １３ キャッシュメモリ書き込みカラム指示レジスタ １４ 書き込みデータセレクタ １５ 通常データ転送パス １６ デバッグデータ転送パス １７ 読み出しポート ２８ デバッグデータ格納開始アドレス指示レジスタ ２９ デバッグデータ格納終了アドレス指示レジスタ １Ａ インクリメンタ ２Ｂ 比較器 １Ｃ デバッグデータ格納判定用フラグ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 キャッシュメモリを内蔵する演算処理装
   置の実機デバッグ時のキャッシュメモリの制御方式にお
   いて、通常のキャッシュメモリ動作を行うモードとデバ
   ッグデータをキャッシュメモリに書き込むモードとを設
   け、デバッグ情報書き込みモードで、キャッシュメモリ
   にデバッグデータを書き込むことを特徴とするキャッシ
   ュメモリの制御方式。
2. 【請求項２】 前記キャッシュメモリは、デバッグデー
   タを書き込み可能なカラムが指定されていることを特徴
   とする請求項１記載のキャッシュメモリ制御方式。