JPH08124321A - 出力信号高速復号方法および装置 - Google Patents
出力信号高速復号方法および装置Info
- Publication number
- JPH08124321A JPH08124321A JP25321194A JP25321194A JPH08124321A JP H08124321 A JPH08124321 A JP H08124321A JP 25321194 A JP25321194 A JP 25321194A JP 25321194 A JP25321194 A JP 25321194A JP H08124321 A JPH08124321 A JP H08124321A
- Authority
- JP
- Japan
- Prior art keywords
- decoding
- signal
- maximum likelihood
- block
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Error Detection And Correction (AREA)
Abstract
る。 【構成】 入力信号を信号分配器(103)でブロックに
分割し、これを複数の最尤復号装置(104)の一つに順
次供給する。、各復号装置では、バッファ記憶装置(10
6)にこれを蓄えて復号処理を低速で行い、この結果を
バッファ記憶装置(108)から並列に出力する。 【効果】 低速な回路技術により、必要な動作速度の最
尤復号装置が提供される。また、復号装置内部に直並列
変換を統括して、復号処理以後の信号処理装置に並列低
速で処理結果を供給できる。
Description
法、およびこれを実現するための装置に関する。
からの信号は、ある特定の時間間隔(伝送ビット間隔)
ごとの信号振幅値に、一定の規則により対応付けられる
2進符号ビット情報を有している。このチャネル出力信
号は復号装置によって、対応する元の2進符号列へと変
換される。しかし、このチャネル出力信号は、チャネル
伝送中に、種々の要因により雑音や歪みが重畳されるた
め、復号装置による符号変換では著しく信頼度が低下
し、大容量/高速な通信や情報記憶再生において、大き
な問題となる。
来よりしばしば用いられる。最尤復号法は、与えられた
受信信号列に対して、考えられうる元の符号列の全ての
組み合わせの中から、最も受信される見込みが大きいも
のを復号結果として選択する。この場合、符号列は互い
に独立に検出されるのではなく、信号の前後関係が考慮
されて検出される。この最尤系列推定処理を有限の回路
規模と計算量とで実施する手段として、ビタビアルゴリ
ズムが広く用いられている。ビタビアルゴリズムは、動
的プログラミング形式を用いて、最尤系列推定を効率的
に実施し、その詳細は、G.D.Forney Jr.,"The Viterbi
Akgorithm," Proceedings of the IEEE61(3),March 197
3(”ザ ビタビ アルゴリズム”、プロシーディング
ス オブアイイーイーイー)やG.D.Forney Jr.,"Maximu
m-Likelihood sequence estimation of digital sequen
ces in the presence of intersymbol interference,"I
EEE Transaction on Information Theory ,vol.IT-18,N
o.3,pp363-378, May 1972(”マクシマム ライクリー
フッド シーケンス エスティメーション オブディジ
タル シーケンスイズ イン ザ プレセンス オブ
インターシンボル インターフェアランス”、アイイー
イー イートランザクション オン インフォメーショ
ン セオリー)など、広範に開示されている。
定の方法は、復号信号が入力されるごとに再帰的演算処
理を繰り返す。すなわち、直前到来信号までの複数の推
定候補系列とその尤度を保持しこれを新しい入力信号の
情報を用いて更新する形で進められる。そして、保持す
る候補系列を十分に長くとることにより、その複数候補
系列間の初期の部分の一致収束を見ながら、あるいは、
現時点において最も高い尤度を有する候補系列の初期の
部分を選択する方法で、逐次復号結果を決定し、その結
果を出力していく。上記の最尤系列推定器には、入力さ
れる一連の信号系列に対して、逐次、推定候補系列を選
択し尤度の計算が必要となる。そのための構成として、
例えば入力信号に対する尤度計算と、この計算結果と
過去の候補系列に対する尤度とを加算し、新たな候補系
列を選択するための演算判定回路、一入力毎に更新さ
れる複数の候補系列を逐次保持しておくためのシフトレ
ジスタ群、が必要とされる。そして、その復号形態は、
復号器に一つの信号が入力されると、一定の遅延をもっ
て、過去何ビットか以前の入力信号に対する復号結果が
出力される。
は、各ビットタイミングでのサンプル信号値に対する判
定を、その信号値の単独の値のみから判定するのではな
く、判定すべき信号値の前後の関係を利用して推定す
る。この信号前後の関係は、送信や記録前の符号に対し
て畳込み符号などの誤り訂正符号化技術により一定の関
係を付加する場合、符号から信号への変換(変調)時に
付加される場合、あるいは、記録再生系や伝送系のもつ
伝達特性によって信号出力の結果として与えられる場
合、など様々な要因によって考慮される。
ゴリズムを用いた最尤復号では、その系列推定のため
に、各候補系列に対する尤度計算を行って、再帰的な演
算処理を繰り返すことが要求される。このように従来技
術では、一入力信号の到来ごとに、一つ以前の入力信号
までに対する尤度結果を用いて、入力信号による新たな
尤度の更新と新たな系列選択のための判定を行なうこと
が要求される。その結果、尤度の計算と判定に関する複
雑な演算処理を一入力信号時間内に完了しなければなら
ないことが本質的に要求される。同時に、逐次更新され
る候補系列を保持するために高速なシフトレジスタが必
要とされる。したがって、従来の最尤復号処理の高速化
には、回路技術の制約に起因する限界があった。加え
て、最尤復号出力が高速化されることにより、これに接
続する後段データ処理にも高い負荷がかかることにな
る。
化を達成するために従来生じていた制約を排除し、高速
に伝送されるチャネル出力の一連の信号列に対し、最尤
復号方法を用いた復号処理を高速化するための復号処理
形態および装置を提供することである。
れる一連の信号列に対する復号処理を、低速な回路を用
いて実質的に高速に処理する復号方法及びその方法を実
施するための装置を提供することである。
め、本発明では、復号器に入力される一連の信号を、一
定の長さのブロックに分割し、この分割信号ブロックを
複数の最尤系列推定器に順次供給する。各最尤系列推定
器には、この供給された信号ブロックを記憶する装置を
設けて、ここに一旦、供給された信号ブロックを保持さ
せる。そして、各復号器では、この内容を装置固有の速
度で読みだして、最尤復号アルゴリズムを実施する。ブ
ロックごとに最尤推定された結果として得られた復号ビ
ット列は、その決定とともに逐次、これを記録するレジ
スタ装置に記録されていく。このレジスタ装置も最尤系
列推定器ごとに設けられ、ここには、その復号器に供給
された信号ブロックに対応する復号ビット列が最終的に
保持される。この復号ビットが保持されるレジスタ装置
は、全てのビットの内容を確定後、各ビットを並列に出
力することができるものとし、この出力情報を、最初に
最尤系列推定器に信号ブロックを供給した順序で選択す
ることによって、復号器に入力される信号に対応する一
連の復号結果を得る。
して、これを複数の最尤系列推定器に記憶したのち、最
尤系列推定を実施することで、低速な最尤復号処理が許
容される。また、各ブロックに対する復号結果が完全に
確定した後、これを並列に復号回路から出力すること
で、これ以後の処理回路において、高速な信号復号処理
に対処可能となる。
理を複数の最尤復号装置で分割して処理するため、単一
の最尤復号装置で復号処理を行う時よりも数倍は高速の
復号処理が可能となる。
符号系列へ変換して、出力する信号復号処理を高速かつ
高信頼に実現する手段を提供する。入力された信号は、
ある特定の時間周期における振幅情報は、一定の規則で
対応付けられるビット情報を保持する。この振幅情報が
検出されてビット符号へと変換されてディジタル再生が
なされる。このため、多くの場合、この時間周期で信号
をサンプリングした離散的信号値を用いて、ディジタル
信号処理および復号処理を行う。以下に示す本発明の実
施例では、ディジタル処理により実現例を用いて説明す
るが、連続的な信号にアナログ信号処理の電子回路技術
を用いても、本発明の実施は可能である。
するための基本的構成を示す。
処理装置101によって復号処理を行う前処理が施されて
から、復号装置102に入力される。信号処理装置101 で
の具体的な前処理は、復号装置が適用される受信装置や
記録再生装置などにより異なる。後に図9を用いて説明
するが、一般には、信号の増幅やフィルタによる雑音除
去、等化回路による再生信号の波形整形処理、信号間干
渉除去などを行うための回路などが含まれる。信号処理
装置101 により、復号処理が正常に行われるよう入力信
号の信号状態が回復された後、信号処理装置101 からの
出力信号が本発明の復号装置102 に供給される。本実施
例では、この信号処理装置101 は復号装置102 の入力に
設けられているが、この場所に限定されるものではな
い。例えば、後述する信号分配装置103 の各々の出力の
後独立に設けられてもよい。復号装置102 内の最尤復号
装置104 の各々の入力に対して前処理動作をするもので
あれば、信号処理装置101の配置位置は本発明の本質に
係るものではない。本発明の実施例では、信号処理装置
は、信号分配装置103 の入力側かつ、復号装置102 の外
部に配置された構成を例にとるものとする(図1)。
いて、複数の最尤復号装置104を並列に設けることにあ
る。この構成によって、入力された信号を分割し、復号
処理を行うことにより、復号処理の高速化を実現するこ
とができる。一般に最尤復号装置は、受信された雑音や
歪みを含む入力信号系列から、最も可能性が高いと考え
られる元の送信符号系列を推定(最尤系列推定)する手
段であり、通常、ビタビアルゴリズムなどの動的プログ
ラミング形式を用いて行われる。しかしながら、最尤復
号処理では、各入力信号に対する演算処理の結果を直後
の入力信号の処理に使用する再帰的処理を要求されるた
めに、この点が隘路となって、1つの最尤復号装置で高
速な最尤復号処理を行うには、回路技術的な限界が生ず
る。この問題を解決するため、複数の最尤復号装置104
より、入力信号系列を分割して並列に処理し、実効的に
動作速度を上げることが原理的に有効な手段である。一
方、必要とされる動作速度に対して、複数の最尤復号装
置102 によって並列動作が可能となれば、個々の最尤復
号装置102 は、低速なもので実現でき、回路実現上の低
コスト化が可能となる。
理装置101で前処理を施されて復号装置102に出力され
る。復号装置102は時系列に入力される信号を所定の時
間間隔で複数の出力端子に分配する信号分配装置103
と、分配された信号に最尤復号処理を施す最尤復号装置
群104と、最尤復号装置群104からの出力を所定の順序で
出力する選択装置110とから構成される。
03により一定の長さ(kビット)のブロックに分割さ
れ、各々の最尤復号装置へと巡回的に供給される。信号
分配装置103では入力されたビット信号の入力タイミン
グが検出され、kビット目の入力信号のビットタイミン
グごとに出力先の最尤復号装置104を変更しながら、信
号を連続kビットごとのブロックに分割する役割を果た
す。n個の最尤復号装置104 の各々には、一定の周期で
kビット長に分割された連続信号系列(ブロック)が供
給され、信号分配装置103によって、次に信号ブロック
が供給されるまでの時間内に、供給された信号ブロック
に対する最尤復号処理を完了する。入力信号をn個の最
尤復号装置(104-1〜104-n)にブロック分割して供給す
ることによって、原理的に単体の最尤復号装置の動作速
度のn倍の復号動作速度を実現することができる。
は、供給された信号ブロックを構成する個々の信号値を
分配して並列に出力するブロック分配器105と、分配さ
れた個々の信号値を独立に保持し、独立に出力可能な入
力ブロックバッファ記憶装置106 と、この入力ブロック
バッファ記憶装置106 の個々の記憶セルに記憶された信
号値を用いて、入力ブロック信号系列に対する最尤系列
推定を実施する判定器107 とを有する。このように、各
々の最尤復号装置104-iでは、入力ブロックバッファ記
憶装置106の各記憶セルから、信号値を順次所定の速度
で読みだすことで、入力端子100 での信号入力における
復号ビットの伝送速度に対して、より低速な最尤復号処
理が許容される。
推定結果(復号結果)を保持するのが出力符号バッファ
記憶装置108である。出力符号バッファ記憶装置108 に
は最尤系列推定により得られた復号全ビットの結果が記
憶されている。選択装置110は、個々の最尤復号装置104
-i内の出力符号バッファ記憶装置108 の内容を得て、信
号分配装置103において入力信号ブロックが各最尤復号
装置104-iに分配されたときと同じ順番で順次選択して
並列に出力する。出力符号バッファ記憶装置108 に蓄え
られるブロックの最尤復号結果のビット列は、入力ブロ
ックバッファ記憶装置106 の各記憶セルに蓄えられる入
力信号ブロックの信号値列に対応している。そして、こ
の出力符号バッファ記憶装置108からの並列読み出し線1
09からの復号ビットは、選択装置110で選択された順序
で符号復調器112 へと入力され、所定の符号ビットの復
調処理を行った後に出力端子113から、上位の処理装置
へと出力される。
的に入力された入力信号は信号分配装置103により、所
定のブロックに分割されて個々のブロックが対応する最
尤復号装置104-iで最尤復号されてブロック単位に順次
読み出される。ブロック単位で復号された復号ビット列
は、並列に読みだされて復調処理が行われる。このた
め、最尤復号装置104 は、入力された信号を直並列変換
するためのブロック分配器105と個々の信号値を保持す
る入力ブロックバッファ記憶装置106、および、これに
対する復号結果を得る出力符号バッファ記憶装置108 を
有し、この出力符号バッファ記憶装置108 から並列読み
出し線109 によって、並列同時に復号結果が出力される
点に構成上の特徴がある。
定の原理の説明図である。ここでは、具体例として、+
A,0,-Aの 3値振幅からなる入力信号を復号する例を示
す。タイミングクロック202を用いて信号200はビットタ
イミングでのサンプル点201が識別される。信号振幅+A
または-Aはビット”1”に、また、サンプル点で得られ
た信号振幅0はビット”0”に対応付けられて、復号ビ
ット系列220が得られる。この信号/符号変換形態は、
磁気記録などの記録再生信号に対して、よく用いられる
ものであり、このときの+Aと-Aの振幅値は、振幅値0の
合間に交互に出現する。
-Aの振幅値が交互に出現するという、前後関係が成り立
っている。このような前後関係は、パーシャルレスポン
スクラス4系の伝達特性をもち、磁気テープ装置、磁気
ディスク装置、VTR装置などに用いられる記録再生系の
出力信号が一般的に有する伝達特性の形態である。
後関係を図式的に表現するものが、状態遷移図203であ
る。状態遷移図203は、信号200の時間的推移とともに、
各時刻における信号の2つの状態(サンプル点で識別さ
れるパルスの極性が+Aの場合、-Aの場合の2つの状態)
が時間的に推移することを示している。各時刻において
信号200は状態P(204)と状態N(205)の2つの状態をと
りうる。4種類の状態遷移を矢印206〜209により示すタ
イミングクロック202によって信号200のサンプル点201
の値が1つ与えられる毎に、2つの状態の何れかから何
れかに、1つずつ状態が推移する。状態P(204)はそれ
以前のパルスの極性が+Aであることを、状態N(205)は
極性が-Aであることを、それぞれ示す。状態遷移206の
矢印は状態N(205)から状態P(204)への推移、すなわ
ち、この時刻における極性+Aのパルス信号の出現を示し
ている。同様に、状態遷移207の矢印は状態P(204)から
状態N(205)への推移を表わし、この時刻における極性-
Aのパルス信号の出現を示している。一方、状態遷移20
8、209とは同一状態間状態P(204);状態N(205)の推移
を表わす。2状態間の移動を引き起こさない、というこ
とで、信号200は、パルス極性が生じない信号値0のレ
ベルが現われることが示される。この状態遷移図203の
状態推移が定まると、極性+Aと極性-Aの間を交互に推移
する信号のパターンを一意に確定できたことになる。こ
の状態遷移の過程を推定して、遷移206と207の時刻に復
号ビット"1"を、遷移208と209の時刻に復号ビット"0"を
対応させれば、復号ビット系列220が得られる。この状
態遷移図203と実際の信号200の間の対応をとりつつ、信
号200に最も適合する状態遷移を推定して、これに対応
する復号結果をえるのが、最尤復号(最尤系列推定)で
ある。従来の最尤復号器では、信号200からの状態遷移
図203の推定を、1つの復号器により行っていた。本発
明では、判定する信号200 を、一定の長さのブロックに
分割して、個々のブロック内での最尤推定を行う。具体
的には、信号200及びこれに対する推定状態遷移図203を
状態推定区間210a〜210dの様に6状態間5ビット分の一
定区間に分割し、この分割されたブロック211a〜211dご
とに状態遷移推定を行う。図1に示す複数個の最尤復号
装置のそれぞれには、各区間(ブロック)211a〜211dの状
態遷移推定が独立に割り当てられる。分割されたブロッ
ク211a〜211dごとの状態遷移推定から求められる復号結
果を、ブロック分割を行った順番に最構成し、復号系列
212が与えられる。通常はブロック毎の復号結果を逐次
的に並べ変えることはなく、ブロック内の状態推定が確
定した以後、ブロックに対する復号結果をまとめて並列
に出力し、上位の処理に転送する。これによって、復号
回路以後のすべての実現回路において高速動作が不要と
なる。図2の示した本発明の復号処理を具体的に実現す
る手段として、信号200を状態推定区間210a〜210dのブ
ロック211a〜211dに分割する手段として信号分配装置10
3、ブロック211a〜211dにおいて、それぞれの状態推定
に基づく最尤復号を実施する手段が最尤復号装置104 、
復号されたそれぞれの結果をブロック分割したもとの順
序に選択して、各々並列に読出して、上位の処理に転送
する手段が選択装置110に対応する。
チャネル特性上の制約から、予め記録符号の直流成分あ
るいは特定周波数成分を抑圧したり、符号ビット"0"ま
たは"1"の連続出現回数を制御するランレングス制限を
行う目的で、記録すべき符号を、符号変換規則により変
換(変調)する操作がしばしば行われる。あるいは、さ
らに上位の処理として、誤り訂正符号化が施される場合
もある。この場合、これを記録し、再生するには、復号
された符号結果に記録時と逆の符号変換操作を施して元
の符号へと再変換する(復調)処理、あるいは、誤り符
号化規則を検査して誤りビットを検出/訂正する操作が
必要となる。この場合、一定の符号長のブロック単位ご
とに、変復調を行うブロック符号化変調/誤り検出訂正
がしばしば適用される。本発明のブロック分割単位のビ
ット数を、この符号に適用されるブロック符号化変調/
誤り検出訂正の処理単位と同じ長さとして、同期させ、
ブロック単位の転送で復調処理の入出力まで行うことに
より、復号処理から復調/誤り訂正処理を経て、さらに
上位の処理に至る全ての処理をブロック並列による低速
処理で実現できる。また、個々の復号器に要求される状
態遷移推定の処理速度を大きく低減できる。
号の前後関係により行うためであり、原理的に信号をブ
ロック単位で分割して処理すると、ブロックの前端部と
後端部において最尤系列推定が困難となる。よって従来
の復号処理では、最尤復号器を使用すると、信号のブロ
ック分割による並列化は困難である。本発明のブロック
単位の最尤復号処理を従来技術を用いて行う場合には、
分割された個々のブロック内の処理開始付近(前端部)
において、それ以前の信号情報がないために、復号の信
頼性が著しく低下したり、ブロック処理の終了付近(後
端部)でそれ以後の信号情報が得られないために状態遷
移の推定が未確定となってしまう等の問題が生じる。本
発明では、以下の実施例に示す構成により問題を解決し
てブロック最尤系列推定処理を行う。
最尤推定器において行われる系列推定の手順を説明す
る。具体例としてあげる信号および復号の規則は、図2
において述べたものと同様である。信号801 は、本来の
正しい信号のパターンを示しており、実信号802 では、
各サンプル点に雑音等の歪みが重畳して、正規の識別振
幅レベルには信号レベル変動が生じている。この実信号
802 から状態遷移図803を最尤系列推定して、復号系列8
00を得るためには、一般的にビタビアルゴリズムが用い
られ、各サンプル点ごとに以下のような手順を繰り返し
て、状態遷移の推定を進める。時刻kにおいてサンプル
値y(k)が与えられたとして、状態遷移の推定は次の
(1),(2)のように行われる。
る遷移(パス)を、時刻 k-1の状態P(821a)からによる
ものか(パス1、831a)、状態N(821b)からによるもの
か(パス2、831c)のいずれかに決定する。そのため直前
の時刻 k-1の、状態P(821a)に至るための累積尤度 M_P
(k-1)、状態N(821b)に至るための累積尤度 M_N(k-1)、
パス1が示す信号振幅値0と信号値y(k)の二乗誤差E1
(k)、およびパス2が示す信号振幅値+Aと信号値y(k)の二
乗誤差E2(k)を得て (数式1) パス1に対する総合尤度:E1(k)+M_P(k-1) 但し E1(k)
=(y(k)-0)^2 (数式2) パス2に対する総合尤度:E2(k)+M_N(k-1) 但し E2(k)
=(y(k)-A)^2 を評価し、小さい総合尤度をもつ方のパスを選択して、
次の時刻の累積尤度M_P(k)を選択した総合尤度で置き換
える。即ち、 (数式3) M_P(k)=Min( E1(k)+M_P(k-1), E2(k)+M_N(k-1) ) 但し、Min(A,B)はAとBのより小さいものを選択する演算
を示す。
を時刻 k-1の状態P(821a)からによるものか(パス3、8
31d)、状態N(821b)からによるものか(パス4、831b)い
ずれかを決定する。(1)と同様に、累積尤度M_P(k-1), M
_N(k-1)、パス3が示す信号振幅値-Aと信号値y(k)の二乗
誤差E3(k)、およびパス4が示す信号振幅値0と信号値y
(k)の二乗誤差E4(k)を得て (数式4) パス3に対する総合尤度:E3(k)+M_P(k-1) 但しE3(k)=
(y(k)-(-A))^2 (数式5) パス4に対する総合尤度:E4(k)+M_N(k-1) 但しE4(k)=
(y(k)-0)^2 を評価し、小さい方のパスに対する総合尤度を選択し
て、次の累積尤度M_N(k)を選択した総合尤度で置き換え
る。即ち、 (数式6) M_P(k)=Min( E3(k)+M_P(k-1), E4(k)+M_N(k-1)) 上記(1)(2)の手順による処理を図8に示す例の実信号80
2 のブロックに適用した場合には、状態遷移の結果は、
状態遷移図803 の太線で示すパスのようになる。
プル値y(k)の入力ごとに繰り返され、前サンプル値の結
果は、累積尤度M_P(k)とM_N(k)を介して、再帰的に処理
される。次のサンプル値の入力までには累積尤度M_P(k)
とM_N(k)とは、更新されていなければならないから、上
記(1)(2)の一連の処理は次の入力までに完了されなけれ
ばならない。ここに最尤系列推定の処理速度限界が生ず
る。
この限界を超えて向上させるには、上述の実施例に述べ
るように、復号する信号をブロックごとに分割し、並列
処理を実施する必要がある。
応する状態遷移図803 上に記された一連の太線パスは、
最大尤度で確定された状態遷移の推定結果である。しか
しながら、状態推定区間832aは、最初の累積尤度M_P
(0),M_N(0)の設定に依存して推定結果が変わりうる区間
であり、また状態推定区間833cは、未だパスの決定でき
ない部分である。したがって、分割されたブロックに従
来の最尤推定アルゴリズムをそのまま適用した場合に
は、ブロック内の全区間の復号において、最大尤度の信
頼度で推定を下すことは、困難である。初期の累積尤度
M_P(0),M_N(0)の設定によらず、最大尤度の系列推定結
果を得るためには、推定開始から、最低1回のパス2ま
たはパス3、すなわち状態Pと状態Nの間の遷移を経な
ければならない。図8においては、833a の状態推定区
間において、この状態Pと状態Nの間の遷移を含んだ分
岐状態推定834a が現れる。この経路選択によって、状
態Pから開始されたパスは打ち切られ、それ以後のパス
は、いずれも同じ側の状態(この場合は状態N)から開
始されたものが比較されることになる。したがって、こ
れ以後の相対尤度比較において、最初の累積尤度M_P
(0),M_N(0)の初期設定と無関係に尤度判定を行うこと
ができる。一方、833cの状態推定区間においても分岐状
態推定834aが現れることによって、それ以前のパスは、
状態Pに至るパス1本が生き残ることとなる。この2つ
の分岐状態推定834a, 834cが現れることによって、図8
の状態推定区間833bに対応する太線パスは確定されてい
る。このように最大尤度で確定するパスを得るために
は、その前後に分岐状態推定834a, 834cが出現する必要
があり、状態Pと状態Nの間の遷移が復号ブロックの前
後の過程において含まれなければならない。
(1)(2)の方法を用いて実現される。
するブロック長833bに対して前後に長くとる、つま
り、最尤推定系列を実施するブロック長を目的とする復
号系列804の長さより大きめにとることによって、復号
系列804における信頼度を高めることができる。復号系
列804における復号の信頼度を最大とするには、前後に
付加する推定の区間833aと区間833cのそれぞれに最低1
つのパス2またはパス3を含むようにすればよい。即ち、
この2つの区間内にビット”1”が必ず現われる符号列を
用いる。例えば使用する符号として、ビット”1”の最
大ビット間隔(最大0ラン長)がkビットの変調符号を
用いて、対象となる区間(833b)の前後に付加する推定区
間833aと833cをこのビット長kより大とすれば必要十分
となる。
示す実施例を図3に示す。図3において信号200および
状態遷移図203は、図2と同様の例である。最尤推定区
間ブロック210a〜210dに対して、実際に各最尤復号器に
供給されるブロック310〜312の長さは大きくとられる。
例えばブロック311は、復号結果323により構成される本
来の最尤推定区間長322bの前後の状態の変化を示すパス
分岐321aと321bを含むよう余剰評価ビットが付加され、
ブロック長322aが信号サンプルとして供給される。この
ブロック長322aにおいて、最尤推定区間322bの前後に付
加された余剰ビットには、変調符号のゼロランレングス
制限によって、ビット"1"が必ず最低1回出現するよう
にする。この前後に付加された余剰ビットの最尤推定で
は、パス分岐321aまたは321bが必ず起こる。前述したよ
うに最尤推定区間における区間の両端で原理的に生じう
る復号の誤りは、この2つのパス分岐321aと321bでの誤
り発生によって吸収される。したがって、本来の復号対
象であるブロック322aの復号結果には、何らの影響も生
じない。
時間的に隣接して供給され、信号ブロックの間に重複す
る部分が存在するため、復号処理としては必ずしも効率
的なものではない。
して最尤復号を行う実施例を図4を用いて説明する。本
実施例は、各ブロック内でのビット”1”の出現回数あ
るいは、出現回数の偶奇を制限した符号を使用する例で
ある。これによって、各ブロックの状態遷移がどの状態
から開始され、どの状態で終了するかを予め規定してお
く。ブロックの開始の状態と終了の状態があらかじめ決
められていれば、ブロック両端で生ずる上述の原理的な
復号誤りは回避される。図4(a)の例では、ブロック408a
〜408d内のビット"1"の数(信号ピーク+Aまたは-Aの出
現回数、換言すれば状態遷移図402における状態Pと状
態N間の遷移の回数)が、常に偶数個となるように、使
用する符号に制限を与えた例を示す。ビット"1"の個数
をブロック内で制限するために、それぞれのブロック
を、本来の復号ビットに1ビットのパリティビットを付
加したブロックで構成する。ブロック内のビット“1”
の数に制限を設けることによって、各ブロック408a〜40
8dの各開始点406a〜406dにおいて通過する状態遷移図40
2上の状態を特定することができる。例えば、状態遷移
図402においては、ブロックの各開始点406a〜406dで
は、常に状態Nを通過している。従って、各ブロックの
最尤推定の開始時点において、各状態に至る累積尤度を
適切に設定することができる。
る具体的な処理手順を説明する図である。図4(a)のよ
うに、各ブロックの開始状態が特定されれば、与えられ
たブロック内において最初に出現する非ゼロ信号パルス
の極性は一意に特定される。この図4の例では、各ブロ
ックに最初に生ずる状態PとNとの間の遷移は、N側か
らP側へと制限されるから、常に+Aの振幅パルスが最初
に現れることになる。図4(b) は、各ブロックの信号推
定を詳しく説明するためのものである。ここで、状態遷
移図の推定を開始するにあたり、二つの状態P(403)
と状態N(404)に対して、各状態に対する累積尤度M_P
(0)とM_N(0)を0に初期化して、復号処理を開始すると、
最初の+Aの信号パルス415に対して、適切な尤度で判定
ができない。言い換えれば、最初の信号パルス415 は、
復号誤りを起こしやすい結果となる。したがって、この
累積尤度M_P(0)とM_N(0)の初期値に適切な尤度差を持た
せるため、状態N(404) の通過条件である信号値-Aの付
加信号点411 を、最尤推定区間を示す実信号410の直前
に疑似的に加える。これは、復号するブロックの信号サ
ンプル系列の前に、実際にこのような付加信号点411 を
加えてもよいし、また、このような付加信号点411 が入
力された場合に得られる累積尤度M_P(k)とM_N(k)の値を
初期値として、通常の最尤推定処理を開始してもよい。
以上の処理を施す結果、実信号417に対する状態遷移図4
13が推定される。この図において、最終分岐パス412以
降の状態パスは未確定である。これは、それまでの状態
P(403)と状態N(404)の間の遷移が一回しか確定されて
いないためであるが、偶数回の遷移がブロック内に存在
するという最初の条件から、決定パス414 側が正しいパ
スと確定される。あるいは、ブロックの最後の状態(次
のブロックの開始状態)が状態N(404)で終了しなければ
ならないという制約から、決定パス414が正しいパスと
確定することもできる。
般化することは容易である。ブロック間の開始と終了時
の通過状態遷移を一意に制限するため、使用する符号に
一定の規則を設ける、あるいはブロック間に特定のビッ
ト列を挿入するなどして、上記図4の実施例は容易に実
現することができる。
を実施する回路構成を図7に示す。具体的には、図1に
おける最尤復号装置104 の構成例を示すものである。図
1の信号分配装置103からブロック分配器105の入力端子
700 に1ブロック分の連続信号値が供給される。ブロッ
ク分配器105 は供給された連続信号値をビットクロック
タイミング699 に同期して、個々の信号値を入力ブロッ
クバッファ記憶装置106 を構成する各記憶セルに順次記
憶していく。本実施例の個々の最尤復号装置内では、こ
の入力ブロックバッファ記憶装置106 の各記憶セルの内
容を読みだして、最尤系列推定を行う。このための装置
がバッファ選択装置701 である、この選択回路701を通
じて、入力ブロックバッファ記憶装置106 の各記憶セル
の内容に対して、最尤復号処理を行う。記憶セルから読
みだされた信号値 y(k) は、各状態パス1〜4に対応す
る自乗誤差値 E1(k)〜E4(k) を4つの自乗誤差演算装置
702a〜702dにより計算し、これと、状態Pおよび状態N
の累積尤度M_P(k-1)およびM_N(k-1)を加算する前出の
式(1)(2)(4)(5)に相当する演算を加算器703a〜703dで行
い、その結果を比較して最小値を得る式(3)および式(6)
の比較演算を比較器704aおよび704bで行う。各比較器70
4aおよび704bで選択された累積尤度M_P(k)およびM_N
(k)は、累積尤度レジスタ705aおよび705bに蓄えられ
る。また、各比較器704aおよび704bの2つの入力のどち
らが選択されたか、すなわち、各状態PおよびNに至る
パスとして、パス1とパス2およびパス3とパス4のそ
れぞれどちらが選択されたかを、復号レジスタ705aと70
5bのそれぞれに復号ビット結果”0”と”1”として記
憶していく。このとき、処理される入力ブロックバッフ
ァ記憶装置106 の記憶セルの位置と複号レジスタの記録
ビット位置は、カウンタ710 により対応づけられアドレ
スを指示される。また、パス2やパス3が選択された場
合、一方の複号レジスタの記録ビット位置以前の値は、
他方の複号レジスタの対応ビットの内容により置き換え
られる。この一連の複号レジスタ更新処理を行うのが、
レジスタ更新装置708a,708b である。最終的に入力ブロ
ックバッファ記憶装置106 の全てについて処理を終えた
後に復号レジスタ706aと706bの何れかを選択回路707 で
選択し、選択された復号レジスタ706a又は706bの内容を
並列に出力する。
3の最尤復号を実施するには、入力ブロックバッファ記
憶装置106 を図3の322aに対応するブロック長にとり、
選択した復号シフトレジスタ705aまたは705bの内容のう
ち、322bに相当する部分のみを選択回路707 を通じて並
列に読みだす。選択回路707は図1の選択回路110に対応
する。また、図4の最尤復号を実施するためには、付加
信号411 に対応する信号値を入力ブロックバッファ記憶
装置106 の最初の記憶セルの内容として記録しておき、
処理終了後に最終の状態に相当する側の復号シフトレジ
スタ705aまたは705bの内容を並列に出力する。本実施例
の構成上の特徴は、2ブロック分配器105 と入力ブロッ
クバッファ記憶装置106とバッファ選択装置701を持ち、
復号シフトレジスタ705aまたは705bの内容を並列に同時
に読み出す点にある。
を制限することにより、ブロック端部の最尤系列推定が
可能であった。よって、ブロック内のビット”1”の数
を制限できない場合には、ブロック開始の状態遷移図の
通過状態を一意に特定することはできない。ブロックご
とに独立に推定を進めるには、各状態からの開始を仮定
した状態遷移を複数進めておく必要がある。以下に示す
実施例では各状態からの開始を仮定する状態遷移をそれ
ぞれ行っておいて、別の復号器で行われる前ブロックの
最尤推定処理が終了した時点で、その結果を参照して、
どの状態から開始される状態遷移が正しかったかを選択
する。
合のブロック最尤推定の具体的な実施例を示す。
に対し、その開始状態を、状態Nと状態Pのそれぞれと
仮定し、状態遷移を推定するものである。図4(b)の実施
例と同様に、実信号推定範囲501と503の前に、振幅値-A
と+Aの付加信号点502と504をそれぞれ付加するものとし
て最尤推定を進め、状態遷移図505と506をそれぞれ得て
いる。この場合、それぞれの状態遷移図から得られる復
号結果508と509には、1ビットの違いが見られる。正し
い結果は、508か509のどちらか一方である。いずれかの
復号結果を選択するため、前ブロックの状態推定結果
(図5(c)と図5(d))の最終分岐パス515の状態を参照す
る。図5(c)のように最終分岐パス515が推定されている
ならば、決定パス516が成立する(状態Nで遷移終了)可
能性があることから、次のブロックには、図5(a)が接続
される。この接続するブロック間の尤度を判定するに
は、図5(c)の最終分岐パス515を生ずる信号値y(p) (51
7)と図5(a)の開始分岐パス516を生ずる信号値y(k)との
間で (数式7) y(k)-y(p)>+A の条件をチェックする。(数式7)の条件が、成立した
場合、図5(c)の最終分岐パス516と図5(a)の開始分岐パ
スでは、決定パス516と517を通過する尤度の方が大とな
るから、この2つの分岐点に、それぞれビット"1"の復号
結果を割り当てる。
定されているならば、決定パス520が成立する(状態P
が遷移終了)可能性があるから、次のブロックとして、
図5(b)が接続するものとして、上記と同様に、図5(d)の
最終分岐パス515を生ずる信号値y(p) (517)と図5(b)の
開始分岐パス516を生ずる信号値y(k)との間で (数式8) y(k)-y(p)<-A の条件をチェックする。(数式8)の条件が、成立した
場合、図5(d)の最終分岐パス516と図5(b)の開始分岐パ
スでは、決定パス520と521を通過する尤度の方が大とな
るから、この2つの分岐点に、それぞれビット"1"の復号
結果を割り当てる。上記式(数式7)または(数式8)
の条件が成り立つ以外の場合においては、未確定の分岐
パスの部分には、ビット"0"を割りあてることで、全て
のブロック間での最尤系列推定に関して整合のとれた復
号が実施できる。また、状態遷移図505および506に示す
ように、遷移推定の開始を、それぞれ異なる状態からの
開始としても、推定を進めるうちに、推定遷移図は、一
致する。すなわち、図5(a)と図5(b)の二つの推定遷移図
505と506において、互いに異なるのは、開始分岐パス51
6 の発生位置のみである。したがって、両者のパス推定
において、分岐パスが初めて現われた後に、推定遷移の
状態が一致した時点からは、どちらか一方の状態遷移推
定処理のみを進めればよく、他方の状態遷移推定結果と
しては、一方の推定結果によるものと同じものを継続し
て出力すればよい。このようにして、二つの状態遷移の
推定結果を照合して、両者が一致することを検知し、こ
の検知以後の状態遷移の推定による最尤復号処理を一方
の回路で行うことにより、実現回路の動作効率を上げ、
消費電力等を抑えることが可能である。
的に実現する回路構成を示す。図6に示す回路構成は図
1の実施例における個々の最尤復号装置104 に相当す
る。本実施例において、入力端子500 から、入力された
信号ブロックのサンプル値(図1の信号分配装置103の
出力)は、それぞれ、入力ブロックバッファ記憶装置50
2の各記憶セルに、ブロック分配501(図1の105に対
応)によって、順次記憶される。個々の記憶セルの信号
値は、出力線503 を通じて個別に読みだすことができ、
最尤系列推定器504aと504bにそれぞれ入力される。この
2つの最尤系列推定器504aと504bは、判定部505aと505b
によって、図5(a)と図5(b)に対応する2つの開始状態を
それぞれ仮定した最尤系列推定を、図7に示した技術と
同種の原理構成により実現し、入力ブロックバッファ記
憶装置502(図1の106に対応)の各記憶セルの内容に対
して逐次処理を行って行く。そして、判定部505a、505b
で、状態推移の確定した復号結果のビットの値を、復号
レジスタ507aと507b内の対応するビット位置に書き込
む。このため、判定部505aと505bの指示により、アドレ
ス線511aおよび511bを通じてレジスタビット位置を指定
し、レジスタ書き込み装置506aおよび506bを介して、復
号レジスタ507aと507b内の指定されたビット位置にビッ
ト情報を書き込む。比較検出器516 は、この2つの最尤
系列推定器504aと504bの推定状態遷移の結果を常に比較
しており、同じ入力ブロックバッファ記憶装置502 の記
憶セルからの入力値に対して、両者、推定状態遷移の結
果が一致することを検出して、この一致検知後の最尤系
列推定器504b の動作を停止することを指示する。同時
にアドレス切り替え器517 によって、復号レジスタ507b
の入力アドレス線511bを511aに切り替えて、以後の復号
レジスタ507aと507bには、判定部504aの推定結果に基づ
き、同じ記録がなされる。判定部505aと505bには、図5
(a)と図5(b)における開始分岐パスの位置をそれぞれ記
録する分岐アドレスレジスタ508aと508bが設けられてい
る。また、同様に図5(c)や図5(d)に見られる最終分岐パ
スの位置をそれぞれ記憶するポインタレジスタ509aと50
9bが設けられ、一連の状態遷移推定処理が判定部505aと
505bにおいて終了した結果、これには、最終分岐パスの
ビット位置が記録される。同時にこのときの最終分岐パ
スの状態は、状態レジスタ510aと510bにそれぞれ記憶さ
れており、これを参照して、このブロックでの最終分岐
パスの状態が図5(c)と図5(d)の場合のいずれであるかを
知ることができる。ブロックの開始分岐パスの復号結果
を決定するには、前ブロック復号器の端子A1から、前ブ
ロックの最終分岐パスの状態を参照して、これに接続さ
れる状態遷移推定が、最尤系列推定器504aと504bのどち
らに基づくものかを判定し、これに対応する分岐アドレ
スレジスタ508aと508bの内容を選択器521により選択し
て、入力ブロックバッファ記憶装置502の記憶セルか
ら、式(数式7)または(数式8)のy(k)に対応する値を選
択器523により読みだす。判定回路523は式(数式7)また
は(数式8)の判定を、前ブロック復号器からの端子A2に
より参照されるy(p)の値により実行して、開始分岐パス
に対する復号結果を523aと523bにより指示して、復号レ
ジスタ507aと507bに書き込む。(書き込みビット位置
は、アドレス線513aと513bに指示される)。また、この
判定回路523の出力523cにより、前ブロックの最終分岐
パスに対する復号結果も与える。一方、判定部504のア
ドレスポインタ509aの内容は、選択器519に参照され、
入力ブロックバッファ記憶装置502の記憶セルから、本
ブロックの最終分岐パスに対応する信号値を読みだし
て、端子A2を通じて、次ブロックの復号装置に送られ
る。同様に、状態レジスタ510aの示す本ブロックの最終
分岐パスの状態は、端子A2を通じて、次ブロック復号装
置に送られて、同様に処理される。以上の処理を完了す
ることによって、復号レジスタ507aまたは507bには、入
力ブロックバッファ記憶装置502に蓄えられた信号ブロ
ックに対応する復号ビット列が設定される。この2つの
復号レジスタ507aと507bのうち、前ブロック復号器の端
子A1が示す分岐パスの状態に対応する側の復号レジスタ
の内容を選択器524により選択する。そして、各ビット
並列読み出しによって、出力端子525に出力することが
できる。上記構成の復号器を並列に複数設けて、ブロッ
ク毎に完全な最尤系列推定による復号を実施することに
より、復号性能を低下させることなく、復号処理の大幅
な高速化が図ることが可能である。
用した実施例を図9に示す。記録媒体901 上から再生ヘ
ッド902 を通じて再生された信号は、増幅器903 を通じ
て所定の信号レベルに増幅されて、アナログフィルタ90
4 により雑音を除去した後にアナログ/ディジタル変換
器905 を通して離散信号値にサンプルされる。離散信号
値は、ディジタルフィルタ906 によって波形整形処理さ
れた後に本発明の復号装置102 に供給される。復号装置
102 内では、信号分配装置103 により、連続離散信号値
をブロック分割して、並列に設けた最尤復号装置104 に
供給し、ぞれぞれ復号処理を行う。そして、並列読みだ
し線109 から個々に読みだした復号結果を選択装置110
で順次選択して、並列出力線111 から符号復調回路112
に送出し、復調処理の後に上位の記録系制御装置907 へ
データ転送を行う。本発明の復号装置102 により、復号
処理以降のデータ処理および転送が並列化されて、再生
装置の高速化が図られる。
動作クロックその他の制約により制限されてしまう回路
を組み合わせることにより、単独動作速度よりも、高速
で動作可能な最尤復号装置を提供することができる。ま
た、復号結果が並列出力で得られるので、この復号装置
以後に並列処理が可能となり、時系列な信号処理に較べ
て、全体としての回路動作が高速になる。
例。
例。
る図。
ックバッファ記憶装置、503…出力線、504a-b…最尤系
列推定器、505a-b…判定部、506a-b…レジスタ書き込み
装置、507a-b…復号レジスタ、508a-b…分岐アドレスレ
ジスタ、509a-b…ポインタレジスタ、510a-b…状態レジ
スタ、511,512,513,518a-b…アドレス線、514a-b…書き
込み線、515a-b…出力線、516…比較検出器、523…判定
回路、519,522…データ選択器、516a…選択指示信号、5
17,521,523,524…選択器、523a-c…書き込み指示信号
線、524a…選択信号線、525…出力端子。
Claims (16)
- 【請求項1】通信または記憶装置チャネルにおいて、2
進符号列に基づく出力信号の離散的タイミング値から元
の符号列を最尤列の推定により復号する方法であって、
順次入力される信号の離散的タイミング値列を所定の長
さの信号ブロックに分割し、上記信号ブロックの各々に
対して独立に最尤系列推定による復号処理を施して元の
符号列を求め、上記信号ブロックに対する符号列を上記
信号ブロックを分割した順序で出力して、上記元の符号
列に相当する複合された信号値列を得ることを特徴とす
る復号方法。 - 【請求項2】使用する2進符号列の中のビット”0”の
最大連続数がkビットのとき、上記信号ブロックの長さ
は k+1ビット以上であることを特徴とする請求項1に
記載の復号方法。 - 【請求項3】上記信号ブロックの前後に連続する余剰の
信号値列をk+1個以上付加して復号を行うことを特徴
とする請求項2に記載の復号方法。 - 【請求項4】上記信号ブロックには、この信号ブロック
に相当する符号ブロック内の符号ビット”1”の数が所
定数に制限されるように固定長符号ビットが付加され
た、上記複合処理行われることを特徴とする請求項1か
ら3のいずれかに記載の復号方法。 - 【請求項5】通信または記憶装置チャネルにおいて、2
進符号列に基づく出力信号の離散的タイミング値から元
の符号列を最尤列の推定により復号する装置であって、
順次入力された2進符号信号列を所定の長さの信号ブロ
ックに分割する手段と、上記信号ブロックを単位として
複数個設けられた最尤系列推定器の各々に順次供給する
手段と、上記最尤系列推定器の各々から出力された復号
符号列の符号ビットが並列に入力され、順次選択された
上記復号符号列の並列出力結果を順次選択して、並列に
出力する手段とを有することを特徴とする復号装置。 - 【請求項6】上記2進符号列の中のビット”0”の最大
連続数はkビットであり、上記信号ブロックの長さはk
+1ビット以上の長さに分割された上記信号ブロックを
用いて復号が行われることを特徴とする請求項5に記載
の復号装置。 - 【請求項7】上記信号ブロックの前後に連続する余剰の
信号値列がk+1個以上付加された新たな信号ブロック
を用いて復号を行うことを特徴とする請求項5に記載の
復号装置。 - 【請求項8】上記信号ブロックに符号ビット”1”の数
が所定数となるように固定長符号ビットを付加して符号
ブロックを生成する手段を有し、上記符号ブロックを用
いて復号処理を行うことを特徴とする請求項5から7の
いずれかに記載の復号装置。 - 【請求項9】上記最尤系列推定器は、供給された上記信
号ブロックを構成する個々の離散的信号値を各々記憶す
る第1の記憶手段と、上記第1の記憶手段の内容を順次
出力して最尤系列判定を行う手段と、得られた最尤系列
判定結果から復号符号ビット列を記憶する第2の記憶手
段と、上記第2の記憶手段に記憶された復号符号ビット
列の各ビットを並列に出力する手段とを有することを特
徴とする請求項5から8のいずれかに記載の復号装置。 - 【請求項10】上記最尤系列推定器は、異なる初期状態
を設定して入力された単位信号ブロックに対して複数の
最尤系列判定結果を得る手段と、上記複数の最尤系列判
定結果をそれぞれ記憶する複数の記憶手段と、上記複数
の複数の最尤系列判定結果の一致を検出する比較検出手
段と、上記最尤系列が一致した場合には1の最尤系列判
定結果を上記複数の記憶手段に記憶させ、1単位前の信
号ブロックの最尤系列推定の結果に基づいて上記信号ブ
ロックの初期状態を決定し、決定された初期状態と一致
する初期状態を有する最尤系列判定結果を選択的に出力
する選択手段を有することを特徴とする請求項5から9
のいずれかに記載の復号装置。 - 【請求項11】請求項5から10のいずれかに記載の復
号装置を搭載することを特徴とする通信受信装置。 - 【請求項12】請求項5乃至10のうちいずれかに記載
の復号装置を搭載することを特徴とする記憶装置。 - 【請求項13】上記所定数は奇数であることを特徴とす
る請求項4に記載の復号方法。 - 【請求項14】上記所定数は偶数であることを特徴とす
る請求項4に記載の復号方法。 - 【請求項15】上記所定数は奇数であることを特徴とす
る請求項8に記載の復号装置。 - 【請求項16】上記所定数は偶数であることを特徴とす
る請求項8に記載の復号装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25321194A JP3634879B2 (ja) | 1994-10-19 | 1994-10-19 | 出力信号高速復号方法および装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25321194A JP3634879B2 (ja) | 1994-10-19 | 1994-10-19 | 出力信号高速復号方法および装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004320037A Division JP3778205B2 (ja) | 2004-11-04 | 2004-11-04 | 出力信号高速復号方法および装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08124321A true JPH08124321A (ja) | 1996-05-17 |
| JP3634879B2 JP3634879B2 (ja) | 2005-03-30 |
Family
ID=17248108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25321194A Expired - Lifetime JP3634879B2 (ja) | 1994-10-19 | 1994-10-19 | 出力信号高速復号方法および装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3634879B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000068906A (ja) * | 1998-05-30 | 2000-03-03 | Koninkl Philips Electronics Nv | デジタル伝送システム用受信機 |
| JP2010130193A (ja) * | 2008-11-26 | 2010-06-10 | Sumitomo Electric Ind Ltd | 誤り訂正復号装置 |
| JP2012034421A (ja) * | 2011-11-16 | 2012-02-16 | Sumitomo Electric Ind Ltd | 誤り訂正復号装置 |
| JP2014099939A (ja) * | 2014-02-28 | 2014-05-29 | Sumitomo Electric Ind Ltd | 誤り訂正復号装置 |
-
1994
- 1994-10-19 JP JP25321194A patent/JP3634879B2/ja not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000068906A (ja) * | 1998-05-30 | 2000-03-03 | Koninkl Philips Electronics Nv | デジタル伝送システム用受信機 |
| JP2010130193A (ja) * | 2008-11-26 | 2010-06-10 | Sumitomo Electric Ind Ltd | 誤り訂正復号装置 |
| US8572453B2 (en) | 2008-11-26 | 2013-10-29 | Sumitomo Electric Industries, Ltd. | Error correcting decoding apparatus for decoding low-density parity-check codes |
| US8904259B2 (en) | 2008-11-26 | 2014-12-02 | Sumitomo Electric Industries, Ltd. | Error correcting decoding apparatus for decoding low-density parity-check codes |
| US9203433B2 (en) | 2008-11-26 | 2015-12-01 | Sumitomo Electric Industries, Ltd. | Error correcting decoding apparatus for decoding low-density parity-check codes |
| JP2012034421A (ja) * | 2011-11-16 | 2012-02-16 | Sumitomo Electric Ind Ltd | 誤り訂正復号装置 |
| JP2014099939A (ja) * | 2014-02-28 | 2014-05-29 | Sumitomo Electric Ind Ltd | 誤り訂正復号装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3634879B2 (ja) | 2005-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5631977B2 (ja) | 読み取りデータ処理システムにおける動的スケーリングのシステムと方法 | |
| US6606728B1 (en) | Rate (M/N) code encoder, detector, and decoder for control data | |
| US6097769A (en) | Viterbi detector using path memory controlled by best state information | |
| JP2780612B2 (ja) | 磁気記録再生装置 | |
| US5384560A (en) | Maximum likelihood sequence metric calculator | |
| US6480984B1 (en) | Rate (M/N) code encoder, detector, and decoder for control data | |
| US6999532B2 (en) | Decoding circuit and method of Viterbi decoder | |
| EP1056084B1 (en) | Data decoding apparatus and data decoding method | |
| JPH05206872A (ja) | 出力信号復号方法および装置 | |
| JP3861409B2 (ja) | ディジタル信号再生装置 | |
| JP4029498B2 (ja) | ビタビ検出方法並びにビタビ検出装置 | |
| JP3567733B2 (ja) | 信号復号方法、信号復号回路及びこれを用いた情報伝送通信装置、情報記憶再生装置 | |
| US6516136B1 (en) | Iterative decoding of concatenated codes for recording systems | |
| US6532337B1 (en) | Digital-signal playback apparatus | |
| JP3634879B2 (ja) | 出力信号高速復号方法および装置 | |
| JPH08116275A (ja) | ディジタル信号復号化処理装置 | |
| JP3778205B2 (ja) | 出力信号高速復号方法および装置 | |
| JP3304631B2 (ja) | ビタビ復号方法及びビタビ復号装置 | |
| JP3753822B2 (ja) | ビタビ復号方法および装置 | |
| US6574290B1 (en) | Digital information reproducing apparatus and reproducing method | |
| JPH07122000A (ja) | 光ディスクのデータ検出方式 | |
| KR100463560B1 (ko) | 비대칭 채널 데이터 검출 보상 장치 | |
| JPH10112130A (ja) | データ再生装置 | |
| KR19980070857A (ko) | 디지탈 자기기록재생장치 | |
| JPH0964756A (ja) | ビタビ復号回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040518 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040708 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040907 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041104 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041221 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041227 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080107 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100107 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120107 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130107 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |