JPH08125452A - 反転増幅回路 - Google Patents
反転増幅回路Info
- Publication number
- JPH08125452A JPH08125452A JP6260854A JP26085494A JPH08125452A JP H08125452 A JPH08125452 A JP H08125452A JP 6260854 A JP6260854 A JP 6260854A JP 26085494 A JP26085494 A JP 26085494A JP H08125452 A JPH08125452 A JP H08125452A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- inverting amplifier
- voltage
- back gate
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】本発明は電圧依存型抵抗器の変化する抵抗値の
影響による反転アンプの出力歪を減少することができる
反転増幅回路を提供することを目的とする。 【構成】反転アンプ１及び電圧依存型の抵抗器をＬＳＩ
上に形成して構成される反転増幅回路において、バック
ゲート電圧が電源電位ＶＤとされた第１抵抗器Ｒ１を、
反転アンプ１の正相入力端及び逆相入力端の何れかにリ
ファレンス抵抗器として接続すると共に、バックゲート
電圧がグランド電位ＧＮＤとされた第２抵抗器Ｒ３を、
反転アンプ１の、第１抵抗器Ｒ１の接続端と反転アンプ
１の出力端との間にフィードバック抵抗器として接続し
て構成する。
影響による反転アンプの出力歪を減少することができる
反転増幅回路を提供することを目的とする。 【構成】反転アンプ１及び電圧依存型の抵抗器をＬＳＩ
上に形成して構成される反転増幅回路において、バック
ゲート電圧が電源電位ＶＤとされた第１抵抗器Ｒ１を、
反転アンプ１の正相入力端及び逆相入力端の何れかにリ
ファレンス抵抗器として接続すると共に、バックゲート
電圧がグランド電位ＧＮＤとされた第２抵抗器Ｒ３を、
反転アンプ１の、第１抵抗器Ｒ１の接続端と反転アンプ
１の出力端との間にフィードバック抵抗器として接続し
て構成する。
Description
【０００１】
【産業上の利用分野】本発明はＬＳＩ上に構成される反
転増幅回路に関する。ＬＳＩ上に構成される反転増幅回
路はアナログＩＣでありながら１個のトランジスタのよ
うに気軽に使用できることから、電子機器製品の電子回
路に広く用いられている。
転増幅回路に関する。ＬＳＩ上に構成される反転増幅回
路はアナログＩＣでありながら１個のトランジスタのよ
うに気軽に使用できることから、電子機器製品の電子回
路に広く用いられている。
【０００２】このような反転増幅回路がＬＳＩ半導体技
術によって成形される場合、反転増幅回路に用いられる
抵抗器が、その両端の電圧で抵抗値が変化してしまう電
圧依存型のものとなり、反転増幅回路の入出力特性に悪
影響を及ぼすことになる。そこで、そのような欠点を解
消することのできる反転増幅回路が要望されている。
術によって成形される場合、反転増幅回路に用いられる
抵抗器が、その両端の電圧で抵抗値が変化してしまう電
圧依存型のものとなり、反転増幅回路の入出力特性に悪
影響を及ぼすことになる。そこで、そのような欠点を解
消することのできる反転増幅回路が要望されている。
【０００３】
【従来の技術】図４に従来例によるＬＳＩ上に構成され
る反転増幅回路の電気回路図を示し、その説明を行う。
る反転増幅回路の電気回路図を示し、その説明を行う。
【０００４】図４に示す反転増幅回路は、正相入力端
「＋」が接地された反転アンプ１と、反転アンプ１の逆
相入力端「−」と電圧供給端子２との間に接続された抵
抗器Ｒ１と、反転アンプ１の出力端と逆相入力端「−」
との間に接続された抵抗器Ｒ２とから構成されている。
また反転アンプ１の出力端は電圧出力端子３に接続され
ている。
「＋」が接地された反転アンプ１と、反転アンプ１の逆
相入力端「−」と電圧供給端子２との間に接続された抵
抗器Ｒ１と、反転アンプ１の出力端と逆相入力端「−」
との間に接続された抵抗器Ｒ２とから構成されている。
また反転アンプ１の出力端は電圧出力端子３に接続され
ている。
【０００５】抵抗器Ｒ１及びＲ２は、そのバックゲート
電圧（後述で説明する）が反転アンプ１の電源電圧ＶＤ
と同電圧とされている。この状態を抵抗器Ｒ１及びＲ２
の記号の上に、上向きの矢印を付して示すことにする。
電圧（後述で説明する）が反転アンプ１の電源電圧ＶＤ
と同電圧とされている。この状態を抵抗器Ｒ１及びＲ２
の記号の上に、上向きの矢印を付して示すことにする。
【０００６】抵抗器Ｒ１及びＲ２のＬＳＩ上での構造
は、例えば抵抗器Ｒ１及びＲ２が通常の拡散プロセスに
よる抵抗器であるとすると、図５の断面図に示すように
なっている。図５において、符号５はＮ型半導体により
形成したＮチャネル基盤である。６はＰ型半導体をＮチ
ャネル基盤５に拡散させ形成したＰチャネル拡散層であ
る。７及び８はＰチャネル拡散層６の上に形成された電
極であり、各電極７，８における電圧Ｖ０，Ｖ１が抵抗
器Ｒ１又はＲ２の両端の電圧となる。
は、例えば抵抗器Ｒ１及びＲ２が通常の拡散プロセスに
よる抵抗器であるとすると、図５の断面図に示すように
なっている。図５において、符号５はＮ型半導体により
形成したＮチャネル基盤である。６はＰ型半導体をＮチ
ャネル基盤５に拡散させ形成したＰチャネル拡散層であ
る。７及び８はＰチャネル拡散層６の上に形成された電
極であり、各電極７，８における電圧Ｖ０，Ｖ１が抵抗
器Ｒ１又はＲ２の両端の電圧となる。
【０００７】前述したバックゲート電圧は、Ｐチャネル
拡散層６とＮチャネル基盤５間の電圧であり、この例で
はＮチャネル基盤５に電源電圧ＶＤが印加されているの
で、バックゲート電圧が電源電圧ＶＤとなっている。
拡散層６とＮチャネル基盤５間の電圧であり、この例で
はＮチャネル基盤５に電源電圧ＶＤが印加されているの
で、バックゲート電圧が電源電圧ＶＤとなっている。
【０００８】このような構成の抵抗器Ｒ１又はＲ２は、
その両端の電圧Ｖ０，Ｖ１の増減で抵抗値が変化してし
まう電圧依存型のものとなる。これは、両端の電圧Ｖ
０，Ｖ１が増加すると、Ｐチャネル拡散層６とＮチャネ
ル基盤５との接合部（ＰＮ接合部）における逆バイアス
電圧が減少し、これによってＰＮ接合部に生じる空乏層
９の幅が狭くなるため抵抗値が減少し、両端の電圧Ｖ
０，Ｖ１が減少すると、ＰＮ接合部における逆バイアス
電圧が増加し、これによって空乏層９の幅が広くなるた
め抵抗値が増加するためである。
その両端の電圧Ｖ０，Ｖ１の増減で抵抗値が変化してし
まう電圧依存型のものとなる。これは、両端の電圧Ｖ
０，Ｖ１が増加すると、Ｐチャネル拡散層６とＮチャネ
ル基盤５との接合部（ＰＮ接合部）における逆バイアス
電圧が減少し、これによってＰＮ接合部に生じる空乏層
９の幅が狭くなるため抵抗値が減少し、両端の電圧Ｖ
０，Ｖ１が減少すると、ＰＮ接合部における逆バイアス
電圧が増加し、これによって空乏層９の幅が広くなるた
め抵抗値が増加するためである。
【０００９】このようにＬＳＩの基盤電位、即ちＮチャ
ネル基盤５の電圧が電源電圧ＶＤの場合の、電圧依存型
の抵抗器Ｒ１又はＲ２の抵抗値をＲV とすると、 ＲV ＝ＲHP−α1 （ＶＤ−Ｖ０）＋β1 （ＶＤ−Ｖ１） … で表される。
ネル基盤５の電圧が電源電圧ＶＤの場合の、電圧依存型
の抵抗器Ｒ１又はＲ２の抵抗値をＲV とすると、 ＲV ＝ＲHP−α1 （ＶＤ−Ｖ０）＋β1 （ＶＤ−Ｖ１） … で表される。
【００１０】但し、ＲHPは本来の抵抗値、α1 ，β1 は
半導体製造プロセスよって決まる電圧依存部分の係数で
ある。図４の例では、各抵抗器Ｒ１，Ｒ２のバックゲー
ト電圧が電源電圧ＶＤのものを示したが、バックゲート
電圧がグランド電位ＧＮＤの場合もある。
半導体製造プロセスよって決まる電圧依存部分の係数で
ある。図４の例では、各抵抗器Ｒ１，Ｒ２のバックゲー
ト電圧が電源電圧ＶＤのものを示したが、バックゲート
電圧がグランド電位ＧＮＤの場合もある。
【００１１】この場合の抵抗器Ｒ１及びＲ２のＬＳＩ上
での構造は、例えば抵抗器Ｒ１，Ｒ２が基盤分離プロセ
スを用いたものであるとすると、図６の断面図に示すよ
うになっている。図６において、符号１１はＮ型半導体
により形成したＮチャネル基盤、１２はＰ型半導体をＮ
チャネル基盤１１に拡散させ形成したＰチャネル拡散層
である。Ｎチャネル基盤１１とＰチャネル拡散層１２と
が抵抗器Ｒ１又はＲ２として使用されるようになってい
る。
での構造は、例えば抵抗器Ｒ１，Ｒ２が基盤分離プロセ
スを用いたものであるとすると、図６の断面図に示すよ
うになっている。図６において、符号１１はＮ型半導体
により形成したＮチャネル基盤、１２はＰ型半導体をＮ
チャネル基盤１１に拡散させ形成したＰチャネル拡散層
である。Ｎチャネル基盤１１とＰチャネル拡散層１２と
が抵抗器Ｒ１又はＲ２として使用されるようになってい
る。
【００１２】１３，１４はＰ型半導体によるＰチャネル
基盤であり、ＬＳＩの基盤を完全に分離してしまう基盤
分離プロセスを用い、抵抗器であるＮチャネル基盤１１
の回りを取り囲んで、完全にＬＳＩの基盤（Ｎチャネル
基盤）１５，１６と分離するものである。これによっ
て、Ｎチャネル基盤１１とＰチャネル拡散層１２とが抵
抗器Ｒ１又はＲ２として機能することになる。
基盤であり、ＬＳＩの基盤を完全に分離してしまう基盤
分離プロセスを用い、抵抗器であるＮチャネル基盤１１
の回りを取り囲んで、完全にＬＳＩの基盤（Ｎチャネル
基盤）１５，１６と分離するものである。これによっ
て、Ｎチャネル基盤１１とＰチャネル拡散層１２とが抵
抗器Ｒ１又はＲ２として機能することになる。
【００１３】この構成の場合、抵抗器Ｒ１又はＲ２の両
端の電圧Ｖ０，Ｖ１は、電圧Ｖ０がＮチャネル基盤１１
の上に形成された電極１７とＰチャネル拡散層１２の上
に形成された電極１８とを接続した点に現れ、電圧Ｖ１
がＮチャネル基盤１１の上に形成された電極１９とＰチ
ャネル拡散層１２の上に形成された電極２０とを接続し
た点に現れるようになっている。
端の電圧Ｖ０，Ｖ１は、電圧Ｖ０がＮチャネル基盤１１
の上に形成された電極１７とＰチャネル拡散層１２の上
に形成された電極１８とを接続した点に現れ、電圧Ｖ１
がＮチャネル基盤１１の上に形成された電極１９とＰチ
ャネル拡散層１２の上に形成された電極２０とを接続し
た点に現れるようになっている。
【００１４】また、バックゲート電圧は、Ｎチャネル基
盤１１とＰチャネル基盤１３，１４間の電圧であり、Ｐ
チャネル基盤１３，１４を接地することによって、バッ
クゲート電圧がグランド電位ＧＮＤとなっている。
盤１１とＰチャネル基盤１３，１４間の電圧であり、Ｐ
チャネル基盤１３，１４を接地することによって、バッ
クゲート電圧がグランド電位ＧＮＤとなっている。
【００１５】このような構成において、両端の電圧Ｖ
０，Ｖ１が増加すると、接地されたＰチャネル基盤１
３，１４とＮチャネル基盤１１との間の逆バイアス電圧
が増加し、各基盤１３，１４と１１の接合部に生じる空
乏層２１，２２の幅が広くなるため抵抗値が増加する。
両端の電圧Ｖ０，Ｖ１が減少すると、接合部における逆
バイアス電圧が減少し、これによって空乏層２１，２２
の幅が狭くなるため抵抗値が減少する。
０，Ｖ１が増加すると、接地されたＰチャネル基盤１
３，１４とＮチャネル基盤１１との間の逆バイアス電圧
が増加し、各基盤１３，１４と１１の接合部に生じる空
乏層２１，２２の幅が広くなるため抵抗値が増加する。
両端の電圧Ｖ０，Ｖ１が減少すると、接合部における逆
バイアス電圧が減少し、これによって空乏層２１，２２
の幅が狭くなるため抵抗値が減少する。
【００１６】このようにＬＳＩの基盤電位、即ちＰチャ
ネル基盤１３，１４の電圧がグランド電位ＧＮＤの場合
の、電圧依存型の抵抗器Ｒ１又はＲ２の抵抗値をＲg と
すると、 Ｒg ＝ＲSOI ＋α2 Ｖ０＋β2 Ｖ１ … で表される。
ネル基盤１３，１４の電圧がグランド電位ＧＮＤの場合
の、電圧依存型の抵抗器Ｒ１又はＲ２の抵抗値をＲg と
すると、 Ｒg ＝ＲSOI ＋α2 Ｖ０＋β2 Ｖ１ … で表される。
【００１７】但し、ＲSOI は本来の抵抗値、α2 ，β2
は半導体製造プロセスよって決まる電圧依存部分の係数
であり、式で用いたα1 ，β1 と同様なものである。
また、図５に示した拡散プロセスによる抵抗器のバック
ゲート電圧をグランド電位ＧＮＤとする場合、Ｎ型半導
体とＰ型半導体の関係を逆にして図７に示すような構造
とすればよい。
は半導体製造プロセスよって決まる電圧依存部分の係数
であり、式で用いたα1 ，β1 と同様なものである。
また、図５に示した拡散プロセスによる抵抗器のバック
ゲート電圧をグランド電位ＧＮＤとする場合、Ｎ型半導
体とＰ型半導体の関係を逆にして図７に示すような構造
とすればよい。
【００１８】図７において、符号２４はＰ型半導体によ
り形成したＰチャネル基盤、２５はＮ型半導体をＰチャ
ネル基盤２４に拡散させ形成したＮチャネル拡散層、２
６及び２７はＮチャネル拡散層２５の上に形成された電
極である。各電極２６，２７における電圧Ｖ０，Ｖ１が
抵抗器Ｒ１又はＲ２の両端の電圧となる。またバックゲ
ート電圧は、Ｐチャネル基盤２４を接地することによっ
てグランド電位ＧＮＤとなっている。
り形成したＰチャネル基盤、２５はＮ型半導体をＰチャ
ネル基盤２４に拡散させ形成したＮチャネル拡散層、２
６及び２７はＮチャネル拡散層２５の上に形成された電
極である。各電極２６，２７における電圧Ｖ０，Ｖ１が
抵抗器Ｒ１又はＲ２の両端の電圧となる。またバックゲ
ート電圧は、Ｐチャネル基盤２４を接地することによっ
てグランド電位ＧＮＤとなっている。
【００１９】このような構成の抵抗器においては、その
両端の電圧Ｖ０，Ｖ１の増減に応じて変化する抵抗値の
特性が、図５に示した抵抗器と逆の特性となる。即ち、
式で表せる抵抗値となる。
両端の電圧Ｖ０，Ｖ１の増減に応じて変化する抵抗値の
特性が、図５に示した抵抗器と逆の特性となる。即ち、
式で表せる抵抗値となる。
【００２０】更に、図６に示した基盤分離プロセスによ
る抵抗器のバックゲート電圧を電源電圧ＶＤとする場
合、Ｎ型半導体とＰ型半導体の関係を逆にして図８に示
すような構造とすればよい。
る抵抗器のバックゲート電圧を電源電圧ＶＤとする場
合、Ｎ型半導体とＰ型半導体の関係を逆にして図８に示
すような構造とすればよい。
【００２１】図８において、符号２８はＰ型半導体によ
り形成したＰチャネル基盤、２９はＮ型半導体をＰチャ
ネル基盤２９に拡散させ形成したＮチャネル拡散層であ
る。Ｐチャネル基盤２８とＮチャネル拡散層２９とが抵
抗器Ｒ１又はＲ２として使用されるようになっている。
り形成したＰチャネル基盤、２９はＮ型半導体をＰチャ
ネル基盤２９に拡散させ形成したＮチャネル拡散層であ
る。Ｐチャネル基盤２８とＮチャネル拡散層２９とが抵
抗器Ｒ１又はＲ２として使用されるようになっている。
【００２２】３０，３１はＮ型半導体によるＮチャネル
基盤であり、Ｐチャネル基盤２８の回りを取り囲んで、
完全にＬＳＩの基盤（Ｐチャネル基盤）３２，３３と分
離している。これによって、Ｐチャネル基盤２８とＮチ
ャネル拡散層２９とが抵抗器Ｒ１又はＲ２として機能す
る。
基盤であり、Ｐチャネル基盤２８の回りを取り囲んで、
完全にＬＳＩの基盤（Ｐチャネル基盤）３２，３３と分
離している。これによって、Ｐチャネル基盤２８とＮチ
ャネル拡散層２９とが抵抗器Ｒ１又はＲ２として機能す
る。
【００２３】抵抗器Ｒ１又はＲ２の両端の電圧Ｖ０，Ｖ
１は、電圧Ｖ０がＰチャネル基盤２８の上に形成された
電極３４とＮチャネル拡散層２９の上に形成された電極
３５とを接続した点に現れ、電圧Ｖ１がＰチャネル基盤
２８の上に形成された電極３６とＮチャネル拡散層２９
の上に形成された電極３７とを接続した点に現れるよう
になっている。バックゲート電圧は、Ｎチャネル基盤３
０，３１に電源電圧ＶＤを供給することによって電源電
位となっている。
１は、電圧Ｖ０がＰチャネル基盤２８の上に形成された
電極３４とＮチャネル拡散層２９の上に形成された電極
３５とを接続した点に現れ、電圧Ｖ１がＰチャネル基盤
２８の上に形成された電極３６とＮチャネル拡散層２９
の上に形成された電極３７とを接続した点に現れるよう
になっている。バックゲート電圧は、Ｎチャネル基盤３
０，３１に電源電圧ＶＤを供給することによって電源電
位となっている。
【００２４】このような構成の抵抗器においては、その
両端の電圧Ｖ０，Ｖ１の増減に応じて変化する抵抗値の
特性が、図６に示した抵抗器と逆の特性となる。即ち、
式で表せる抵抗値となる。
両端の電圧Ｖ０，Ｖ１の増減に応じて変化する抵抗値の
特性が、図６に示した抵抗器と逆の特性となる。即ち、
式で表せる抵抗値となる。
【００２５】
【発明が解決しようとする課題】ところで、通常のＬＳ
Ｉでは、その基盤電位が電源電圧ＶＤの電位かグランド
電位ＧＮＤの何れか一方であるため、上述した図５〜図
８の構造の抵抗器の内、何れかを用いてＬＳＩ上に図４
に示したような反転増幅回路を構成した場合、抵抗器Ｒ
１，Ｒ２の両端の電圧に応じて変化する抵抗値の影響
で、反転増幅回路における反転アンプ１の入力に対して
出力が歪むといった問題があった。
Ｉでは、その基盤電位が電源電圧ＶＤの電位かグランド
電位ＧＮＤの何れか一方であるため、上述した図５〜図
８の構造の抵抗器の内、何れかを用いてＬＳＩ上に図４
に示したような反転増幅回路を構成した場合、抵抗器Ｒ
１，Ｒ２の両端の電圧に応じて変化する抵抗値の影響
で、反転増幅回路における反転アンプ１の入力に対して
出力が歪むといった問題があった。
【００２６】本発明は、このような点に鑑みてなされた
ものであり、電圧依存型抵抗器の変化する抵抗値の影響
による反転アンプの出力歪を減少することができる反転
増幅回路を提供することを目的としている。
ものであり、電圧依存型抵抗器の変化する抵抗値の影響
による反転アンプの出力歪を減少することができる反転
増幅回路を提供することを目的としている。
【００２７】
【課題を解決するための手段】図１に本発明の原理図を
示す。この図１に示す反転増幅回路は、反転アンプ１及
び電圧依存型の抵抗器をＬＳＩ上に形成して構成される
ものであり、その特徴は、バックゲート電圧が電源電位
ＶＤとされた第１抵抗器Ｒ１を、反転アンプ１の正相入
力端及び逆相入力端の何れかにリファレンス抵抗器とし
て接続すると共に、バックゲート電圧がグランド電位Ｇ
ＮＤとされた第２抵抗器Ｒ３を、反転アンプ１の、第１
抵抗器Ｒ１の接続端と反転アンプ１の出力端との間にフ
ィードバック抵抗器として接続して構成したことにあ
る。
示す。この図１に示す反転増幅回路は、反転アンプ１及
び電圧依存型の抵抗器をＬＳＩ上に形成して構成される
ものであり、その特徴は、バックゲート電圧が電源電位
ＶＤとされた第１抵抗器Ｒ１を、反転アンプ１の正相入
力端及び逆相入力端の何れかにリファレンス抵抗器とし
て接続すると共に、バックゲート電圧がグランド電位Ｇ
ＮＤとされた第２抵抗器Ｒ３を、反転アンプ１の、第１
抵抗器Ｒ１の接続端と反転アンプ１の出力端との間にフ
ィードバック抵抗器として接続して構成したことにあ
る。
【００２８】
【作用】上述した本発明によれば、電圧依存による抵抗
特性が互いに逆の抵抗器Ｒ１ととＲ３を、反転アンプ１
のリファレンス抵抗器及びフィードバック抵抗器に用い
ることによって、電圧依存による抵抗値の変化量が互い
にある程度相殺されることになる。従って、電圧依存に
より抵抗値が変化することによって反転アンプの出力端
から生じていた出力歪みを減少させることができる。
特性が互いに逆の抵抗器Ｒ１ととＲ３を、反転アンプ１
のリファレンス抵抗器及びフィードバック抵抗器に用い
ることによって、電圧依存による抵抗値の変化量が互い
にある程度相殺されることになる。従って、電圧依存に
より抵抗値が変化することによって反転アンプの出力端
から生じていた出力歪みを減少させることができる。
【００２９】
【実施例】以下、図面を参照して本発明の実施例につい
て説明する。図２は本発明の一実施例によるＬＳＩ上に
構成された反転増幅回路の電気回路図である。この図に
示す実施例おいて図４に示した従来例の各部に対応する
部分には同一符号を付し、その説明を省略する。
て説明する。図２は本発明の一実施例によるＬＳＩ上に
構成された反転増幅回路の電気回路図である。この図に
示す実施例おいて図４に示した従来例の各部に対応する
部分には同一符号を付し、その説明を省略する。
【００３０】図２に示す実施例の反転増幅回路が図４に
示したものと異なる点は、反転アンプ１の出力端と逆相
入力端「−」との間にバックゲート電圧がグランド電位
ＧＮＤとされた抵抗器Ｒ３を接続して構成したことにあ
る。
示したものと異なる点は、反転アンプ１の出力端と逆相
入力端「−」との間にバックゲート電圧がグランド電位
ＧＮＤとされた抵抗器Ｒ３を接続して構成したことにあ
る。
【００３１】但し、バックゲート電圧がグランド電位Ｇ
ＮＤとされている状態を抵抗器Ｒ３の記号の下に下向き
の矢印を付して示した。抵抗器Ｒ３としては、図６に示
した基盤分離プロセスによる構造のものを用いる。この
ように抵抗器Ｒ１とＲ３とで異なるプロセスのものを用
いたのは、ＬＳＩの基盤のチャネルが同一でなければ、
製造が困難となるためである。
ＮＤとされている状態を抵抗器Ｒ３の記号の下に下向き
の矢印を付して示した。抵抗器Ｒ３としては、図６に示
した基盤分離プロセスによる構造のものを用いる。この
ように抵抗器Ｒ１とＲ３とで異なるプロセスのものを用
いたのは、ＬＳＩの基盤のチャネルが同一でなければ、
製造が困難となるためである。
【００３２】このような構成においては、従来例で説明
したように、抵抗器Ｒ１においては、両端の電圧が増加
するとその抵抗値が増加し、両端の電圧が減少するとそ
の抵抗値が減少する。抵抗器Ｒ３においては、両端の電
圧が増加するとその抵抗値が減少し、両端の電圧が減少
するとその抵抗値が増加する。
したように、抵抗器Ｒ１においては、両端の電圧が増加
するとその抵抗値が増加し、両端の電圧が減少するとそ
の抵抗値が減少する。抵抗器Ｒ３においては、両端の電
圧が増加するとその抵抗値が減少し、両端の電圧が減少
するとその抵抗値が増加する。
【００３３】つまり、抵抗器Ｒ１とＲ３ではその電圧依
存による抵抗特性が全く逆となっているので、電圧に依
存する抵抗値の変化量が互いにある程度相殺されること
になり、抵抗値の変化が起因する反転アンプ１の出力歪
みを減少させることが可能となる。
存による抵抗特性が全く逆となっているので、電圧に依
存する抵抗値の変化量が互いにある程度相殺されること
になり、抵抗値の変化が起因する反転アンプ１の出力歪
みを減少させることが可能となる。
【００３４】その出力歪みが減少する効果を説明する。
図２において、電源電圧ＶＤを２ＶＳとし、リファレン
ス電圧をＶＳとすると、バックゲート電圧が電源電位と
なっている抵抗器Ｒ１の抵抗値ＲV は、 ＲV ＝ＲHP−α1 （２ＶＳ−Ｖ０）＋β1 （２ＶＳ−Ｖ１） … で表される。
図２において、電源電圧ＶＤを２ＶＳとし、リファレン
ス電圧をＶＳとすると、バックゲート電圧が電源電位と
なっている抵抗器Ｒ１の抵抗値ＲV は、 ＲV ＝ＲHP−α1 （２ＶＳ−Ｖ０）＋β1 （２ＶＳ−Ｖ１） … で表される。
【００３５】また、バックゲート電圧がグランド電位と
なっている抵抗器Ｒ３の抵抗値Ｒgは従来例で説明した
式、即ち、Ｒg ＝ＲSOI ＋α2 Ｖ０＋β2 Ｖ１で表さ
れる。
なっている抵抗器Ｒ３の抵抗値Ｒgは従来例で説明した
式、即ち、Ｒg ＝ＲSOI ＋α2 Ｖ０＋β2 Ｖ１で表さ
れる。
【００３６】式及びにおける、α1 ，α2 ，β1 ，
β2 は、従来例でも説明したように半導体製造プロセス
よって決まる電圧依存部分の係数であるが、本実施例に
用いられている抵抗器Ｒ１，Ｒ３は、ＲHP＝ＲSOI ＝
Ｒ、α1 ＝α2 ＝β1 ＝β2 ＝αであるとする。
β2 は、従来例でも説明したように半導体製造プロセス
よって決まる電圧依存部分の係数であるが、本実施例に
用いられている抵抗器Ｒ１，Ｒ３は、ＲHP＝ＲSOI ＝
Ｒ、α1 ＝α2 ＝β1 ＝β2 ＝αであるとする。
【００３７】この場合に、図４に示した従来例の反転ア
ンプ１の出力電圧ＶO は、 ＶO ＝ＶＳ−〔（Ｒ−αＶｏ＋３αＶＳ）／（Ｒ−αＶ１＋３αＶＳ）〕・（ Ｖ１−ＶＳ） ≒ＶＳ−〔（Ｒ＋αＶ１＋２αＶＳ）／（Ｒ−αＶ１＋３αＶＳ）〕・（ Ｖ１−ＶＳ） ＝ＶＳ−｛１＋〔（２αＶ１＋αＶＳ）／（Ｒ−αＶ１＋３αＶＳ）〕｝ ・（Ｖ１−ＶＳ） … となる。
ンプ１の出力電圧ＶO は、 ＶO ＝ＶＳ−〔（Ｒ−αＶｏ＋３αＶＳ）／（Ｒ−αＶ１＋３αＶＳ）〕・（ Ｖ１−ＶＳ） ≒ＶＳ−〔（Ｒ＋αＶ１＋２αＶＳ）／（Ｒ−αＶ１＋３αＶＳ）〕・（ Ｖ１−ＶＳ） ＝ＶＳ−｛１＋〔（２αＶ１＋αＶＳ）／（Ｒ−αＶ１＋３αＶＳ）〕｝ ・（Ｖ１−ＶＳ） … となる。
【００３８】一方、図２に示す実施例の反転アンプ１の
出力電圧ＶO は、 ＶO ＝ＶＳ−〔（Ｒ＋αＶｏ＋３αＶＳ）／（Ｒ−αＶ１＋３αＶＳ）〕・（ Ｖ１−ＶＳ） ≒ＶＳ−〔（Ｒ−αＶ１＋２αＶＳ）／（Ｒ−αＶ１＋３αＶＳ）〕・（ Ｖ１−ＶＳ） ＝ＶＳ−｛１＋〔（−αＶＳ）／（Ｒ−αＶ１＋３αＶＳ）〕｝・（Ｖ１ −ＶＳ） … となる。
出力電圧ＶO は、 ＶO ＝ＶＳ−〔（Ｒ＋αＶｏ＋３αＶＳ）／（Ｒ−αＶ１＋３αＶＳ）〕・（ Ｖ１−ＶＳ） ≒ＶＳ−〔（Ｒ−αＶ１＋２αＶＳ）／（Ｒ−αＶ１＋３αＶＳ）〕・（ Ｖ１−ＶＳ） ＝ＶＳ−｛１＋〔（−αＶＳ）／（Ｒ−αＶ１＋３αＶＳ）〕｝・（Ｖ１ −ＶＳ） … となる。
【００３９】出力歪みが無い場合、反転アンプ１の出力
電圧ＶO の値は、ＶＳ−Ｖ１であるから式における
（２αＶ１＋αＶＳ）と、における（−αＶＳ）とを
比較すると、出力歪みが従来例回路よりも減少している
ことが判る。
電圧ＶO の値は、ＶＳ−Ｖ１であるから式における
（２αＶ１＋αＶＳ）と、における（−αＶＳ）とを
比較すると、出力歪みが従来例回路よりも減少している
ことが判る。
【００４０】また上述した例では、図２に示す抵抗器Ｒ
１が図５に示した拡散プロセスによるものであるとし、
抵抗器Ｒ３が図６に示した基盤分離プロセスによるもの
であるとしたが、抵抗器Ｒ１に図８に示す基盤分離プロ
セスによるもの、抵抗器Ｒ３に図７に示す拡散プロセス
によるものを用いても同様の効果を得ることができる。
１が図５に示した拡散プロセスによるものであるとし、
抵抗器Ｒ３が図６に示した基盤分離プロセスによるもの
であるとしたが、抵抗器Ｒ１に図８に示す基盤分離プロ
セスによるもの、抵抗器Ｒ３に図７に示す拡散プロセス
によるものを用いても同様の効果を得ることができる。
【００４１】また、図２に示すリファレンス抵抗器Ｒ１
とフィードバック抵抗器Ｒ３とを図３に示すように入れ
替えて構成しても同様の効果を得ることができる。
とフィードバック抵抗器Ｒ３とを図３に示すように入れ
替えて構成しても同様の効果を得ることができる。
【００４２】
【発明の効果】以上説明したように、本発明によれば、
電圧依存型抵抗器の変化する抵抗値の影響による反転ア
ンプの出力歪を減少させることのできる効果がある。
電圧依存型抵抗器の変化する抵抗値の影響による反転ア
ンプの出力歪を減少させることのできる効果がある。
【図１】本発明の原理図である。
【図２】本発明の実施例によるＬＳＩ上に構成された反
転増幅回路の電気回路図である。
転増幅回路の電気回路図である。
【図３】本発明の他の実施例によるＬＳＩ上に構成され
た反転増幅回路の電気回路図である。
た反転増幅回路の電気回路図である。
【図４】従来例によるＬＳＩ上に構成された反転増幅回
路の電気回路図である。
路の電気回路図である。
【図５】バックゲート電圧が電源電位の場合の通常の拡
散プロセスによる、ＬＳＩ上に構成された抵抗器の構造
を示す図である。
散プロセスによる、ＬＳＩ上に構成された抵抗器の構造
を示す図である。
【図６】バックゲート電圧がグランド電位の場合の基盤
分離プロセスによる、ＬＳＩ上に構成された抵抗器の構
造を示す図である。
分離プロセスによる、ＬＳＩ上に構成された抵抗器の構
造を示す図である。
【図７】バックゲート電圧がグランド電位の場合の通常
の拡散プロセスによる、ＬＳＩ上に構成された抵抗器の
構造を示す図である。
の拡散プロセスによる、ＬＳＩ上に構成された抵抗器の
構造を示す図である。
【図８】バックゲート電圧が電源電位の場合の基盤分離
プロセスによる、ＬＳＩ上に構成された抵抗器の構造を
示す図である。
プロセスによる、ＬＳＩ上に構成された抵抗器の構造を
示す図である。
１ 反転アンプ Ｒ１ バックゲート電圧が電源電位ＶＤとされた第１抵
抗器 Ｒ３ バックゲート電圧がグランド電位ＧＮＤとされた
第２抵抗器
抗器 Ｒ３ バックゲート電圧がグランド電位ＧＮＤとされた
第２抵抗器
Claims (2)
- 【請求項１】 反転アンプ及び電圧依存型の抵抗器をＬ
ＳＩ上に形成して構成される反転増幅回路において、 バックゲート電圧が電源電位とされた第１抵抗器を、前
記反転アンプの正相入力端及び逆相入力端の何れかにリ
ファレンス抵抗器として接続すると共に、バックゲート
電圧がグランド電位とされた第２抵抗器を、該反転アン
プの、前記第１抵抗器の接続端と該反転アンプの出力端
との間にフィードバック抵抗器として接続して構成され
たことを特徴とする反転増幅回路。 - 【請求項２】 前記第１及び第２抵抗器を入れ替えて構
成したことを特徴とする請求項１記載の反転増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6260854A JPH08125452A (ja) | 1994-10-26 | 1994-10-26 | 反転増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6260854A JPH08125452A (ja) | 1994-10-26 | 1994-10-26 | 反転増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08125452A true JPH08125452A (ja) | 1996-05-17 |
Family
ID=17353680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6260854A Withdrawn JPH08125452A (ja) | 1994-10-26 | 1994-10-26 | 反転増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08125452A (ja) |
-
1994
- 1994-10-26 JP JP6260854A patent/JPH08125452A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3246807B2 (ja) | 半導体集積回路装置 | |
| JP5004393B2 (ja) | 高シートｍｏｓ抵抗器の方法および装置 | |
| JP3319406B2 (ja) | 比較増幅検出回路 | |
| JPH04312107A (ja) | 定電圧回路 | |
| JP3325396B2 (ja) | 半導体集積回路 | |
| US6369654B1 (en) | Semiconductor device | |
| JPH08503576A (ja) | 線形電圧制御抵抗素子 | |
| JPH08125460A (ja) | 反転増幅回路 | |
| TW296505B (ja) | ||
| JPH0637553A (ja) | 増幅器用ダイナミック制限回路 | |
| JPH08125452A (ja) | 反転増幅回路 | |
| EP0528659B1 (en) | Impedance multiplier | |
| JP3145650B2 (ja) | オペアンプ位相補償回路およびそれを用いたオペアンプ | |
| JPH08115985A (ja) | 低雑音の半導体集積回路 | |
| KR0158625B1 (ko) | 자유 컬렉터단자를 구비한 바이폴라 트랜지스터 회로 | |
| JPH01268049A (ja) | 拡散抵抗素子 | |
| JP2872006B2 (ja) | 半導体装置 | |
| US6255868B1 (en) | Buffer circuit and hold circuit | |
| JPS6233752B2 (ja) | ||
| JP2001127167A (ja) | 半導体装置 | |
| JPH0945974A (ja) | ホールｉｃ | |
| JP7074398B2 (ja) | 電圧増幅回路装置及び電圧印加回路 | |
| JPH01268050A (ja) | 拡散抵抗素子 | |
| JPH027553A (ja) | 半導体集積回路装置 | |
| JPH02143554A (ja) | 抵抗分圧回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020115 |