JPH08125460A - 反転増幅回路 - Google Patents
反転増幅回路Info
- Publication number
- JPH08125460A JPH08125460A JP6253684A JP25368494A JPH08125460A JP H08125460 A JPH08125460 A JP H08125460A JP 6253684 A JP6253684 A JP 6253684A JP 25368494 A JP25368494 A JP 25368494A JP H08125460 A JPH08125460 A JP H08125460A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- back gate
- inverting amplifier
- gate voltage
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Amplifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】本発明は電圧依存型抵抗器の変化する抵抗値の
影響による反転アンプの出力歪をほぼ無くすことができ
る反転増幅回路を提供することを目的とする。 【構成】反転アンプ１及び電圧依存型の抵抗器をＬＳＩ
上に形成して構成される反転増幅回路において、バック
ゲート電圧が電源電位ＶＤとされた第１抵抗器Ｒ１１と
バックゲート電圧がグランド電位ＧＮＤとされた第２抵
抗器Ｒ１２とを直列に接続して、反転アンプ１の正相入
力端「＋」及び逆相入力端「−」の何れかにリファレン
ス抵抗器として接続すると共に、バックゲート電圧が電
源電位とされた第３抵抗器Ｒ１３とバックゲート電圧が
グランド電位ＧＮＤとされた第４抵抗器Ｒ１４とを直列
に接続して、該反転アンプ１の、直列接続された第１及
び第２抵抗器Ｒ１１，Ｒ１２の接続端と反転アンプ１の
出力端との間にフィードバック抵抗器として接続して構
成する。
影響による反転アンプの出力歪をほぼ無くすことができ
る反転増幅回路を提供することを目的とする。 【構成】反転アンプ１及び電圧依存型の抵抗器をＬＳＩ
上に形成して構成される反転増幅回路において、バック
ゲート電圧が電源電位ＶＤとされた第１抵抗器Ｒ１１と
バックゲート電圧がグランド電位ＧＮＤとされた第２抵
抗器Ｒ１２とを直列に接続して、反転アンプ１の正相入
力端「＋」及び逆相入力端「−」の何れかにリファレン
ス抵抗器として接続すると共に、バックゲート電圧が電
源電位とされた第３抵抗器Ｒ１３とバックゲート電圧が
グランド電位ＧＮＤとされた第４抵抗器Ｒ１４とを直列
に接続して、該反転アンプ１の、直列接続された第１及
び第２抵抗器Ｒ１１，Ｒ１２の接続端と反転アンプ１の
出力端との間にフィードバック抵抗器として接続して構
成する。
Description
【０００１】
【産業上の利用分野】本発明はＬＳＩ上に構成される反
転増幅回路に関する。ＬＳＩ上に構成される反転増幅回
路はアナログＩＣでありながら１個のトランジスタのよ
うに気軽に使用できることから、電子機器製品の電子回
路に広く用いられている。
転増幅回路に関する。ＬＳＩ上に構成される反転増幅回
路はアナログＩＣでありながら１個のトランジスタのよ
うに気軽に使用できることから、電子機器製品の電子回
路に広く用いられている。
【０００２】このような反転増幅回路がＬＳＩ半導体技
術によって成形される場合、反転増幅回路に用いられる
抵抗器が、その両端の電圧で抵抗値が変化してしまう電
圧依存型のものとなり、反転増幅回路の入出力特性に悪
影響を及ぼすことになる。そこで、そのような欠点を解
消することのできる反転増幅回路が要望されている。
術によって成形される場合、反転増幅回路に用いられる
抵抗器が、その両端の電圧で抵抗値が変化してしまう電
圧依存型のものとなり、反転増幅回路の入出力特性に悪
影響を及ぼすことになる。そこで、そのような欠点を解
消することのできる反転増幅回路が要望されている。
【０００３】
【従来の技術】図７に従来例によるＬＳＩ上に構成され
る反転増幅回路の電気回路図を示し、その説明を行う。
る反転増幅回路の電気回路図を示し、その説明を行う。
【０００４】図７に示す反転増幅回路は、正相入力端
「＋」が接地された反転アンプ１と、反転アンプ１の逆
相入力端「−」と電圧供給端子２との間に接続された抵
抗器Ｒ１と、反転アンプ１の出力端と逆相入力端「−」
との間に接続された抵抗器Ｒ２とから構成されている。
また反転アンプ１の出力端は電圧出力端子３に接続され
ている。
「＋」が接地された反転アンプ１と、反転アンプ１の逆
相入力端「−」と電圧供給端子２との間に接続された抵
抗器Ｒ１と、反転アンプ１の出力端と逆相入力端「−」
との間に接続された抵抗器Ｒ２とから構成されている。
また反転アンプ１の出力端は電圧出力端子３に接続され
ている。
【０００５】抵抗器Ｒ１及びＲ２は、そのバックゲート
電圧（後述で説明する）が反転アンプ１の電源電圧ＶＤ
と同電圧とされている。この状態を抵抗器Ｒ１及びＲ２
の記号の上に、上向きの矢印を付して示すことにする。
電圧（後述で説明する）が反転アンプ１の電源電圧ＶＤ
と同電圧とされている。この状態を抵抗器Ｒ１及びＲ２
の記号の上に、上向きの矢印を付して示すことにする。
【０００６】抵抗器Ｒ１及びＲ２のＬＳＩ上での構造
は、例えば抵抗器Ｒ１及びＲ２が通常の拡散プロセスに
よる抵抗器であるとすると、図８の断面図に示すように
なっている。図８において、符号５はＮ型半導体により
形成したＮチャネル基盤である。６はＰ型半導体をＮチ
ャネル基盤５に拡散させ形成したＰチャネル拡散層であ
る。７及び８はＰチャネル拡散層６の上に形成された電
極であり、各電極７，８における電圧Ｖ１，Ｖ２が抵抗
器Ｒ１又はＲ２の両端の電圧となる。
は、例えば抵抗器Ｒ１及びＲ２が通常の拡散プロセスに
よる抵抗器であるとすると、図８の断面図に示すように
なっている。図８において、符号５はＮ型半導体により
形成したＮチャネル基盤である。６はＰ型半導体をＮチ
ャネル基盤５に拡散させ形成したＰチャネル拡散層であ
る。７及び８はＰチャネル拡散層６の上に形成された電
極であり、各電極７，８における電圧Ｖ１，Ｖ２が抵抗
器Ｒ１又はＲ２の両端の電圧となる。
【０００７】前述したバックゲート電圧は、Ｐチャネル
拡散層６とＮチャネル基盤５間の電圧であり、この例で
はＮチャネル基盤５に電源電圧ＶＤが印加されているの
で、バックゲート電圧が電源電圧ＶＤとなっている。
拡散層６とＮチャネル基盤５間の電圧であり、この例で
はＮチャネル基盤５に電源電圧ＶＤが印加されているの
で、バックゲート電圧が電源電圧ＶＤとなっている。
【０００８】このような構成の抵抗器Ｒ１又はＲ２は、
その両端の電圧Ｖ１，Ｖ２の増減で抵抗値が変化してし
まう電圧依存型のものとなる。これは、両端の電圧Ｖ
１，Ｖ２が増加すると、Ｐチャネル拡散層６とＮチャネ
ル基盤５との接合部（ＰＮ接合部）における逆バイアス
電圧が減少し、これによってＰＮ接合部に生じる空乏層
９の幅が狭くなるため抵抗値が減少し、両端の電圧Ｖ
１，Ｖ２が減少すると、ＰＮ接合部における逆バイアス
電圧が増加し、これによって空乏層９の幅が広くなるた
め抵抗値が増加するためである。
その両端の電圧Ｖ１，Ｖ２の増減で抵抗値が変化してし
まう電圧依存型のものとなる。これは、両端の電圧Ｖ
１，Ｖ２が増加すると、Ｐチャネル拡散層６とＮチャネ
ル基盤５との接合部（ＰＮ接合部）における逆バイアス
電圧が減少し、これによってＰＮ接合部に生じる空乏層
９の幅が狭くなるため抵抗値が減少し、両端の電圧Ｖ
１，Ｖ２が減少すると、ＰＮ接合部における逆バイアス
電圧が増加し、これによって空乏層９の幅が広くなるた
め抵抗値が増加するためである。
【０００９】このようにＬＳＩの基盤電位、即ちＮチャ
ネル基盤５の電圧が電源電圧ＶＤの場合の、電圧依存型
の抵抗器Ｒ１又はＲ２の抵抗値をＲV とすると、 ＲV ＝ＲHP−α1 Ｖ１−β1 Ｖ２−γ1 Ｖ１Ｖ２ … で表される。
ネル基盤５の電圧が電源電圧ＶＤの場合の、電圧依存型
の抵抗器Ｒ１又はＲ２の抵抗値をＲV とすると、 ＲV ＝ＲHP−α1 Ｖ１−β1 Ｖ２−γ1 Ｖ１Ｖ２ … で表される。
【００１０】但し、ＲHPは本来の抵抗値、α1 ，β1 ，
γ1 は半導体製造プロセスよって決まる電圧依存部分の
係数であり、α1 ，β1 が１次歪係数、γ1 が２次歪係
数である。
γ1 は半導体製造プロセスよって決まる電圧依存部分の
係数であり、α1 ，β1 が１次歪係数、γ1 が２次歪係
数である。
【００１１】α1 ，β1 ，γ1 の係数をプロセスとの関
係から計算によって求めることは難しいので、測定値と
式との組み合わせによって求める。通常はα1 とβ1
は同じ値になり、γ1 はα1 ，β1 に比べて非常に小さ
い。また同一プロセス上では通常の拡散抵抗と基盤分離
による抵抗との各係数α1 ，β1 ，γ1 の比は一定にな
るものと考えられる。
係から計算によって求めることは難しいので、測定値と
式との組み合わせによって求める。通常はα1 とβ1
は同じ値になり、γ1 はα1 ，β1 に比べて非常に小さ
い。また同一プロセス上では通常の拡散抵抗と基盤分離
による抵抗との各係数α1 ，β1 ，γ1 の比は一定にな
るものと考えられる。
【００１２】図７の例では、各抵抗器Ｒ１，Ｒ２のバッ
クゲート電圧が電源電圧ＶＤのものを示したが、バック
ゲート電圧がグランド電位ＧＮＤの場合もある。この場
合の抵抗器Ｒ１及びＲ２のＬＳＩ上での構造は、例えば
抵抗器Ｒ１，Ｒ２が基盤分離プロセスを用いたものであ
るとすると、図９の断面図に示すようになっている。図
９において、符号１１はＮ型半導体により形成したＮチ
ャネル基盤、１２はＰ型半導体をＮチャネル基盤１１に
拡散させ形成したＰチャネル拡散層である。Ｎチャネル
基盤１１とＰチャネル拡散層１２とが抵抗器Ｒ１又はＲ
２として使用されるようになっている。
クゲート電圧が電源電圧ＶＤのものを示したが、バック
ゲート電圧がグランド電位ＧＮＤの場合もある。この場
合の抵抗器Ｒ１及びＲ２のＬＳＩ上での構造は、例えば
抵抗器Ｒ１，Ｒ２が基盤分離プロセスを用いたものであ
るとすると、図９の断面図に示すようになっている。図
９において、符号１１はＮ型半導体により形成したＮチ
ャネル基盤、１２はＰ型半導体をＮチャネル基盤１１に
拡散させ形成したＰチャネル拡散層である。Ｎチャネル
基盤１１とＰチャネル拡散層１２とが抵抗器Ｒ１又はＲ
２として使用されるようになっている。
【００１３】１３，１４はＰ型半導体によるＰチャネル
基盤であり、ＬＳＩの基盤を完全に分離してしまう基盤
分離プロセスを用い、抵抗器であるＮチャネル基盤１１
の回りを取り囲んで、完全にＬＳＩの基盤（Ｎチャネル
基盤）１５，１６と分離するものである。これによっ
て、Ｎチャネル基盤１１とＰチャネル拡散層１２とが抵
抗器Ｒ１又はＲ２として機能することになる。
基盤であり、ＬＳＩの基盤を完全に分離してしまう基盤
分離プロセスを用い、抵抗器であるＮチャネル基盤１１
の回りを取り囲んで、完全にＬＳＩの基盤（Ｎチャネル
基盤）１５，１６と分離するものである。これによっ
て、Ｎチャネル基盤１１とＰチャネル拡散層１２とが抵
抗器Ｒ１又はＲ２として機能することになる。
【００１４】この構成の場合、抵抗器Ｒ１又はＲ２の両
端の電圧Ｖ１，Ｖ２は、電圧Ｖ１がＮチャネル基盤１１
の上に形成された電極１７とＰチャネル拡散層１２の上
に形成された電極１８とを接続した点に現れ、電圧Ｖ２
がＮチャネル基盤１１の上に形成された電極１９とＰチ
ャネル拡散層１２の上に形成された電極２０とを接続し
た点に現れるようになっている。
端の電圧Ｖ１，Ｖ２は、電圧Ｖ１がＮチャネル基盤１１
の上に形成された電極１７とＰチャネル拡散層１２の上
に形成された電極１８とを接続した点に現れ、電圧Ｖ２
がＮチャネル基盤１１の上に形成された電極１９とＰチ
ャネル拡散層１２の上に形成された電極２０とを接続し
た点に現れるようになっている。
【００１５】また、バックゲート電圧は、Ｎチャネル基
盤１１とＰチャネル基盤１３，１４間の電圧であり、Ｐ
チャネル基盤１３，１４を接地することによって、バッ
クゲート電圧がグランド電位ＧＮＤとなっている。
盤１１とＰチャネル基盤１３，１４間の電圧であり、Ｐ
チャネル基盤１３，１４を接地することによって、バッ
クゲート電圧がグランド電位ＧＮＤとなっている。
【００１６】このような構成において、両端の電圧Ｖ
１，Ｖ２が増加すると、接地されたＰチャネル基盤１
３，１４とＮチャネル基盤１１との間の逆バイアス電圧
が増加し、各基盤１３，１４と１１の接合部に生じる空
乏層２１，２２の幅が広くなるため抵抗値が増加する。
両端の電圧Ｖ１，Ｖ２が減少すると、接合部における逆
バイアス電圧が減少し、これによって空乏層２１，２２
の幅が狭くなるため抵抗値が減少する。
１，Ｖ２が増加すると、接地されたＰチャネル基盤１
３，１４とＮチャネル基盤１１との間の逆バイアス電圧
が増加し、各基盤１３，１４と１１の接合部に生じる空
乏層２１，２２の幅が広くなるため抵抗値が増加する。
両端の電圧Ｖ１，Ｖ２が減少すると、接合部における逆
バイアス電圧が減少し、これによって空乏層２１，２２
の幅が狭くなるため抵抗値が減少する。
【００１７】このようにＬＳＩの基盤電位、即ちＰチャ
ネル基盤１３，１４の電圧がグランド電位ＧＮＤの場合
の、電圧依存型の抵抗器Ｒ１又はＲ２の抵抗値をＲg と
すると、 Ｒg ＝ＲSOI ＋α2 Ｖ１＋β2 Ｖ２＋γ2 Ｖ１Ｖ２ … で表される。
ネル基盤１３，１４の電圧がグランド電位ＧＮＤの場合
の、電圧依存型の抵抗器Ｒ１又はＲ２の抵抗値をＲg と
すると、 Ｒg ＝ＲSOI ＋α2 Ｖ１＋β2 Ｖ２＋γ2 Ｖ１Ｖ２ … で表される。
【００１８】但し、ＲSOI は本来の抵抗値、α2 ，
β2 ，γ2 は半導体製造プロセスよって決まる電圧依存
部分の係数であり、式で用いたα1 ，β1 ，γ1 と同
様なものである。
β2 ，γ2 は半導体製造プロセスよって決まる電圧依存
部分の係数であり、式で用いたα1 ，β1 ，γ1 と同
様なものである。
【００１９】また、図８に示した拡散プロセスによる抵
抗器のバックゲート電圧をグランド電位ＧＮＤとする場
合、Ｎ型半導体とＰ型半導体の関係を逆にして図９に示
すような構造とすればよい。
抗器のバックゲート電圧をグランド電位ＧＮＤとする場
合、Ｎ型半導体とＰ型半導体の関係を逆にして図９に示
すような構造とすればよい。
【００２０】図９において、符号２４はＰ型半導体によ
り形成したＰチャネル基盤、２５はＮ型半導体をＰチャ
ネル基盤２４に拡散させ形成したＮチャネル拡散層、２
６及び２７はＮチャネル拡散層２５の上に形成された電
極である。各電極２６，２７における電圧Ｖ１，Ｖ２が
抵抗器Ｒ１又はＲ２の両端の電圧となる。またバックゲ
ート電圧は、Ｐチャネル基盤２４を接地することによっ
てグランド電位ＧＮＤとなっている。
り形成したＰチャネル基盤、２５はＮ型半導体をＰチャ
ネル基盤２４に拡散させ形成したＮチャネル拡散層、２
６及び２７はＮチャネル拡散層２５の上に形成された電
極である。各電極２６，２７における電圧Ｖ１，Ｖ２が
抵抗器Ｒ１又はＲ２の両端の電圧となる。またバックゲ
ート電圧は、Ｐチャネル基盤２４を接地することによっ
てグランド電位ＧＮＤとなっている。
【００２１】このような構成の抵抗器においては、その
両端の電圧Ｖ１，Ｖ２の増減に応じて変化する抵抗値の
特性が、図８に示した抵抗器と逆の特性となる。即ち、
式で表せる抵抗値となる。
両端の電圧Ｖ１，Ｖ２の増減に応じて変化する抵抗値の
特性が、図８に示した抵抗器と逆の特性となる。即ち、
式で表せる抵抗値となる。
【００２２】更に、図９に示した基盤分離プロセスによ
る抵抗器のバックゲート電圧を電源電圧ＶＤとする場
合、Ｎ型半導体とＰ型半導体の関係を逆にして図１１に
示すような構造とすればよい。
る抵抗器のバックゲート電圧を電源電圧ＶＤとする場
合、Ｎ型半導体とＰ型半導体の関係を逆にして図１１に
示すような構造とすればよい。
【００２３】図１１において、符号２８はＰ型半導体に
より形成したＰチャネル基盤、２９はＮ型半導体をＰチ
ャネル基盤２９に拡散させ形成したＮチャネル拡散層で
ある。Ｐチャネル基盤２８とＮチャネル拡散層２９とが
抵抗器Ｒ１又はＲ２として使用されるようになってい
る。
より形成したＰチャネル基盤、２９はＮ型半導体をＰチ
ャネル基盤２９に拡散させ形成したＮチャネル拡散層で
ある。Ｐチャネル基盤２８とＮチャネル拡散層２９とが
抵抗器Ｒ１又はＲ２として使用されるようになってい
る。
【００２４】３０，３１はＮ型半導体によるＮチャネル
基盤であり、Ｐチャネル基盤２８の回りを取り囲んで、
完全にＬＳＩの基盤（Ｐチャネル基盤）３２，３３と分
離している。これによって、Ｐチャネル基盤２８とＮチ
ャネル拡散層２９とが抵抗器Ｒ１又はＲ２として機能す
る。
基盤であり、Ｐチャネル基盤２８の回りを取り囲んで、
完全にＬＳＩの基盤（Ｐチャネル基盤）３２，３３と分
離している。これによって、Ｐチャネル基盤２８とＮチ
ャネル拡散層２９とが抵抗器Ｒ１又はＲ２として機能す
る。
【００２５】抵抗器Ｒ１又はＲ２の両端の電圧Ｖ１，Ｖ
２は、電圧Ｖ１がＰチャネル基盤２８の上に形成された
電極３４とＮチャネル拡散層２９の上に形成された電極
３５とを接続した点に現れ、電圧Ｖ２がＰチャネル基盤
２８の上に形成された電極３６とＮチャネル拡散層２９
の上に形成された電極３７とを接続した点に現れるよう
になっている。バックゲート電圧は、Ｎチャネル基盤３
０，３１に電源電圧ＶＤを供給することによって電源電
位となっている。
２は、電圧Ｖ１がＰチャネル基盤２８の上に形成された
電極３４とＮチャネル拡散層２９の上に形成された電極
３５とを接続した点に現れ、電圧Ｖ２がＰチャネル基盤
２８の上に形成された電極３６とＮチャネル拡散層２９
の上に形成された電極３７とを接続した点に現れるよう
になっている。バックゲート電圧は、Ｎチャネル基盤３
０，３１に電源電圧ＶＤを供給することによって電源電
位となっている。
【００２６】このような構成の抵抗器においては、その
両端の電圧Ｖ１，Ｖ２の増減に応じて変化する抵抗値の
特性が、図９に示した抵抗器と逆の特性となる。即ち、
式で表せる抵抗値となる。
両端の電圧Ｖ１，Ｖ２の増減に応じて変化する抵抗値の
特性が、図９に示した抵抗器と逆の特性となる。即ち、
式で表せる抵抗値となる。
【００２７】
【発明が解決しようとする課題】ところで、通常のＬＳ
Ｉでは、その基盤電位が電源電圧ＶＤの電位かグランド
電位ＧＮＤの何れか一方であるため、上述した図８〜図
１１の構造の抵抗器の内、何れかを用いてＬＳＩ上に図
７に示したような反転増幅回路を構成した場合、抵抗器
Ｒ１，Ｒ２の両端の電圧に応じて変化する抵抗値の影響
で、反転増幅回路における反転アンプ１の入力に対して
出力が歪むといった問題があった。
Ｉでは、その基盤電位が電源電圧ＶＤの電位かグランド
電位ＧＮＤの何れか一方であるため、上述した図８〜図
１１の構造の抵抗器の内、何れかを用いてＬＳＩ上に図
７に示したような反転増幅回路を構成した場合、抵抗器
Ｒ１，Ｒ２の両端の電圧に応じて変化する抵抗値の影響
で、反転増幅回路における反転アンプ１の入力に対して
出力が歪むといった問題があった。
【００２８】本発明は、このような点に鑑みてなされた
ものであり、電圧依存型抵抗器の変化する抵抗値の影響
による反転アンプの出力歪をほぼ無くすことができる反
転増幅回路を提供することを目的としている。
ものであり、電圧依存型抵抗器の変化する抵抗値の影響
による反転アンプの出力歪をほぼ無くすことができる反
転増幅回路を提供することを目的としている。
【００２９】
【課題を解決するための手段】図１に本発明の原理図を
示す。この図１に示す反転増幅回路は、反転アンプ１及
び電圧依存型の抵抗器をＬＳＩ上に形成して構成される
ものであり、その特徴は、バックゲート電圧が電源電位
ＶＤとされた第１抵抗器Ｒ１１とバックゲート電圧がグ
ランド電位ＧＮＤとされた第２抵抗器Ｒ１２とを直列に
接続して、反転アンプ１の正相入力端「＋」及び逆相入
力端「−」の何れかにリファレンス抵抗器として接続す
ると共に、バックゲート電圧が電源電位とされた第３抵
抗器Ｒ１３とバックゲート電圧がグランド電位ＧＮＤと
された第４抵抗器Ｒ１４とを直列に接続して、該反転ア
ンプ１の、直列接続された第１及び第２抵抗器Ｒ１１，
Ｒ１２の接続端と反転アンプ１の出力端との間にフィー
ドバック抵抗器として接続して構成されている。
示す。この図１に示す反転増幅回路は、反転アンプ１及
び電圧依存型の抵抗器をＬＳＩ上に形成して構成される
ものであり、その特徴は、バックゲート電圧が電源電位
ＶＤとされた第１抵抗器Ｒ１１とバックゲート電圧がグ
ランド電位ＧＮＤとされた第２抵抗器Ｒ１２とを直列に
接続して、反転アンプ１の正相入力端「＋」及び逆相入
力端「−」の何れかにリファレンス抵抗器として接続す
ると共に、バックゲート電圧が電源電位とされた第３抵
抗器Ｒ１３とバックゲート電圧がグランド電位ＧＮＤと
された第４抵抗器Ｒ１４とを直列に接続して、該反転ア
ンプ１の、直列接続された第１及び第２抵抗器Ｒ１１，
Ｒ１２の接続端と反転アンプ１の出力端との間にフィー
ドバック抵抗器として接続して構成されている。
【００３０】
【作用】上述した本発明によれば、電圧依存による抵抗
特性が互いに逆の抵抗器（Ｒ１１とＲ１２、又はＲ１３
とＲ１４）を直列に接続して、反転アンプのリファレン
ス抵抗器及びフィードバック抵抗器としたので、電圧依
存による抵抗値の変化量がリファレンス抵抗器内、フィ
ードバック抵抗器内で相殺されることになる。従って、
電圧依存により抵抗値が変化することによって反転アン
プの出力端から生じていた出力歪みがほぼ無くなる。
特性が互いに逆の抵抗器（Ｒ１１とＲ１２、又はＲ１３
とＲ１４）を直列に接続して、反転アンプのリファレン
ス抵抗器及びフィードバック抵抗器としたので、電圧依
存による抵抗値の変化量がリファレンス抵抗器内、フィ
ードバック抵抗器内で相殺されることになる。従って、
電圧依存により抵抗値が変化することによって反転アン
プの出力端から生じていた出力歪みがほぼ無くなる。
【００３１】
【実施例】以下、図面を参照して本発明の実施例につい
て説明する。図２は本発明の一実施例によるＬＳＩ上に
構成された反転増幅回路の電気回路図である。この図に
示す実施例おいて図７に示した従来例の各部に対応する
部分には同一符号を付し、その説明を省略する。
て説明する。図２は本発明の一実施例によるＬＳＩ上に
構成された反転増幅回路の電気回路図である。この図に
示す実施例おいて図７に示した従来例の各部に対応する
部分には同一符号を付し、その説明を省略する。
【００３２】図２に示す実施例の反転増幅回路が図７に
示したものと異なる点は、電圧供給端子２と抵抗器Ｒ１
との間にバックゲート電圧がグランド電位ＧＮＤとされ
た抵抗器Ｒ３を接続し、抵抗器Ｒ１と抵抗器Ｒ２との間
にバックゲート電圧がグランド電位ＧＮＤとされた抵抗
器Ｒ４を接続して構成したことにある。
示したものと異なる点は、電圧供給端子２と抵抗器Ｒ１
との間にバックゲート電圧がグランド電位ＧＮＤとされ
た抵抗器Ｒ３を接続し、抵抗器Ｒ１と抵抗器Ｒ２との間
にバックゲート電圧がグランド電位ＧＮＤとされた抵抗
器Ｒ４を接続して構成したことにある。
【００３３】但し、バックゲート電圧がグランド電位Ｇ
ＮＤとされている状態を抵抗器Ｒ３及びＲ４の記号の下
に下向きの矢印を付して示した。このように抵抗器Ｒ３
とＲ１、又はＲ４とＲ２が直列に接続されたＬＳＩ上で
の構造例を図３に示す。抵抗器Ｒ３とＲ１、及びＲ４と
Ｒ２の直列接続構造は何れも同じなので図３に示す抵抗
器はＲ３とＲ１であるとして説明する。
ＮＤとされている状態を抵抗器Ｒ３及びＲ４の記号の下
に下向きの矢印を付して示した。このように抵抗器Ｒ３
とＲ１、又はＲ４とＲ２が直列に接続されたＬＳＩ上で
の構造例を図３に示す。抵抗器Ｒ３とＲ１、及びＲ４と
Ｒ２の直列接続構造は何れも同じなので図３に示す抵抗
器はＲ３とＲ１であるとして説明する。
【００３４】図３に示す抵抗器Ｒ３及びＲ１は、図９に
示した構造の抵抗器と図８に示した構造の抵抗器とを同
一ＬＳＩ上に形成したものである。但し、図３において
図９及び図８の各部に対応する部分には同一符号を付
し、その説明を省略する。
示した構造の抵抗器と図８に示した構造の抵抗器とを同
一ＬＳＩ上に形成したものである。但し、図３において
図９及び図８の各部に対応する部分には同一符号を付
し、その説明を省略する。
【００３５】即ち、図３に示す抵抗器Ｒ３は、抵抗器と
なるＰチャネル拡散層１２が形成されたＮチャネル基盤
１１の回りを取り囲んで、完全にＬＳＩの基盤（Ｎチャ
ネル基盤）１５及び５と分離するＰチャネル基盤１３，
１４が接地されることによって、バックゲート電圧がグ
ランド電位ＧＮＤとされている。抵抗器Ｒ１は、Ｐチャ
ネル拡散層６が形成されたＮチャネル基盤５に電源電圧
ＶＤが印加されることによってバックゲート電圧が電源
電位とされている。
なるＰチャネル拡散層１２が形成されたＮチャネル基盤
１１の回りを取り囲んで、完全にＬＳＩの基盤（Ｎチャ
ネル基盤）１５及び５と分離するＰチャネル基盤１３，
１４が接地されることによって、バックゲート電圧がグ
ランド電位ＧＮＤとされている。抵抗器Ｒ１は、Ｐチャ
ネル拡散層６が形成されたＮチャネル基盤５に電源電圧
ＶＤが印加されることによってバックゲート電圧が電源
電位とされている。
【００３６】このような構成においては、従来例で説明
したように、抵抗器Ｒ３においては、両端の電圧Ｖ１，
Ｖ２が増加するとその抵抗値が増加し、両端の電圧Ｖ
１，Ｖ２が減少するとその抵抗値が減少する。抵抗器Ｒ
１においては、両端の電圧Ｖ２，Ｖ３が増加するとその
抵抗値が減少し、両端の電圧Ｖ２，Ｖ３が減少するとそ
の抵抗値が増加する。
したように、抵抗器Ｒ３においては、両端の電圧Ｖ１，
Ｖ２が増加するとその抵抗値が増加し、両端の電圧Ｖ
１，Ｖ２が減少するとその抵抗値が減少する。抵抗器Ｒ
１においては、両端の電圧Ｖ２，Ｖ３が増加するとその
抵抗値が減少し、両端の電圧Ｖ２，Ｖ３が減少するとそ
の抵抗値が増加する。
【００３７】つまり、抵抗器Ｒ３とＲ１ではその電圧依
存による抵抗特性が全く逆となっているので、電圧に依
存する抵抗値の変化量が互いに相殺されることになる。
従って、図２に示すように反転増幅回路を構成した場
合、従来のように、抵抗器の両端の電圧に応じて変化す
る抵抗値の影響で反転アンプ１の入力に対して出力が歪
むといったことをほぼ無くすことが可能となる。この効
果は、反転アンプ１に対するリファレンス抵抗器Ｒ３，
Ｒ１とフィードバック抵抗器Ｒ４，Ｒ２とを図２に示す
ように相似形とすることによってより向上する。
存による抵抗特性が全く逆となっているので、電圧に依
存する抵抗値の変化量が互いに相殺されることになる。
従って、図２に示すように反転増幅回路を構成した場
合、従来のように、抵抗器の両端の電圧に応じて変化す
る抵抗値の影響で反転アンプ１の入力に対して出力が歪
むといったことをほぼ無くすことが可能となる。この効
果は、反転アンプ１に対するリファレンス抵抗器Ｒ３，
Ｒ１とフィードバック抵抗器Ｒ４，Ｒ２とを図２に示す
ように相似形とすることによってより向上する。
【００３８】また上述した例では、図２に示す抵抗器Ｒ
３が図９に示した基盤分離プロセスによるものであると
し、抵抗器Ｒ１が図８に示した拡散プロセスによるもの
であるとした。しかし、抵抗器Ｒ３に拡散プロセスによ
るもの、抵抗器Ｒ１に基盤分離プロセスによるものを用
いても同様の効果を得ることができる。
３が図９に示した基盤分離プロセスによるものであると
し、抵抗器Ｒ１が図８に示した拡散プロセスによるもの
であるとした。しかし、抵抗器Ｒ３に拡散プロセスによ
るもの、抵抗器Ｒ１に基盤分離プロセスによるものを用
いても同様の効果を得ることができる。
【００３９】この場合の構成例を図４に示す。即ち、図
４に示す抵抗器Ｒ３は、図１０に示した構造となり、抵
抗器Ｒ１は図１１に示した構造となる。図４において、
図１０及び図１１の各部に対応する部分には同一符号が
付してある。
４に示す抵抗器Ｒ３は、図１０に示した構造となり、抵
抗器Ｒ１は図１１に示した構造となる。図４において、
図１０及び図１１の各部に対応する部分には同一符号が
付してある。
【００４０】また図３及び図４に示したように、拡散プ
ロセスと基盤分離プロセスとで形成されっる抵抗器Ｒ３
とＲ１を組み合わせたのは、ＬＳＩ基盤がＮチャネル基
盤か、Ｐチャネル基盤かの何れかなので容易に形成でき
るようにするためである。同一プロセスでバックゲート
電圧の異なるものを組み合わせた場合には基盤のチャネ
ルが異なったものとなるので製造しにくくなる。
ロセスと基盤分離プロセスとで形成されっる抵抗器Ｒ３
とＲ１を組み合わせたのは、ＬＳＩ基盤がＮチャネル基
盤か、Ｐチャネル基盤かの何れかなので容易に形成でき
るようにするためである。同一プロセスでバックゲート
電圧の異なるものを組み合わせた場合には基盤のチャネ
ルが異なったものとなるので製造しにくくなる。
【００４１】また、図３（又は図４）に示した構造の直
列接続抵抗器を、図５に示すようにリファレンス抵抗の
部分にのみ用いても、図６に示すようにフィードバック
抵抗の部分にのみ用いても、反転アンプ１の出力歪みを
従来よりも軽減することが可能となる。更には、図２、
図５及び図６の直列構成を並列構成とした場合でも、直
列ほどではないが同様の効果を得ることができる。
列接続抵抗器を、図５に示すようにリファレンス抵抗の
部分にのみ用いても、図６に示すようにフィードバック
抵抗の部分にのみ用いても、反転アンプ１の出力歪みを
従来よりも軽減することが可能となる。更には、図２、
図５及び図６の直列構成を並列構成とした場合でも、直
列ほどではないが同様の効果を得ることができる。
【００４２】
【発明の効果】以上説明したように、本発明によれば、
電圧依存型抵抗器の変化する抵抗値の影響による反転ア
ンプの出力歪をほぼ無くすことができる効果がある。
電圧依存型抵抗器の変化する抵抗値の影響による反転ア
ンプの出力歪をほぼ無くすことができる効果がある。
【図１】本発明の原理図である。
【図２】本発明の一実施例によるＬＳＩ上に構成された
反転増幅回路の電気回路図である。
反転増幅回路の電気回路図である。
【図３】図２に示す反転増幅回路に用いられるＬＳＩ上
の抵抗器の構造を示す図である。
の抵抗器の構造を示す図である。
【図４】図２に示す反転増幅回路に用いられるＬＳＩ上
の抵抗器の他の構造を示す図である。
の抵抗器の他の構造を示す図である。
【図５】実施例の反転増幅回路において反転アンプのリ
ファレンス抵抗部分に図３に示す構造の抵抗器を用いた
場合の電気回路図である。
ファレンス抵抗部分に図３に示す構造の抵抗器を用いた
場合の電気回路図である。
【図６】実施例の反転増幅回路において反転アンプのフ
ィードバック抵抗器に図３に示す構造の抵抗器を用いた
場合の電気回路図である。
ィードバック抵抗器に図３に示す構造の抵抗器を用いた
場合の電気回路図である。
【図７】従来例によるＬＳＩ上に構成された反転増幅回
路の電気回路図である。
路の電気回路図である。
【図８】バックゲート電圧が電源電位の場合の通常の拡
散プロセスによる、ＬＳＩ上に構成された抵抗器の構造
を示す図である。
散プロセスによる、ＬＳＩ上に構成された抵抗器の構造
を示す図である。
【図９】バックゲート電圧がグランド電位の場合の基盤
分離プロセスによる、ＬＳＩ上に構成された抵抗器の構
造を示す図である。
分離プロセスによる、ＬＳＩ上に構成された抵抗器の構
造を示す図である。
【図１０】バックゲート電圧がグランド電位の場合の通
常の拡散プロセスによる、ＬＳＩ上に構成された抵抗器
の構造を示す図である。
常の拡散プロセスによる、ＬＳＩ上に構成された抵抗器
の構造を示す図である。
【図１１】バックゲート電圧が電源電位の場合の基盤分
離プロセスによる、ＬＳＩ上に構成された抵抗器の構造
を示す図である。
離プロセスによる、ＬＳＩ上に構成された抵抗器の構造
を示す図である。
１ 反転アンプ Ｒ１１ バックゲート電圧が電源電位ＶＤとされた第１
抵抗器 Ｒ１２ バックゲート電圧がグランド電位ＧＮＤとされ
た第２抵抗器 Ｒ１３ バックゲート電圧が電源電位ＶＤとされた第３
抵抗器 Ｒ１４ バックゲート電圧がグランド電位ＧＮＤとされ
た第４抵抗器
抵抗器 Ｒ１２ バックゲート電圧がグランド電位ＧＮＤとされ
た第２抵抗器 Ｒ１３ バックゲート電圧が電源電位ＶＤとされた第３
抵抗器 Ｒ１４ バックゲート電圧がグランド電位ＧＮＤとされ
た第４抵抗器
Claims (5)
- 【請求項１】 反転アンプ及び電圧依存型の抵抗器をＬ
ＳＩ上に形成して構成される反転増幅回路において、 バックゲート電圧が電源電位とされた第１抵抗器とバッ
クゲート電圧がグランド電位とされた第２抵抗器とを直
列に接続して、前記反転アンプの正相入力端及び逆相入
力端の何れかにリファレンス抵抗器として接続すると共
に、バックゲート電圧が電源電位とされた第３抵抗器と
バックゲート電圧がグランド電位とされた第４抵抗器と
を直列に接続して、該反転アンプの、直列接続された前
記第１及び第２抵抗器の接続端と該反転アンプの出力端
との間にフィードバック抵抗器として接続して構成され
たことを特徴とする反転増幅回路。 - 【請求項２】 前記第１及び第２抵抗器を直列接続に代
え並列接続とし、前記第３及び第４抵抗器を直列接続に
代え並列接続としたことを特徴とする請求項１記載の反
転増幅回路。 - 【請求項３】 前記リファレンス抵抗器におけるバック
ゲート電圧がグランド電位とされた抵抗器及びバックゲ
ート電圧が電源電位とされた抵抗器の直列接続配置と、
前記フィードバック抵抗器におけるバックゲート電圧が
グランド電位とされた抵抗器及びバックゲート電圧が電
源電位とされた抵抗器の直列接続配置とが相似形となっ
ていることを特徴とする請求項１記載の反転増幅回路。 - 【請求項４】 前記リファレンス抵抗器を、バックゲー
ト電圧がグランド電位とされた抵抗器及びバックゲート
電圧が電源電位とされた抵抗器を直列接続して構成し、
前記フィードバック抵抗器を、バックゲート電圧がグラ
ンド電位とされた抵抗器及びバックゲート電圧が電源電
位とされた抵抗器の何れかを用いて構成したことを特徴
とする請求項１記載の反転増幅回路。 - 【請求項５】 前記フィードバック抵抗器を、バックゲ
ート電圧がグランド電位とされた抵抗器及びバックゲー
ト電圧が電源電位とされた抵抗器を直列接続して構成
し、前記リファレンス抵抗器を、バックゲート電圧がグ
ランド電位とされた抵抗器及びバックゲート電圧が電源
電位とされた抵抗器の何れかを用いて構成したことを特
徴とする請求項１記載の反転増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6253684A JPH08125460A (ja) | 1994-10-19 | 1994-10-19 | 反転増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6253684A JPH08125460A (ja) | 1994-10-19 | 1994-10-19 | 反転増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08125460A true JPH08125460A (ja) | 1996-05-17 |
Family
ID=17254719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6253684A Withdrawn JPH08125460A (ja) | 1994-10-19 | 1994-10-19 | 反転増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08125460A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013187470A (ja) * | 2012-03-09 | 2013-09-19 | Asahi Kasei Electronics Co Ltd | 非反転バッファ回路 |
| JP2013197487A (ja) * | 2012-03-22 | 2013-09-30 | Asahi Kasei Electronics Co Ltd | 反転バッファ回路および電子ボリューム回路 |
| JP2014099639A (ja) * | 2014-01-15 | 2014-05-29 | Renesas Electronics Corp | 半導体装置 |
| US8928397B2 (en) | 2011-08-08 | 2015-01-06 | Spansion Llc | Semiconductor device and voltage divider |
-
1994
- 1994-10-19 JP JP6253684A patent/JPH08125460A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8928397B2 (en) | 2011-08-08 | 2015-01-06 | Spansion Llc | Semiconductor device and voltage divider |
| JP2013187470A (ja) * | 2012-03-09 | 2013-09-19 | Asahi Kasei Electronics Co Ltd | 非反転バッファ回路 |
| JP2013197487A (ja) * | 2012-03-22 | 2013-09-30 | Asahi Kasei Electronics Co Ltd | 反転バッファ回路および電子ボリューム回路 |
| JP2014099639A (ja) * | 2014-01-15 | 2014-05-29 | Renesas Electronics Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7268529B2 (en) | Reference voltage generating circuit, a semiconductor integrated circuit and a semiconductor integrated circuit apparatus | |
| JP3319406B2 (ja) | 比較増幅検出回路 | |
| JPH04312107A (ja) | 定電圧回路 | |
| JPH0865063A (ja) | 半導体集積回路 | |
| JP2001168651A (ja) | 半導体装置 | |
| US6018272A (en) | Linearization of resistance | |
| CN111969849A (zh) | 电源控制用半导体装置和输出电压可变电源装置以及设计方法 | |
| US20030094933A1 (en) | Band gap reference voltage circuit for outputting constant output voltage | |
| JPH08125460A (ja) | 反転増幅回路 | |
| JP2004309164A (ja) | 電圧検出回路 | |
| US7405547B2 (en) | Stabilized DC power supply circuit having a current limiting circuit and a correction circuit | |
| TW296505B (ja) | ||
| KR0158625B1 (ko) | 자유 컬렉터단자를 구비한 바이폴라 트랜지스터 회로 | |
| JPH08125452A (ja) | 反転増幅回路 | |
| US7057443B2 (en) | Temperature independent current source and active filter circuit using the same | |
| JPH05235661A (ja) | 定電流源回路 | |
| JP2754834B2 (ja) | バンドギャップ基準電圧発生回路 | |
| JP7074398B2 (ja) | 電圧増幅回路装置及び電圧印加回路 | |
| JP2872006B2 (ja) | 半導体装置 | |
| US7081787B2 (en) | Analog circuit for calculating square and reciprocal of a current | |
| JP3315060B2 (ja) | 基準電圧発生回路 | |
| JP3067286B2 (ja) | モノリシックフィルタ回路 | |
| US7492225B2 (en) | Gain-controlled amplifier | |
| JP2001127167A (ja) | 半導体装置 | |
| JPH01268050A (ja) | 拡散抵抗素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020115 |