JPH0812590B2 - 情報処理装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マルチメディア・コン
ピュータ・システムに関し、より具体的にはマルチメデ
ィア・コンピュータ・システム用のバス・インターフェ
ース回路に関する。

【０００２】

【従来の技術】マルチメディア・コンピュータ・システ
ムは、従来のコンピュータ・システムの情報処理特性
と、高品質の映像表現及び音声表現とを結合する、情報
処理システムである。映像表現は映像表示装置によって
提供され、音声表現は音声出力装置によって提供され
る。

【０００３】マルチメディア・コンピュータ・システム
は、メディア信号を発生するメディア・ソースを含む。
メディア信号には、音声出力装置に提供される音声信
号、及び映像表示装置に提供されるイメージ信号があ
る。イメージ信号には、図形信号、テキスト信号、アニ
メーション信号、及びフル・モーション・ビデオ信号が
ある。イメージ信号は、表示装置によって映像表現に変
換され、表示装置はイメージ信号を受け取り、表示装置
のスクリーンのラスタ・パターンでイメージ信号を走査
する。表示装置がイメージを走査する速度を、掃引速度
と呼ぶ。スクリーンは、表示装置のスクリーン座標を定
義する水平解像度及び垂直解像度を有する。スクリーン
の１回の完全な走査から得られる表現を、フレームと呼
ぶ。フル・モーション・ビデオ表現を提供するために、
表示装置は毎秒多数のフレームを発生する。

【０００４】単一のビデオ表示装置を介してフル・モー
ション・ビデオ信号を含む複数の異なるイメージ信号を
同時に表示したいことがしばしばある。これらのイメー
ジ信号は、複数の異なる方法を使って表示装置で同時に
表示することができる。

【０００５】多数のイメージ信号が、多重プレーン法を
使って同時に表示できる。多重プレーン法を使用する場
合、背景プレーンを提供するために、高速で変化する
（たとえばフル・モーション・ビデオ）背景信号が、第
１メモリ（背景メモリ）に記憶される。前景プレーンを
提供するために、比較的一定（たとえばテキストまたは
図形）の前景信号が、第２メモリ（前景メモリ）に記憶
される。これら２つのプレーンが組み合わされ、組み合
わされた信号が表示装置に提供される。

【０００６】多数のイメージ信号が、オーバーレイ法を
使って同時に表示できる。オーバーレイ法を使用する場
合、フル・モーション・ビデオ信号のフレームが、フル
・モーション・ビデオ・フレームを背景フレームとして
記憶するフレーム・バッファなどのメモリに提供され
る。次いで、オーバーレイ・イメージ信号が、このメモ
リの一部分に記憶され、それによってメモリのその部分
に記憶されているフル・モーション・ビデオ信号を重ね
書きする。オーバーレイされたイメージ信号を表示装置
に提供するために、フレーム全体がこのメモリから読み
出される。

【０００７】多数のイメージ信号が、カラー・キーイン
グ法を使って同時に表示できる。カラー・キーイング法
を使用する場合、第１のイメージ信号が、背景フレーム
として制御論理回路に提供される。指定されたカラーを
有する部分を含む第２のイメージ信号が、キー・フレー
ムとして制御論理回路に提供される。通常のカラー・キ
ーイングの場合は、指定カラーが存在しない場合、制御
論理回路は、キー・フレームを表示装置に提供し、指定
カラーが存在する場合は背景フレームを提供する。米国
特許第４５９９６１１号は、カラー・キーイング法を使
ったコンピュータ・システムを開示している。この特許
では、（テキスト信号を含む１組と、図形信号を含む１
組の）２種のイメージ信号が、スイッチに供給され、こ
のスイッチはイメージ信号を受け取り、かつ所定のカラ
ーが存在するかどうかに基づいて、画素ごとにビデオ表
示装置に出力を提供する。イメージ信号は、このスイッ
チに提供される前に、まだＲＧＢ（赤／緑／青）形式に
符号化されていなければ、ＲＧＢ形式に変換される。

【０００８】多数のイメージ信号が、ウィンドウ法を使
って同時に表示できる。ウィンドウ法を使用する場合、
第１のイメージ信号（たとえばフル・モーション・ビデ
オ・イメージ信号）が、フレーム・バッファなどのメモ
リに記憶される背景イメージ・プレーンを提供する。第
２のイメージ信号（たとえばテキストまたは図形イメー
ジ信号）が、そのメモリの一部分を除くすべての部分に
記憶される第２のイメージ・プレーンを提供する。この
除外部分は、白抜きすなわちウィンドウであり、この内
部に背景イメージ・プレーンが残る。次いでこのウィン
ドウ化されたイメージ信号が表示装置に提供される。

【０００９】ウィンドウは、背景イメージ信号が表示さ
れる矩形領域である。ウィンドウは、表示装置のスクリ
ーン座標に関してウィンドウの位置及びサイズを定義す
るウィンドウ座標によって定義される。単一の表示装置
上で複数のウィンドウがしばしば同時に提供される。同
時表示中、１つのウィンドウ、通常は最も可視性の高い
のウィンドウが活動ウィンドウとなる。

【００１０】ディジタル・バスが複数のウィンドウ・モ
ジュールを表示制御装置に接続するシステムを使用し
て、非フル・モーション・ビデオ・イメージ信号のウィ
ンドウを表示する方法は周知である。表示制御装置は、
表示バスをシステム表示装置に接続する。コリー（Ｃｏ
ｌｌｅｙ）、マーチン（Ｍａｒｔｉｎ）、“Ｐａｒａｌ
ｌｅｌ−Ａｒｃｈｉｔｅｃｔｕｒｅ Ｗｉｎｄｏｗｉｎ
ｇ Ｄｉｓｐｌａｙ”、エセックス大学コンピュータ科
学部、英国エセックス州コルチェスター、（１９８７年
刊）は、このようなシステムを開示している。

【００１１】コリーの方法では、表示メモリを物理的に
別々のウィンドウ区域に分割することによって、ウィン
ドウ・モジュールを設ける。各イメージ信号ウィンドウ
は、そっくりそのまま当該のウィンドウ・モジュール内
に維持される。複数のウィンドウがオーバーラップする
部分の可視性は、表示装置のスクリーンが更新されると
き調停によって決定される。各ウィンドウ・モジュール
は、関連するウィンドウのサイズ、位置、及び調停優先
順位を定義する、ウィンドウ管理ユニットを含んでい
る。

【００１２】表示制御装置は、表示メモリから表示バス
を介して８ビット・ワードまたは１６ビット・ワードと
してデータを読み出す。表示メモリが表示すべき情報を
適切に提供できるように、ディジタル・バスを介して各
表示メモリからデータを読み出す。異なる表示メモリか
ら読み出された情報は、フレーム・バッファに記憶され
る。フレーム・バッファを読み取ると、イメージ信号が
表示装置に供給される。

【００１３】

【発明が解決しようとする課題】イメージ信号を実時間
で合成するメディア・バスへの選択的アクセスを可能に
するバス・インターフェース回路を提供することによっ
て、イメージ・ソースからの複数のイメージ信号を実時
間で同時に表示できることが発見された。

【００１４】

【課題を解決するための手段】本発明は、表示すべきイ
メージ信号を転送し合成するための情報処理装置を特徴
とする。この装置は、独立したイメージ・ソースによっ
て発生される独立したイメージ信号のバスへの選択的ア
クセスを可能にするように適合されたバス・インターフ
ェース回路を含む。この選択的アクセスによって、制御
情報に応答して独立イメージした信号を合成することが
可能になり、この合成によって合成イメージ信号の実時
間表示が可能になる。

【００１５】好ましい実施例では、本発明は以下の特徴
を１つ以上含む。バス・インターフェース回路が、切替
え制御情報に応答してバスへの選択的アクセスが可能に
なるように独立イメージ信号を選択的に切り替える切替
え回路を含む。バス・インターフェース回路が、制御情
報に基づいて切替え制御情報をスイッチに提供する制御
回路を含む。制御回路が、制御情報に基づいて切替え制
御情報を発生するウィンドウ制御回路を含む。ウィンド
ウ制御回路が、いつ制御情報に基づいてバスへのアクセ
スが許可されるかを指示するウィンドウ・イネーブル信
号を提供する比較回路を含む。制御情報が同期情報を含
み、ウィンドウ制御回路が、同期情報を受け取り、カウ
ント情報を比較回路に提供するタイミング回路を含む。
制御情報がウィンドウ開始情報及びウィンドウ停止情報
を含み、比較回路がウィンドウ開始情報及びウィンドウ
停止情報を受け取り、比較回路がカウント情報をウィン
ドウ開始情報及びウィンドウ停止情報と比較し、比較の
結果に基づいてウィンドウ・イネーブル信号を発生す
る。比較回路が、ウィンドウ開始情報がカウント情報と
一致するときはウィンドウ・イネーブル信号をセット
し、ウィンドウ停止情報がカウント情報と一致するとき
はウィンドウ・イネーブル信号をリセットするラッチ回
路を含む。制御情報がウィンドウ隠蔽信号を含み、ラッ
チ回路が、活動ウィンドウ隠蔽信号を受け取ったときウ
ィンドウ・イネーブル信号の発生を不能にする。ウィン
ドウ開始情報が水平ウィンドウ開始情報を含み、ウィン
ドウ停止情報が水平ウィンドウ停止情報を含み、カウン
ト情報が水平カウント情報を含み、比較回路が、水平ウ
ィンドウ開始情報及び水平ウィンドウ停止情報を水平カ
ウント情報と比較する。比較回路が、水平ウィンドウ開
始情報が水平カウント情報と一致するときはウィンドウ
・イネーブル信号をセットし、水平ウィンドウ停止情報
が水平カウント情報と一致するときはウィンドウ・イネ
ーブル信号をリセットするラッチ回路を含む。ウィンド
ウ開始情報が垂直ウィンドウ開始情報を含み、ウィンド
ウ停止情報が垂直ウィンドウ停止情報を含み、カウント
情報が垂直カウント情報を含み、比較回路が、垂直ウィ
ンドウ開始情報及び垂直ウィンドウ停止情報を垂直カウ
ント情報と比較する。ラッチ回路が、垂直ウィンドウ開
始情報が垂直カウント情報と一致するときはウィンドウ
・イネーブル信号の発生を可能にし、垂直ウィンドウ停
止情報が垂直カウント情報と一致するときはウィンドウ
・イネーブル信号の発生を不能にする。制御情報が、ウ
ィンドウ隠蔽信号を含み、ラッチ回路が活動ウィンドウ
隠蔽信号を受け取ったときウィンドウ信号の発生を不能
にする。切替え回路が、第１及び第２のチャネル切替え
回路を含み、第１チャネル切替え回路が独立したイメー
ジ信号をバスの第１チャネル上に選択的に切り替え、第
２チャネル切替え回路が独立したイメージ信号をバスの
第２チャネル上に選択的に切り替える。制御情報がウィ
ンドウ優先順位情報を含み、ウィンドウ制御回路が、ウ
ィンドウ・イネーブル信号及びウィンドウ優先順位情報
を受け取り、ウィンドウ・イネーブル信号及びウィンド
ウ優先順位信号に基づいて切替え回路を制御するウィン
ドウ優先順位回路を含む。

【００１６】

【実施例】マルチメディア・システム 図１を参照すると、マルチメディア・システム１０は、
マルチメディア・コア１２、表示装置１４（たとえば全
点アドレス可能（ＡＰＡ）ビデオ・グラフィックス・ア
レイ（ＶＧＡ）または高解像度テレビ（ＨＤＴＶ））、
音声出力装置１５（たとえばスピーカまたはヘッドホ
ン）、入力装置１６（たとえばキーボードまたはマウ
ス）、及びアナログ・フル・モーション・ビデオ・ソー
ス１７（たとえばビデオ・テープ・プレーヤまたはビデ
オ・ディスク・プレーヤ）を含む。マルチメディア・コ
ア１２は複数のモジュールとして配置され、情報はシス
テム・バス２０及びメディア・バス２４を介してこれら
のモジュール間で転送される。情報は、小型コンピュー
タ・システム・インターフェース・バス（ＳＣＳＩ）２
２及び記憶バス２３を介してマルチメディア・コア１２
に供給され、またそれから受け取られる。

【００１７】マルチメディア・コア１２は、メディア制
御モジュール３０を含み、音声モジュール３１、図形ア
クセラレータ・モジュール３４、プロセッサ・モジュー
ル３６、及びプログラマブル・レシーバ・モジュール３
８を含むことがある。メディア・ソースであるモジュー
ル３４、３６、３８（すなわちメディア信号を提供する
装置）は、それぞれメディア・バス・インターフェース
回路３９ａ、３９ｂ、３９ｃを介してメディア・バス２
４に接続される。（メディア・バス・インターフェース
回路３９ａ、３９ｂ、３９ｃは、バス・インターフェー
ス回路３９と総称する。）メディア・ソースからのイメ
ージ信号は、制御情報に応答して選択的にメディア・バ
ス２４にアクセスし、この選択的アクセスによってイメ
ージ信号の実時間合成が可能になる。メディア・ソース
からの音声信号は、制御情報に応答して選択的にメディ
ア・バス２４にアクセスし、この選択的アクセスによっ
て音声信号の実時間合成が可能になる。

【００１８】合成されたイメージ信号は、メディア・バ
ス２４からメディア制御モジュール３０を介して表示装
置１４に供給され、合成された音声信号は、音声モジュ
ール３１を介して音声出力装置１５に供給される。入力
装置１６からのすべての入力情報は、メディア制御モジ
ュール３０を介して受け取られる。プログラマブル・レ
シーバ３８は、ビデオ・ソース１７から直接にアナログ
・フル・モーション・ビデオ入力情報を受け取る。プロ
グラマブル・レシーバ３８はまた、遠隔の送信機から電
波（たとえばテレビ・スタジオからのテレビ電波）を受
信することができる。このマルチメディア・システム１
０、及びマルチメディア・コア１２の構成は、代表的な
ものを示しているが、システム及びコアの構成はユーザ
のニーズを満たすように変更できることを理解された
い。

【００１９】システム・バス２０は、ＩＢＭマイクロ・
チャネル・アーキテクチャやＩＢＭファミリＩ（すなわ
ちＩＢＭ ＡＴ）バス・アーキテクチャなどの通常の入
出力バス・アーキテクチャに準拠している。システム・
バス２０は、メディア制御モジュール３０、図形アクセ
ラレータ・モジュール３４、プロセッサ・モジュール３
６、プログラマブル・レシーバ・モジュール３８など、
入出力情報を転送するモジュール同士の間に接続され
る。

【００２０】ＳＣＳＩバス２２は、通常のＳＣＳＩバス
・アーキテクチャに準拠し、大きな情報ブロックを転送
するブロック転送バスとして機能する。ＳＣＳＩバス２
２は、プロセッサ・モジュール３６、図形アクセラレー
タ・モジュール３４など、大量の情報の転送を必要とす
るモジュールに直接接続され、またＳＣＳＩ装置４０
（たとえばＳＣＳＩ磁気テープ装置、ＳＣＳＩ読み書き
用光ディスク装置、ＳＣＳＩ ＣＤＲＯＭ読取装置）に
も接続される。ＳＣＳＩバス２２は大量の情報の転送を
必要とするモジュールに直接接続されるので、この情報
を、ＳＣＳＩバス２２からシステム・バス２４を介し
て、ＳＣＳＩ情報を必要とするモジュールに転送する必
要はない。したがって、システム・バス２４は他のタイ
プの転送を自由に実行することができる。

【００２１】記憶バス２３は、通常の記憶バス・アーキ
テクチャに準拠している。記憶バス２３は、情報を記憶
する装置４１（たとえば３．５インチ・ディスク・ドラ
イブ、ハード・ドライブなど）とプロセッサ・モジュー
ル３６の間に直接接続される。

【００２２】メディア・バス２４は、本明細書に記載す
るメディア・バス・アーキテクチャに準拠している。メ
ディア・バス２４は、メディア制御モジュール３０、音
声モジュール３１、及び図形アクセラレータ・モジュー
ル３４、プロセッサ・モジュール３６、プログラマブル
・レシーバ・モジュール３８などのメディア・ソースの
メディア・バス・インターフェース回路３９の間に接続
される。

【００２３】システム・バス２０、メディア・バス２
４、及びＳＣＳＩバス２２を設けることによって、マル
チメディア・システム１０は均衡のとれたシステムとし
て機能する。各バスは、そのバス用に設計されたタイプ
の情報を最適に転送する。したがって、あるバスがその
バス用に設計されていない情報を転送しなければならな
いときに生ずる競合の問題は回避される。

【００２４】メディア・コア１２、より具体的にはメデ
ィア・バス２４は、表示装置１４で表示されるイメージ
信号を実時間で合成する。言い替えると、メディア・コ
ア１２は、表示装置１４で表示されるイメージ信号同士
を実時間で１点ずつ並列に結合する。この応用例では、
「実時間」は、表示装置１４の掃引速度、すなわち情報
が表示装置１４によって提示される速度に関して決定さ
れる。したがって、メディア・バス２４が情報を送信す
る速度は、表示装置１４の掃引速度と同じ速さであれば
よい。

【００２５】イメージ信号は、制御情報に応答して、メ
ディア・ソースから当該のメディア・バス・インターフ
ェース回路３９を介してメディア・バス２４に１点ずつ
提供される。点は表示装置１４の解像度に関係する。し
たがって、表示装置１４が６４０×４８０のＶＧＡモニ
タである場合、点はＶＧＡモニタの座標に対応する。ま
た、表示装置１４が１９２０×１０３５のＨＤＴＶモニ
タである場合は、点はＨＤＴＶモニタの座標に対応す
る。

【００２６】応用例の透明性を達成するために、仮想ス
クリーン実施態様（すなわち、あらゆるモジュールが、
イメージ信号を表示装置に提供していると仮定する）が
マルチメディア・システム１０によって使用される。仮
想スクリーン実施態様により、各モジュールに専用表示
装置が見えるようになる。したがって、イメージ信号を
発生している各メディア・ソースは、そのメディア・ソ
ースがメディア・バス２４へのアクセスを許可されてい
るか否かに関係なくそのイメージ信号を発生する。

【００２７】メディア・バス２４上に含まれるイメージ
信号は、１点ずつメディア制御モジュール３０に受け取
られ、１点ずつ表示装置１４に提供される。メディア・
バス２４上でメディア・ソースからのイメージ信号が組
み合わされて、合成イメージ信号が形成され、それがメ
ディア制御モジュール３０に提供される。メディア制御
モジュール３０は、表示装置１４が必要とする諸属性に
対応するように合成イメージ信号の諸属性（たとえば電
圧レベル）を調整し、調整済みの合成イメージ信号を表
示装置１４に駆動する。属性の調整が必要でない場合
は、合成イメージ信号を表示装置１４に直接提供するこ
とが可能である。

【００２８】図２を参照すると、合成フレームの例が示
されている。この例では、表示装置１４は、６４０列×
４８０行の表示解像度を有するＶＧＡ表示装置である。
背景プレーンを提供するイメージ信号は、プロセッサ・
モジュール３６から提供される。第１のウィンドウ（Ｗ
ＩＮＤＯＷ１）に表示されるイメージ信号は、プログラ
マブル・レシーバ３８によって提供される。このイメー
ジ信号は、フル・モーション・ビデオ信号である。第２
のウィンドウ（ＷＩＮＤＯＷ２）に表示されるイメージ
信号は、図形アクセラレータ・モジュール３４によって
提供される。この例は本発明を例示するためのものにす
ぎないことを理解されたい。

【００２９】この例は、表示装置１４の１フレームに関
するものである。このフレームは、１秒間に複数回繰り
返されて、表示装置１４はフル・モーション表現を提供
することができる。したがって、１フレームの合成につ
いての以下の説明は、１秒間に複数回繰り返される。

【００３０】フレームの合成中に、バス・インターフェ
ース回路３９は、制御情報に応答して当該のメディア・
ソースのメディア・バス２４への選択的アクセスを可能
にする。好ましい実施例では、制御情報はメディア制御
モジュールから提供される。バス・インターフェース回
路３９に提供される制御情報には、座標切替え情報及び
ウィンドウ優先順情報が含まれる。この制御情報は、フ
レームが最初に合成されるときに提供され、特定のモジ
ュールに関する情報が変化するまでバス・インターフェ
ース回路３９内に維持される。すなわち、多数のフレー
ムが同じ座標切替え情報から合成されることがある。あ
る座標切替え情報が（たとえば特定のモジュールの表示
領域が変化したために）修正された場合、修正済み座標
切替え情報が適切なバス・インターフェース回路３９に
提供される。この修正済み座標切替え情報が、適切なバ
ス・インターフェース回路３９内で代りに使用される。

【００３１】同期されたメディア・ソースは、メディア
・バス２４を実時間で駆動する。イメージ信号を、メデ
ィア制御モジュール３０が実時間で受け取る。したがっ
て、同期されているメディア・ソースでは、表示装置１
４によって情報を表示する前にビデオ・メモリにその情
報を記憶する必要がない。したがって、メディア・バス
２４上に含まれるイメージ信号は、単一のプレーンであ
る合成イメージを提供する。非同期のメディア・ソース
はイメージ信号をメディア制御モジュール３０に提供
し、モジュール３０は表示の前にこれらの信号を同期さ
せる。

【００３２】図２に示したフレームの合成は、バス・イ
ンターフェース回路３９ｂによって開始され、ウィンド
ウ優先順位情報及び座標切替え情報に基づいてメディア
・バス２４へのプロセッサ・モジュール３６のアクセス
を許可する。プロセッサ・モジュール３６は、表示装置
１４が座標Ｈ１、Ｖ１に達するまで、イメージ信号をメ
ディア・バス２４に提供する。この位置に達したとき、
バス・インターフェース回路３９ｂが、プロセッサ・モ
ジュール３６のメディア・バス２４へのアクセス許可を
無効にし、同時にバス・インターフェース回路３９ｃが
メディア・バス２４へのプログラマブル・レシーバ・モ
ジュール３８のアクセスを許可する。

【００３３】プログラマブル・レシーバ・モジュール３
８は、表示装置１４が座標Ｈ２、Ｖ１に達するまで、イ
メージ信号をメディア・バス２４に提供し、この座標位
置に達したとき、バス・インターフェース回路３９ｃは
プログラマブル・レシーバ・モジュール３８のメディア
・バス２４へのアクセス許可を無効にし、バス・インタ
ーフェース回路３９ｂはメディア・バス１４へのプロセ
ッサ・モジュール３６のアクセスを許可する。表示装置
１４が座標Ｈ２、Ｖ２に達するまで、メディア・バス２
４へのアクセスは、水平座標Ｈ１及びＨ２でプロセッサ
・モジュール３６とプログラマブル・レシーバ・モジュ
ール３８の間で交換され続ける。

【００３４】座標Ｈ２、Ｖ２に達したとき、バス・イン
ターフェース回路３９ｃはプログラマブル・レシーバ・
モジュール３８のメディア・バス２４へのアクセス許可
を無効にし、バス・インターフェース回路３９ａはメデ
ィア・バス２４への図形アクセラレータ・モジュール３
４のアクセスを許可する。図形アクセラレータ・モジュ
ール３４は、位置Ｈ３、Ｖ３に達するまで、までイメー
ジ信号をメディア・バス２４に提供し、この位置に達し
たとき、メディア・バス２４へのアクセスはバス・イン
ターフェース回路３９ａ、３９ｂ、３９ｃによってプロ
セッサ・モジュール３６に切り替えられる。表示装置１
４が座標Ｈ４、Ｖ３に達するまで、メディア・バス２４
へのアクセスは、水平座標Ｈ１、Ｈ２、及びＨ３でプロ
セッサ・モジュール３４、プログラマブル・レシーバ・
モジュール３８、及び図形アクセラレータ・モジュール
３４の間で交換され続ける。

【００３５】座標Ｈ４、Ｖ３に達したとき、プログラマ
ブル・レシーバ３８は、表示装置１４へのスクリーンの
合成に対する寄与を完了した。したがって、スクリーン
への残りの部分では、プログラマブル・レシーバ３８
は、もはやメディア・バス２４へのアクセスを許可され
ない。

【００３６】水平座標Ｈ３及びＨ４に達したとき、表示
装置１４が座標Ｈ３、Ｖ４に達するまで、メディア・バ
ス２４へのアクセスは、プロセッサ・モジュール３６と
図形アクセラレータ・モジュール３４の間で切り替えら
れる。座標Ｈ３、Ｖ４に達したとき、メディア・バス２
４へのアクセスは、このフレームの残りの部分の間、プ
ロセッサ・モジュール３６に返される。

【００３７】メディア・バス・アーキテクチャ メディア・バス２４は、メディア・バス・アーキテクチ
ャによって定義されたメディア信号の経路として機能す
る。メディア・バス・アーキテクチャは、メディア・ソ
ースとメディア制御モジュール３０の間で情報を転送す
るためのメディア信号を定義する。メディア信号には、
イメージ信号、制御信号、及び音声信号が含まれる。し
たがって、メディア・バス２４は、複数のビデオ・チャ
ネル、メディア制御チャネル（ＭＣＣ）、及び音声チャ
ネルを含む。ビデオ・チャネルには、１次ビデオ・チャ
ネル（ＰＶＣ）、２次ビデオ・チャネル（ＳＶＣ）、及
びディジタル・ビデオ・チャネル（ＤＶＣ）が含まれ
る。

【００３８】１次ビデオ・チャネルは、１次合成イメー
ジ信号をメディア制御モジュール３０に提供するために
メディア・ソースからのイメージ信号が合成されるチャ
ネルである。この１次チャネルは、赤緑青成分（ＰＶＣ
ＲＧＢ）を有する１次アナログ・イメージ信号、１次
カラー・キー・マッチ（ＰＶＣ ＣＫＭ）信号、及び１
次調停信号（ＰＶＣ ＡＲＢ）用の経路を含む。ＰＶＣ
ＲＧＢ信号は、差分アナログＲＧＢ信号であり、メデ
ィア制御モジュール３０の制御下でアナログ波形として
メディア・ソースによって１次チャネル上に直接送られ
る。ＰＶＣ ＣＫＭ信号は、メディア制御モジュール３
０内でビデオ切替え多重化を制御する。ＰＣＫＭ信号
は、ＲＧＢデータと同時にピクセル速度で活動低レベル
に駆動される。ＰＶＣ ＡＲＢ信号は、４ビットの１／
１６優先順位調停信号である。

【００３９】２次ビデオ・チャネルは、２次合成イメー
ジ信号をメディア制御モジュール３０に提供するために
メディア・ソースからの代替イメージ信号または追加イ
メージ信号が合成されるチャネルである。２次チャネル
は、赤緑青成分（ＳＶＣ ＲＧＢ）を有する２次アナロ
グ・イメージ信号、２次カラー・キー・マッチ（ＳＶＣ
ＣＫＭ）信号、及び２次調停信号（ＳＶＣ ＡＲＢ）
用の経路を含む。ＳＶＣ ＲＧＢ信号は、差分アナログ
ＲＧＢ信号であり、メディア制御モジュール３０の制御
下でアナログ波形としてメディア・ソースによって２次
チャネル上に直接送られる。ＳＶＣ ＣＫＭ信号は、メ
ディア制御モジュール３０内でのビデオ切替え多重化を
制御する。ＳＶＣ ＣＫＭ信号は、ＲＧＢデータと同時
にピクセル速度で活動低レベルに駆動される。ＳＶＣ
ＡＲＢ信号は、４ビットの１／１６優先順位調停信号で
ある。

【００４０】ディジタル・ビデオ・チャネルは、ディジ
タル・ビデオ信号をメディア・ソースからメディア制御
モジュール３０に転送するためのチャネルである。ディ
ジタル・ビデオ・チャネルは、ＨＤＴＶ及びその他の高
解像度表示装置が必要とする高速生ビデオ転送、及びそ
の他のディジタル・ビデオ・ソースからの転送をサポー
トすることができる。ディジタル・ビデオ・チャネル
は、３２ビット・イメージ信号（ＤＩＧ ＩＭ）、ディ
ジタル・クロック信号、ディジタル水平同期信号、及び
ディジタル垂直同期信号用の経路を含む。ＤＩＧ ＩＭ
信号は、活動状態で高レベルの８、１６、または２４ビ
ットのＲＧＢ信号、ならびに透明性の程度を表す８ビッ
トのアルファ信号を含む。ディジタル・クロック信号
は、メディア制御モジュール３０によってクロック・デ
ータに提供され、メディア制御モジュール３０を介して
メディア制御モジュールＲＧＢ出力端子に提供される
か、またはメディア制御モジュール３０のフレーム・バ
ッファに提供される。ディジタル・ビデオ・チャネルの
最大クロック周波数は、８０ＭＨｚなので、７４．２５
ＭＨｚのＨＤＴＶデータ速度をサポートすることができ
る。

【００４１】メディア制御チャネルは、メディア・バス
２４上での情報の転送を制御するメディア制御情報用の
経路を提供する。メディア制御チャネルによって、メデ
ィア制御モジュール３０は、装置特有の制御情報を発行
することができ、また大域制御情報をすべてのメディア
・ソースに同報通信することができる。メディア制御情
報は、各アダプタに書き込まれるウィンドウ制御ブロッ
ク・データ、及びシステム１０が初期設定されるときに
各アダプタから読み出されるバイタル・プロダクト・デ
ータとパーソナリティ・データを含む。またメディア制
御チャネルは、ソース同期信号（ＳＯＵＲＣＥ ＳＹＮ
Ｃ）、システム同期信号（ＳＹＳ ＳＹＮＣ）及びマス
タ・クロック信号（ＭＡＳＴＥＲ ＣＬＫ）用の経路を
含む。またメディア制御チャネルは、メディア・バス２
４に接続されているすべてのメディア・ソースに提供さ
れる大域基準信号（Ｖ ＢＩＡＳ）用の経路を含む。

【００４２】音声チャネルは、ハイファイ・ディジタル
音声信号（ＡＵＤＩＯ）及び電話級ディジタル音声信号
（ＴＥＬ ＡＵＤＩＯ）用の経路を含む。

【００４３】メディア制御モジュール 図１及び図３を参照すると、メディア制御モジュール３
０はメディア・コア１２のために複数の機能を提供す
る。メディア制御モジュール３０は、メディア・バス２
４上での合成を制御する。またメディア制御モジュール
３０は、１次ビデオ・チャネル、２次ビデオ・チャネル
またはディジタル・ビデオ・チャネルから受け取るイメ
ージ信号のレシーバ及びレベル変換器として機能する。
またメディア制御モジュール３０はイメージ信号の合成
機構として機能する。またメディア制御モジュール３０
は、１次ビデオ・チャネル、２次ビデオ・チャネル、及
びディジタル・ビデオ・チャネルからのイメージ信号、
ならびにメディア制御モジュール３０によって内部で発
生されるイメージ信号を混合するためのビデオ・ミキサ
として機能する。またメディア制御モジュール３０は、
メディア・ソースからのイメージを記憶するためのイメ
ージ捕捉機構として機能する。またメディア制御回路３
０は、表示装置駆動回路として機能する。またメディア
制御モジュール３０は、メディア・コア１２用の同期信
号を発生するための同期信号発生機構として機能する。
またメディア制御モジュール３０は、音声信号用の合成
機構として機能する。またメディア制御モジュール３０
は、入力装置１６を介する直接ユーザ・インターフェー
スを提供する。またメディア制御モジュール３０は、シ
ステム・バス２０及びＳＣＳＩバス２２とインターフェ
ースする。メディア制御モジュール３０が実行するこれ
らの機能のいくつかは連続して発生し、他の機能は必要
なときに発生する。ただし、複数の機能が同時に発生す
ることが可能である。

【００４４】メディア制御モジュール３０は、メディア
・バス２４のビデオ・チャネルを介して連続するデータ
・ストリームを受け取り、同時にメディア制御チャネル
を介してメディア・ソースを制御する。メディア制御モ
ジュール３０は、メディア制御回路５０、バス・インタ
ーフェース回路５１、イメージ信号プロセッサ回路５
２、及びフレーム捕捉回路５４を含み、これらの回路は
すべてメディア制御モジュール・バス５５を介して接続
されている。またメディア制御モジュール３０は、表示
装置アダプタ回路５６、同期発生回路５８を含む。

【００４５】メディア・バス２４上でのイメージ信号の
合成を制御するとき、メディア制御モジュール３０はメ
ディア制御回路５０を使用する。メディア制御回路５０
は、メディア制御モジュール・マイクロプロセッサ６
２、メモリ・コントローラ６４、ダイナミック・ランダ
ム・アクセス・メモリ（ＤＲＡＭ）であるメディア・シ
ステム・メモリ６６、及び電子的に消去可能なプログラ
マブル読出し専用メモリであるメニュー・メモリ６８を
含む。メディア・システム・メモリ６６は、メディア制
御モジュール３０の諸機能を制御する、メディア制御モ
ジュール・オペレーティング・システムを保持する。ま
たメモリ６６は、入力装置１６とインターフェースする
ための入出力処理情報を含む。メニュー・メモリ６８
は、入力装置１６を介してアクセスされるメニュー情報
（たとえばマウスなどの位置指定装置を用いてアクセス
されるプルダウン・メニュー）を記憶する。メディア制
御モジュール・マイクロプロセッサ６２は、メモリ・コ
ントローラ６４を介してメディア・システム・メモリ６
６及びメニュー・メモリ６８にアクセスする。またメモ
リ・コントローラ６４は、特定のバス・インターフェー
ス回路３９上に常駐する任意のメモリへのアクセスを制
御する。たとえば新しいモジュールがメディア・コア１
２に追加される場合、メディア制御モジュール３０は、
その新しいモジュールのバス・インターフェース回路３
９に記憶されるメディア・ソース・パーソナリティ・デ
ータを必要とする。このメディア・ソース・パーソナリ
ティ・データは、メモリ・コントローラ６４の制御下で
メディア制御チャネル３０を介してパーソナリティ・ブ
ロックに渡される。このパーソナリティ・データは、メ
ディア制御モジュール・マイクロプロセッサ６２によっ
て使用される。

【００４６】フレームの合成は、ユーザが入力装置１６
を用いて合成特性を定義することによって開始される。
合成特性は、特定のメディア・ソースに関するイメージ
信号が表示されるウィンドウの所望のサイズ及び形状を
含むことができる。メディア制御モジュール・マイクロ
プロセッサ６２は、メディア・システム・メモリ６６に
記憶された入出力処理情報とともにユーザ定義の合成特
性を受け取る。次に、メディア制御モジュール・マイク
ロプロセッサ６２は、座標切替え情報やウィンドウ優先
順位情報などの制御情報を発生する。ウィンドウ優先順
位情報は、メディア・バス２４のメディア制御チャネル
を介して、メディア・バス２４に接続されたメディア・
ソースに送られる。メディア・ソースは、この制御情報
に基づいてメディア・バス２４への選択的アクセスを許
可される。

【００４７】レシーバ及びレベル変換器として機能する
とき、またはビデオ・ミキサとして機能するとき、メデ
ィア制御モジュール３０はイメージ信号プロセッサ回路
５２を使用する。イメージ信号プロセッサ回路５２は、
表示装置コントローラ７０及びミキサ回路７２を含む。
表示装置コントローラ７０は、フレーム捕捉回路５４と
ミキサ回路７２の間のインターフェース回路として機能
する。というのは、フレーム捕捉回路５４を使用するこ
とによって、メディア制御モジュール３０はイメージ信
号の発生源として機能できるからである。フレーム捕捉
回路５４とミキサ回路７２の間のインターフェース回路
として機能するのに加えて、表示装置コントローラ７０
はまた、フレーム捕捉回路５４に記憶されるイメージの
獲得及び表示をも管理する。表示装置コントローラ７０
はまた、表示装置１４の背景表現を特定のカラーに設定
するための背景カラー・フラッドなど他の表示機能をも
管理する。また表示装置コントローラ７０は、メディア
制御モジュール・マイクロプロセッサ６２の制御下で選
択されたフレーム・バッファ・イメージ（たとえばメニ
ュー・イメージまたは捕捉されたイメージ）のフェード
・レベルをも制御する。

【００４８】レシーバ及びレベル変換器としてだけ機能
するとき、イメージ信号プロセッサ回路５２のミキサ回
路７２は、メディア・バス２４からＰＶＣ ＲＧＢ信
号、ＳＶＣ ＲＧＢ信号、またはＤＩＧ ＩＭ信号のう
ちのいずれかを受け取る。ミキサ回路７２は、一定の基
礎出力レベル、たとえば一定の黒レベルを有する合成イ
メージ信号（ＣＯＭＰ ＲＧＢ）を提供するように、受
け取ったイメージ信号をレベリングする。

【００４９】レベリング回路及びミキサ回路として機能
するとき、イメージ信号プロセッサ回路５２のミキサ回
路７２は、メディア・バス２４からＰＶＣ ＲＧＢ信
号、ＰＶＣ ＣＫＭ信号、ＳＶＣ ＲＧＢ信号、ＳＶＣ
ＣＫＭ信号、ＤＩＧ ＩＭ信号、フレーム捕捉回路５
４から捕捉信号（ＭＣＭ ＲＧＢ）のうちの１つまたは
複数の信号を受け取る。ミキサ回路７２は、表示装置コ
ントローラ７０の制御下でこれらの信号を混合し、混合
された信号をレベル調整してＣＯＭＰ ＲＧＢ信号を提
供する。

【００５０】合成機構として機能するとき、メディア制
御モジュール３０は、メディア制御回路５０とともにミ
キサ回路７２を使用する。メディア制御モジュール３０
内での合成中に、ミキサ回路７２は、ＰＶＣ ＲＧＢ信
号、ＳＶＣ ＲＧＢ信号、及びＤＩＧ ＩＭ信号、なら
びにＣＯＭＰ ＲＧＢ信号を提供するためにフレーム捕
捉回路５４から提供されるフレーム捕捉信号の間で１点
ずつ切り替わる。表示装置コントローラ７０は、メディ
ア制御回路５０から提供される情報に基づいてこの切替
えを制御する。メディア制御回路５０は、ユーザ定義の
合成特性に応答して、この情報を提供する。

【００５１】イメージ捕捉機構として機能するとき、メ
ディア制御モジュール３０は、フレーム捕捉回路５４を
使用する。フレーム捕捉回路５４は、フレーム・バッフ
ァ制御回路７８、ビデオ・ランダム・アクセス・メモリ
（ＶＲＡＭ）であるフレーム・バッファ８０、切替え回
路８２、及びフェーダ回路８４を含む。切替え回路８２
は、イメージ・スイッチ８６、アナログ・ディジタル
（Ａ／Ｄ）変換器８８、及びバッファ回路９０を含む。
フェーダ回路８４は、ディジタル・アナログ変換器９
２、９４、及びフェーダ回路９６を含む。フレーム捕捉
回路５４は、同期信号ＰＶＣ ＳＹＮＣ、ＳＶＣ ＳＹ
ＮＣ、ＳＹＳ ＳＹＮＣを受け取る。またフレーム捕捉
回路５４は、メディア・バス２４からＰＶＣ ＲＧＢ信
号、ＳＶＣＲＧＢ信号、ＤＩＧ ＩＭ信号を受け取り、
イメージ信号プロセッサ回路５２から合成イメージ信号
を受け取り、情報のフレームを捕捉するためにメディア
制御バス５５を介してメディア制御モジュール・マイク
ロプロセッサ６２から提供される制御情報に応答して、
これらの信号のうちの１つを選択的に記憶する。フレー
ム捕捉信号を記憶するとき、フレーム捕捉回路は同期信
号によって同期される。フレーム捕捉回路５４は、イメ
ージ信号プロセッサ回路５２にフレーム捕捉信号のアナ
ログ等価信号をＭＣＭ ＲＧＢとして提供することがで
きる。

【００５２】フレーム捕捉回路５４は、イメージを捕捉
し、非ゲンロック（すなわち非同期）ソースからイメー
ジ信号を受け取り、メニュー情報を提供するために使用
される。したがって、フレーム・バッファ８０は、イメ
ージ捕捉プレーン及びメニュー・プレーンの両方を含
む。イメージ捕捉プレーンは、４つの捕捉されたイメー
ジを記憶することができる。メニュー捕捉プレーンは、
メニュー・メモリ６８から受け取ったメニュー情報を記
憶することができる。

【００５３】イメージを捕捉するとき、イメージ信号は
スイッチ８６を介してフレーム・バッファ８０に選択的
に提供される。アナログ・イメージ信号は、アナログ・
ディジタル変換器８８を介して等価なディジタル信号に
変換されてからスイッチ８６に提供され、切り替えられ
たイメージ信号はバッファ９０によって緩衝記憶され
る。バッファ９０は、フレーム・バッファ８０に提供さ
れる情報を同期させるために使用される。というのは、
この情報はゲンロック（すなわち同期）されていないこ
とがあり、あるいは合成またはバス伝送のためにタイミ
ング・スキューを有することがあるからである。イメー
ジ信号は、シリアル・ポートを介してフレーム・バッフ
ァ８０に提供される。フレーム・バッファ８０に書き込
むとき、フレーム・バッファ８０は、この情報の発生源
と同期される。フレーム・バッファ８０から読み出すと
き、フレーム・バッファ８０はＳＹＳ ＳＹＮＣ信号と
同期される。

【００５４】メニュー情報を提示するとき、メニュー・
メモリ６８内に記憶されているメニュー情報は、メディ
ア制御モジュール・マイクロプロセッサ６２からメディ
ア制御モジュール・バス５５を介してフレーム・バッフ
ァ８０のランダム・アクセス・ポートに提供される。メ
ニュー情報は、フレーム・バッファ８０のメニュー・プ
レーンに記憶される。メニュー・プレーンに記憶された
メニュー情報は、その後ミキサ回路７２を介して提示さ
れる。

【００５５】表示装置ドライバとして機能するとき、メ
ディア制御モジュール３０は、表示装置アダプタ回路５
６を使用する。表示装置アダプタ回路５６は、７５オー
ム・ドライバ回路９８、及びＲＧＢ−ＮＴＳＣ変換回路
１００を含む。表示装置アダプタ回路５６は、イメージ
信号プロセッサ回路５２から合成イメージ信号ＣＯＭＰ
ＲＧＢを受け取り、同期発生回路５８からＳＹＳ Ｓ
ＹＮＣ信号を受け取る。表示装置アダプタ回路５６は、
７５オーム・ドライバ回路９８を介して、ＶＧＡモニタ
表示装置アダプタ回路５６を駆動することができるＲＧ
Ｂ信号（ＲＧＢＯＵＴ）を発生し、ＲＧＢ−ＮＴＳＣ変
換回路１０２を介して、ビデオ・モニタ、ビデオ・カセ
ット・レコーダ、または直接合成ベースバンド・ビデオ
入力信号を必要とするその他の装置を駆動することがで
きる合成ＮＴＳＣ信号（ＮＴＳＣ ＯＵＴ）を発生す
る。

【００５６】同期信号発生機構として機能するとき、メ
ディア制御モジュール３０は同期発生回路５８を使用す
る。同期発生回路５８は、プログラマブル同期発生機構
１０４及び発振器１０６を含む。同期発生回路５８は、
メディア制御モジュール・マイクロプロセッサ６２によ
って選択されたメディア・ソースからメディア・バス２
４を介してＳＯＵＲＣＥ ＳＹＮＣ信号を受け取り、メ
ディア制御モジュール３０に外部から提供される外部ハ
ウス同期信号（ＥＨＳ）、及び同期発生回路５８の発振
器１０６によって発生される内部同期信号（ＩＮＴ Ｓ
ＹＮＣ）を受け取る。ＥＨＳ信号は、別々の水平成分と
（ＥＨＳ ＨＳＹＮＣ）垂直成分（ＥＨＳ ＶＳＹＮ
Ｃ）、合成同期信号（すなわち水平成分及び垂直成分の
両方を含む単一の信号）、またはブラック・バースト同
期信号（すなわち合成信号マイナス任意のビデオ信号）
を含む同期信号とすることができる。同期発生回路５８
は、ＳＹＳ ＳＹＮＣ信号及びＷＩＮＤ ＣＬＫ信号を
メディア制御チャネルに提供し、かつメディア制御モジ
ュール３０によって内部で使用されるクロック信号であ
るマスタ・クロック信号（ＭＡＳＴＥＲ）、ブランキン
グ信号（ＢＬＡＮＫＩＮＧ）、メディア制御モジュール
同期信号（ＭＣＭ ＳＹＮＣ）、表示同期信号（ＤＩＳ
Ｐ ＳＹＮＣ）、及びＮＴＳＣ合成同期信号（ＮＴＳＣ
ＳＹＮＣ）を提供する。ＷＩＮＤ ＣＬＫ信号は、す
べてのメディア・ソースに提供され、したがって合成中
に同期的切替えが可能である。ＭＡＳＴＥＲ信号は、メ
ディア制御モジュール３０によって内部で使用されるク
ロック信号である。ＢＬＡＮＫＩＮＧ信号は、水平ブラ
ンキング信号（Ｈ ＢＬＡＮＫＩＮＧ）及び垂直ブラン
キング信号（Ｖ ＢＬＡＮＫＩＮＧ）を含み、イメージ
信号を走査する表示装置のフライバック中など表示装置
１４が照明されない時間を制御する。ＭＣＭ ＳＹＮＣ
信号は、水平成分（ＭＣＭ ＨＳＹＮＣ）及び垂直成分
（ＭＣＭ ＶＳＹＮＣ）を含み、メディア制御モジュー
ル３０の表示タイミングを制御する。ＮＴＳＣ ＳＹＮ
Ｃ信号は、標準の米国ＮＴＳＣ形式と互換性のある同期
信号である。ＤＩＳＰ ＳＹＮＣ信号は、水平成分（Ｄ
ＩＳＰ ＨＳＹＮＣ）及び垂直成分（ＤＩＳＰ ＶＳＹ
ＮＣ）を含み、ＶＧＡ型表示装置が必要とする水平及び
垂直同期パルスを制御する。

【００５７】直接ユーザ・インターフェースとして機能
するとき、入力装置１６から提供される入力信号は、メ
ディア制御モジュール・バス５５を介してメディア制御
モジュール・マイクロプロセッサ６２が受け取る。これ
らの入力信号はメニュー表現を生成するために使用で
き、その場合、入力信号はメディア制御モジュール３０
によって直接使用される。また、これらの入力信号は、
プロセッサ・モジュール３６などの別のモジュール用に
も使用できる。その場合、入力信号は、メディア制御モ
ジュール３０が受け取り、次にシステム・バス２０を介
してプロセッサ・モジュール３６に提供される。入力信
号が別のモジュール用に使用されるとき、メディア制御
モジュール３０はやはり、入力信号を適当なモジュール
に提供する前に入力信号を解釈するのに必要なサポート
を提供する。

【００５８】システム・バス２０及びＳＣＳＩバス２２
とインターフェースするとき、メディア制御チャネル３
０はバス・インターフェース回路５１を使用する。また
バスインターフェース回路５１によって、メディア制御
チャネル３０はメディア・バス２４のメディア制御チャ
ネルとインターフェースすることができる。

【００５９】図４を参照すると、ミキサ回路７２は、ス
イッチ１１０、１１２、１１３、１１４を使って、それ
ぞれＰＶＣ ＲＧＢ信号、ＳＶＣ ＲＧＢ信号、ＭＣＭ
ＲＧＢ信号、及びＤＩＧ ＩＭイメージ信号のＲＧＢ
等価信号のうちの１つまたは複数を加算回路１１６に提
供することができる。スイッチ１１０、１１２は、表示
制御装置７０から提供されるＩＮＨ ＰＶＣ信号とＩＮ
Ｈ ＳＶＣ信号、及び当該のメディア・ソースから提供
されるＰＶＣ ＣＫＭ信号とＳＶＣ ＣＫＭ信号によっ
て制御される。スイッチ１１３、１１４は、表示制御装
置７０から提供されるＭＣＭ ＳＥＬ信号及びＤＩＧ
ＳＥＬ信号によって制御される。加算回路１１６は、ス
イッチ１１０、１１２、１１３、１１４から提供される
イメージ信号を受け取り、混合された合成ＲＧＢイメー
ジ信号ＣＯＭＰ ＲＧＢを発生する。また加算回路１１
６は、基準電圧Ｖ ＢＩＡＳを発生するバイアス発生回
路１１７を含む。

【００６０】１次受信回路１１８がメディア・バス２４
から受け取ったＰＶＣ ＲＧＢ信号は、メディア・バス
２４から受け取ったＰＶＣ ＣＫＭ信号、及び表示制御
装置７０から提供される１次ビデオ阻害信号（ＩＮＨ
ＰＶＣ）に基づいて加算回路１１６に提供される。ＰＶ
Ｃ ＣＫＭ信号及びＩＮＨ ＰＶＣ信号がともに非活動
状態であるとＯＲゲート１１９が判定したとき、スイッ
チ１１０はＰＶＣ ＲＧＢイメージ信号を加算回路１１
６に提供する。ＯＲゲート１１９は、１次チャネル選択
（ＰＶＣ ＳＥＬ）信号をスイッチ１１０に提供する。
したがって、１次ビデオ・チャネルが阻害されない限
り、あるいはカラー・キーの突合せが特定の座標に関す
るＰＶＣ ＲＧＢ信号に対応しない限り、ＰＶＣ ＲＧ
Ｂ信号は加算回路１１６に提供される。

【００６１】２次受信回路１２０がメディア・バス２４
から受け取ったＳＶＣ ＲＧＢ信号は、メディア・バス
２４から受け取ったＳＶＣ ＣＫＭ信号、及び表示制御
装置７０から提供される２次ビデオ阻害信号（ＩＮＨ
ＳＶＣ）に基づいて加算回路１１６に提供される。ＳＶ
Ｃ ＣＫＭ信号及びＩＮＨ ＰＶＣ信号がともに非活動
状態であるとＯＲゲート１２１が判定したとき、スイッ
チ１１２はＳＶＣ ＲＧＢイメージ信号を加算回路１１
６に提供する。ＯＲゲート１２１は、２次チャネル選択
（ＳＶＣ ＳＥＬ）信号をスイッチ１１２に提供する。
したがって、２次ビデオ・チャネルが阻害されない限
り、あるいはカラー・キーの突合せが特定の座標に関す
るＳＶＣ ＲＧＢ信号に対応しない限り、ＳＶＣ ＲＧ
Ｂ信号は加算回路１１６に提供される。

【００６２】ディジタル−ＲＧＢ変換器１２２は、ＤＩ
Ｇ ＩＭ信号のレベル調整されたＲＧＢ等価信号である
信号（ＤＩＧ ＲＧＢ）をスイッチ１１４に提供する。
変換器１２２はＶ ＢＩＡＳ信号を受け取り、ＤＩＧ
ＲＧＢ信号のレベルを適切に調整する。表示制御装置７
０から提供されるディジタル・イメージ選択信号ＤＩＧ
ＳＥＬが活動状態のとき、スイッチ１１４はＤＩＧ
ＲＧＢ信号を加算回路１１６に提供する。

【００６３】表示制御装置７０から提供されるＭＣＭ
ＳＥＬ信号が活動状態のとき、スイッチ１１３はＭＣＭ
ＲＧＢ信号を加算回路１１６に提供する。

【００６４】図５及び図６を参照すると、ミキサ回路７
２は、１次受信回路１１８、２次受信回路１２０、切替
え回路１１０、１１２、１１３、１１４、加算回路１１
６、ならびに調節回路１２２、バイアス発生回路１１７
を含む。

【００６５】１次受信回路１１８は、ＰＶＣ ＲＧＢ信
号のそれぞれの成分を受け取る３つの差動受信回路１２
４（ｒ）、１２４（ｇ）、１２４（ｂ）（差動受信回路
１２４と総称する）を含む。受信回路１２４（ｒ）は、
ＰＶＣ ＲＧＢ信号の差分赤成分信号（ＰＶＣ Ｒ）を
受け取り、単端１次赤成分信号（ＰＲＩ Ｒ）を提供す
る。受信回路１２４（ｇ）は、ＰＶＣ ＲＧＢ信号の差
分緑成分信号（ＰＶＣＧ）を受け取り、単端１次緑成分
信号（ＰＲＩ Ｇ）を提供する。受信回路１２４（ｂ）
は、ＰＶＣ ＲＧＢ信号の差分青成分信号（ＰＶＣ
Ｂ）を受け取り、単端１次青成分信号（ＰＲＩ Ｂ）を
提供する。各受信回路１２４（ｒ）、１２４（ｇ）、１
２４（ｂ）は、差動受信装置として動作するように構成
された高速電圧モード演算増幅器（Ｈａｒｒｉｓ，Ｉｎ
ｃ．からＨＡ−２５４０の商名で市販）を含む。各成分
受信回路１２４は、Ｖ ＢＩＡＳ基準信号を提供され
る。

【００６６】２次受信回路１２０は、ＳＶＣ ＲＧＢ信
号のそれぞれの成分を受け取る３つの差動受信回路１２
８（ｒ）、１２８（ｇ）、１２８（ｂ）（差動受信回路
１２８と総称する）を含む。受信回路１２８（ｒ）は、
ＳＶＣ ＲＧＢ信号の差分赤成分信号（ＳＶＣ Ｒ）を
受け取り、単端２次赤成分信号（ＳＥＣ Ｒ）を提供す
る。受信回路１２８（ｇ）は、ＳＶＣ ＲＧＢ信号の差
分緑成分信号（ＳＶＣＧ）を受け取り、単端２次緑成分
信号（ＳＥＣ Ｇ）を提供する。受信回路１２８（ｂ）
は、ＳＶＣ ＲＧＢ信号の差分青成分信号（ＳＶＣ
Ｂ）を受け取り、単端２次青成分信号（ＳＥＣ Ｂ）を
提供する。各受信回路１２８（ｒ）、１２８（ｇ）、１
２８（ｂ）は、差動受信装置として動作するように構成
された高速電圧モード演算増幅器（Ｈａｒｒｉｓ，Ｉｎ
ｃ．からＨＡ−２５４０の商名で市販）を含む。各成分
受信回路１２８は、Ｖ ＢＩＡＳ基準信号を提供され
る。

【００６７】各成分受信回路１２４、１２８はＶ ＢＩ
ＡＳ基準信号を受け取るので、システム基準電圧に基づ
いてレベルがセットされた出力信号を提供する。したが
って、成分受信回路出力信号はすべて同じ基準レベルに
基づいている。

【００６８】各スイッチ回路１１０、１１２、１１３、
１１４は、それぞれの信号の赤、緑、及び青成分に対応
する３つの成分スイッチを含む。各成分スイッチによっ
て、ＰＲＩ ＲＧＢ、ＳＥＣ ＲＧＢ、ＤＩＧ ＲＧ
Ｂ、及びＭＣＭ ＲＧＢ信号の成分の加算増幅回路１３
０への選択的アクセスが可能になる。成分スイッチは、
高速アナログ・スイッチ（Ｔｅｘａｓ Ｉｎｓｔｒｕｍ
ｅｎｔｓ，Ｉｎｃ．からＴＬＣ ４０６６Ｉの商名で市
販）である。各スイッチによって、成分加算増幅回路１
３０への選択的アクセスが可能になる。

【００６９】スイッチ１１０、１１２、１１３、１１４
は、選択信号ＰＶＣ ＳＥＬ、ＳＥＣ ＳＥＬ、ＤＩＧ
ＳＥＬ、及びＭＣＭ ＳＥＬによってイネーブルされ
る。これらの選択信号は、これらのスイッチに提供され
る前にインバータ回路１３１によって反転され、レベル
変換される。

【００７０】加算回路１１６は、３つの成分加算増幅回
路１３０（ｒ）、１３０（ｇ）、１３０（ｂ）（成分加
算増幅回路１３０と総称する）を含む。赤成分加算増幅
回路１３０（ｒ）は、赤成分入力信号としてＰＲＩ Ｒ
信号、ＳＥＣ Ｒ信号、ＭＣＭ Ｒ信号、及びＤＩＧ
Ｒ信号を受け取り、赤成分入力信号の和である、ＣＯＭ
Ｐ ＲＧＢ信号（ＣＯＭＰ Ｒ）の赤成分を提供する。
緑成分加算増幅回路１３０（ｇ）は、緑成分入力信号と
してＰＲＩ Ｇ信号、ＳＥＣ Ｇ信号、ＭＣＭＧ信号、
及びＤＩＧ Ｇ信号を受け取り、緑成分入力信号の和で
ある、ＣＯＭＰＲＧＢ信号（ＣＯＭＰ Ｇ）の緑成分を
提供する。青成分加算増幅回路１３０（ｂ）は、青成分
入力信号としてＰＲＩ Ｂ信号、ＳＥＣ Ｂ信号、ＭＣ
Ｍ Ｂ信号、及びＤＩＧ Ｂ信号を受け取り、青成分入
力信号の和である、ＣＯＭＰ ＲＧＢ信号（ＣＯＭＰ
Ｂ）の青成分を提供する。各成分加算増幅回路１３０
は、単位利得加算増幅器として構成された高速演算増幅
器（Ｈａｒｒｉｓ，Ｉｎｃ．からＨＡ−２５４０の商名
で市販）を含む。各成分加算増幅回路に、Ｖ ＢＩＡＳ
基準信号が提供される。したがって、各成分加算増幅回
路出力信号は、同じシステム基準電圧に基づいてレベル
が設定されている。

【００７１】調節回路１２２は、３端子電圧調整可能電
圧調節器（たとえばＮａｔｉｏｎａｌ Ｓｅｍｉｃｏｎ
ｄｕｃｔｏｒ，Ｉｎｃ．から市販のＬＭ ３１７）を含
む。この電圧調節器は抵抗によってバイアスされ、１０
ボルトの調節電圧を提供する。調節回路１２２は、シス
テム１０への電力が切れたときコンデンサを放電させる
分路を提供するダイオードを含む。

【００７２】バイアス発生回路１１７は、調節された電
圧を半分に分割し、低インピーダンス基準電圧であるＶ
ＢＩＡＳ基準信号を提供する。この低インピーダンス
電圧は、Ｖ ＢＩＡＳ信号の妨害を受けやすさを低下さ
せる。バイアス発生回路１１７は、トランジスタとして
構成された低インピーダンス電圧フォロワと、必要なら
ばバイアス発生回路１１７に電流を供給させる演算増幅
器を含む。

【００７３】図７を参照すると、プログラマブル同期発
生機構１０４は、入力マルチプレクサ１５０、主位相ロ
ック・ループ１５２、出力マルチプレクサ１５４、及び
同期タイミング発生機構１５６を含む。入力マルチプレ
クサ１５０は、ＳＯＵＲＣＥＳＹＮＣ信号及びＥＨＳ信
号を受け取り、選択されたソース同期（ＳＥＬ ＳＯＵ
ＲＣＥ ＳＹＮＣ）信号を位相ロック・ループ１５２及
び同期タイミング発生機構１５６に提供する。位相ロッ
ク・ループ１５２は、ＳＥＬ ＳＯＵＲＣＥＳＹＮＣ信
号を受け取り、位相ロックされた同期信号（ＳＹＮＣ
ＣＬＫ）を出力マルチプレクサ１５４に提供する。出力
マルチプレクサ１５４は、ＳＹＮＣＣＬＫ信号及びＩＮ
Ｔ ＳＹＮＣ信号を受け取り、ＭＡＳＴＥＲ ＣＬＫ信
号を同期タイミング発生機構１５６に提供する。同期タ
イミング発生機構１５６は、ＭＡＳＴＥＲ ＣＬＫ信号
及びＳＥＬ ＳＯＵＲＣＥ ＳＹＮＣ信号を受け取り、
ＢＬＡＮＫＩＮＧ信号、ＭＣＭ ＩＮＴ ＳＹＮＣ信
号、ＳＹＳ ＳＹＮＣ信号、ＮＴＳＣ ＣＯＭＰ ＳＹ
ＮＣ信号、ＷＩＮＤ ＣＬＫ信号、及びＤＩＳＰＬＡＹ
ＳＹＮＣ信号を提供する。

【００７４】より具体的には、図８及び図９を参照する
と、入力マルチプレクサ１５０は、それぞれＳＯＵＲＣ
Ｅ ＨＳＹＮＣ信号及びＳＯＵＲＣＥ ＶＳＹＮＣ信号
を受け取るスイッチ１６０（ｈ）、１６０（ｖ）を含
む。スイッチ１６０（ｈ）、１６０（ｖ）は、メディア
制御モジュール・マイクロプロセッサ６２から提供され
るＳＹＮＣ ＩＮＰＵＴ ＳＥＬＥＣＴ信号を用いて制
御される。また入力マルチプレクサ１５０は、それぞれ
ＥＨＳ ＨＳＹＮＣ信号及びＥＨＳ ＶＳＹＮＣ信号を
受け取るスイッチ１６２（ｈ）、１６２（ｖ）を含む。
またＥＨＳ ＶＳＹＮＣ信号は、垂直同期信号検出回路
１６４に提供される。検出回路１６４は垂直同期信号の
存在を検出し、スイッチ制御回路１６６に制御入力信号
を提供する。スイッチ制御回路１６６は、ＳＹＮＣ Ｉ
ＮＰＵＴ ＳＥＬＥＣＴ信号をも受け取る。合成同期信
号またはブラック・バースト同期信号をマルチプレクサ
１５０に提供するためのＥＨＳ ＨＳＹＮＣ信号経路
は、同期信号セパレータ回路１６８にも接続されてい
る。同期信号セパレータ回路１６８は、合成同期信号ま
たはブラック・バースト同期信号を水平成分と垂直成分
に分離する。分離された信号の水平成分及び垂直成分
は、合成スイッチ１７０に提供され、合成スイッチ１７
０は水平成分出力信号及び垂直成分出力信号を提供す
る。セパレータ回路１６８によって提供される分離され
た信号の垂直成分は、スイッチ制御回路１６６に提供さ
れる。スイッチ制御回路１６６は、分離された信号の水
平成分と、垂直同期信号検出器１６４によって提供され
る制御入力信号と、ＳＹＮＣ ＩＮＰＵＴＳＥＬＥＣＴ
信号とに基づいて、スイッチ１６２（ｈ）、１６２
（ｖ）及び合成スイッチ１７０の活動化を制御する。ス
イッチ１６０（ｈ）、１６２（ｈ）の出力信号、及び合
成スイッチ１７０の水平成分が結合されて、ＳＥＬ Ｓ
ＯＵＲＣＥ ＨＳＹＮＣ信号を提供する。スイッチ１６
０（ｖ）、１６２（ｖ）の出力信号、及び合成スイッチ
１７０の垂直成分が結合されて、ＳＥＬ ＳＯＵＲＣＥ
ＶＳＹＮＣ信号を提供する。ＳＥＬ ＳＯＵＲＣＥ Ｈ
ＳＹＮＣ信号は、主位相ロック・ループ１５２に提供さ
れる。

【００７５】主位相ロック・ループ１５２は、マスタ・
システム・クロック・シンセサイザとして機能する。位
相ロック・ループ制御信号（ＰＬＬ ＣＮＴ）は、メデ
ィア制御モジュール・バス５５を介してメディア制御モ
ジュール・マイクロプロセッサ６２からプログラマブル
分割器１７２、１７４に提供される。位相検出器１７６
は、ＳＥＬ ＳＯＵＲＣＥ ＨＳＹＮＣ信号を受け取
り、その位相を検出する。ループ・フィルタ１７８は、
位相検出器１７６の出力信号を受け取り、位相ロック・
ループの獲得／追跡フィルタ特性を決定する。電圧制御
式発振器１７９は、ループ・フィルタ１７８から提供さ
れる直流電圧を受け取り、この電圧に基づいて周波数を
提供する。プログラマブル分割器１７２、１７４は、Ｐ
ＬＬ ＣＮＴ信号に基づいてこの周波数を分割する。主
位相ロック・ループ１５２は、マスタ・ビデオ・タイミ
ング・クロック（ＳＹＮＣ ＣＬＫ）を提供する。ＳＹ
ＮＣＣＬＫ信号は、すべてのビデオ画素及び表示タイミ
ングの基礎である。ＳＹＮＣＣＬＫ信号は、出力マルチ
プレクサ１５４に提供される。

【００７６】出力マルチプレクサ１５４は、ＳＹＮＣ
ＣＬＫ信号またはＩＮＴ ＳＹＮＣ信号に基づいて交互
固定周波数マスタ・クロック信号を提供する。より具体
的には、同期信号を提供するようにビデオ・ソースが選
択され、かつ外部同期信号が利用可能である限り、メデ
ィア制御モジュール・マイクロプロセッサ６２は、シス
テム１０のタイミング・ソース用ＳＹＮＣ ＣＬＫ信号
を選択するように出力マルチプレクサ１５４に指令す
る。この状態では、メディア制御モジュール３０は、シ
ステムのタイミング・ソースとしてＩＮＴ ＳＹＮＣ信
号を選択するようにマルチプレクサ１５４に指令する。
システム１０が初めて活動化され、したがってどのソー
スもまだ選択されていないとき、この状態が存在し得
る。この場合、ＩＮＴ ＳＹＮＣ信号は、メディア制御
モジュール３０によって発生されるメニューが表示され
るようにタイミング基準を提供する。ＭＡＳＴＥＲ Ｃ
ＬＫ信号は、プログラマブル・ビデオ同期発生機構１５
６に提供される。

【００７７】プログラマブル・ビデオ同期発生機構１５
６は、水平カウンタ回路１８０及び垂直カウンタ回路１
８２を含む。これらのカウンタ回路は、メディア制御モ
ジュール・マイクロプロセッサ６２によって使用中の表
示装置をサポートするタイミング信号の水平成分及び垂
直成分を提供するようにプログラミングされる。これら
のタイミング信号は、表示装置１４、及びメディア制御
モジュール３０の表示装置アダプタ回路５６によって使
用される。

【００７８】またプログラマブル・ビデオ同期発生機構
１５６は、ＮＴＳＣタイミング発生機構１８６をクロッ
クする信号を提供する１４．３１８ＭＨｚシンセサイザ
１８４を含む。シンセサイザ１８４は、位相ロック・ル
ープを使用して、ＳＹＳ ＨＳＹＮＣ信号に基づいてこ
の信号を取り出し、システム１０がゲンロック・モード
で動作しているときＮＴＳＣ ＣＯＭＰ ＳＹＮＣ出力
信号がメディア・ソース同期信号と同期されるようにす
る。しかし、システム１０がＩＮＴ ＳＹＮＣ信号と同
期されている場合は、ＮＴＳＣ ＣＯＭＰ ＳＹＮＣ信
号は内部同期信号と同期される。いずれの場合も、ＮＴ
ＳＣ ＣＯＭＰ ＳＹＮＣ信号は、システム１０を同期
させる信号と同期される。

【００７９】またプログラマブル・ビデオ同期発生機構
１５６は、ＷＩＮＤ ＣＬＫ信号を提供するプログラマ
ブル・ウィンドウ・クロック回路１８８を含む。ＷＩＮ
ＤＣＬＫ信号は、すべてのメディア・ソースによって使
用され、その当該のウィンドウ回路を同期させる。ＷＩ
ＮＤ ＣＬＫ信号の周波数は、メディア・ソースによっ
て使用されているアプリケーション・ソフトウェアの解
像度要件に基づいて、メディア制御モジュール・マイク
ロプロセッサ６２によってプログラミングされる。

【００８０】またプログラマブル・ビデオ同期発生機構
１５６は、ＳＹＳ ＳＹＮＣ信号に基づいてＤＩＳＰＬ
ＡＹ ＳＹＮＣ信号を提供する、モニタ同期極性エンコ
ーダ１９０を含む。ＤＩＳＰ ＨＳＹＮＣ信号及びＤＩ
ＳＰ ＶＳＹＮＣ信号は、標準のＶＧＡ型表示装置によ
って使用される水平同期パルス及び垂直同期パルスを含
む。

【００８１】バス・インターフェース回路 図１０を参照すると、対応するモジュール用のバス・イ
ンターフェース回路３９が示されている。インターフェ
ース回路３９は、制御回路２００、ならびにアナログ・
イメージ信号プロセッサ回路２０２、ディジタル・ビデ
オ・スイッチ２０６、音声アナログ・スイッチ２０８、
同期アナログ・スイッチ２１０を含む。アナログ・イメ
ージ信号プロセッサ回路２０２は、メディア・ソースか
らアナログ・イメージ信号（ＡＮＡＬＯＧ ＩＭＡＧ
Ｅ）を受け取り、この信号を制御回路２００の制御下で
１次ビデオ・チャネルまたは２次ビデオ・チャネル上に
切り替える。ディジタル・ビデオ・スイッチ２０６は、
ディジタル・イメージ信号（ＤＩＧＩＴＡＬ ＩＭＡＧ
Ｅ）を受け取り、この信号をディジタル・ビデオ・チャ
ネル上に切り替える。音声スイッチ２１０は、音声信号
を受け取り、この信号を音声チャネル上に切り替える。
同期アナログ・スイッチ２０８はソース同期情報を受け
取り、この情報をメディア制御チャネルの一部分上に切
り替える。

【００８２】制御回路２００は、メディア・バス２４の
メディア制御チャネルから制御情報を受け取り、制御信
号をプロセッサ回路２０２、及びスイッチ２０６、２０
８、２１０に提供する。制御情報には、座標切替え信号
ＨＳＴＡＲＴ、ＨＳＴＯＰ、ＶＳＴＡＲＴ、ＶＳＴＯ
Ｐ、４ビットのウィンドウ優先順位信号ＷＰ、及び属性
パラメータ信号などのウィンドウ制御ブロック情報を含
む。属性パラメータ信号には、１次ビデオ・チャネル・
イネーブル信号ＰＶＣ ＥＮ、２次ビデオ・チャネル・
イネーブル信号ＳＶＣ ＥＮ、スーパーインポーズ信号
Ｓ、フル・ウィンドウ信号ＦＷ、フェード・イン信号Ｆ
ＩＮ、フェード・アウト信号ＦＯＵＴ、８ビット・フェ
ード・レベル信号ＦＬＥＶＥＬ、フェード・ステップ・
サイズ信号ＳＴＥＰが含まれる。ウィンドウ制御ブロッ
ク情報は、ウィンドウ制御ブロック・メモリ２１４に記
憶される。

【００８３】制御回路２００は、アナログ・ウィンドウ
制御回路２１２及びディジタル・ウィンドウ制御回路２
１６を介してそれぞれプロセッサ２０２及びスイッチ２
０６の活動化及び非活動化を制御する。したがって、制
御回路２００は、メディア・バス２４へのアクセスを制
御し、したがってメディア・ソースのＡＮＡＬＯＧＩＭ
ＡＧＥ信号及びＤＩＤＩＴＡＬ ＩＭＡＧＥ信号の合成
を制御する。制御回路２００は、座標切替え情報と、メ
ディア制御モジュール３０から受け取るウィンドウ優先
順位情報とに基づいて、プロセッサ２０２及びスイッチ
２０６の活動化及び非活動化を制御する。好ましい実施
例では、フレームが最初に合成されるとき、ウィンドウ
・ブロック情報を制御回路２００が受け取る。この情報
は、メディア制御モジュール３０によって更新されるま
で、制御回路２００の座標メモリ２１４に記憶される。
記憶された情報は、アナログ・ウィンドウ制御回路２１
２及びディジタル・ウィンドウ制御回路２１６に提供さ
れる。アナログ・ウィンドウ制御回路２１２とディジタ
ル・ウィンドウ制御回路２１６は、類似の回路を含む。
ただし、ディジタル・ウィンドウ制御回路２１６は１本
のビデオ・チャネル、すなわちディジタル・ビデオ・チ
ャネルへのアクセスを制御し、アナログ・ウィンドウ制
御回路２１４は２本のビデオチャネル、すなわち１次ビ
デオ・チャネル及び２次ビデオ・チャネルへのアクセス
を制御するので、ディジタル・ウィンドウ制御回路２１
６の回路の一部がアナログ・ウィンドウ制御回路２１４
では重複している。

【００８４】また制御回路２００は、音声スイッチ２１
０の活動化及び非活動化を制御する。したがって、制御
回路２００は、特定のモジュールの音声情報のメディア
・バス２４へのアクセスを制御する。

【００８５】また制御回路２００は、メディア制御モジ
ュール・マイクロプロセッサ６２からメディア制御チャ
ネルを介して提供される同期制御情報に基づいて、アナ
ログ同期スイッチ２０８の活動化及び非活動化を制御す
る。したがって、制御回路２００は、特定のモジュール
の同期情報のメディア・バス２４へのアクセスを制御す
る。メディア・バス２４へのアクセスを許可されたモジ
ュールの同期情報が、ＳＯＵＲＣＥ ＳＹＮＣ信号にな
る。

【００８６】特定のメディア・ソースがすべてのタイプ
のメディア信号を提供する必要はなことを理解された
い。たとえば、あるメディア・ソースは、ディジタル・
イメージ信号を提供しないでアナログ・イメージ信号を
提供することができ、逆も可能である。また、たとえ
ば、あるメディア・ソースは、音声信号を提供しないで
アナログ・イメージ信号を提供することができる。特定
のメディア・ソース用のバス・インターフェース回路３
９は、その特定のメディア・ソースが提供するタイプの
メディア信号についてバス２４への選択的アクセスを可
能にするように構成されるだけでよい。たとえば、ディ
ジタル・イメージ信号を提供しないでアナログ・イメー
ジ信号を提供するメディア・ソース用のバス・インター
フェース回路３９は、ディジタル・スイッチ２０６また
はディジタル・ウィンドウ制御回路２１６を含む必要が
ない。

【００８７】図１１を参照すると、ウィンドウ制御ブロ
ック・メモリ２１４に記憶される情報に加えて、アナロ
グ・ウィンドウ制御回路２１２は、バス２４からＷＩＮ
ＤＣＬＫ信号を受け取る。アナログ・ウィンドウ制御回
路２１２は、４ビットＰＶＣ ＡＲＢ信号及び４ビット
ＳＶＣ ＡＲＢ信号をメディア・バス２４に提供し、か
つ１次ビデオ・チャネル・イネーブル制御信号（ＧＡＴ
Ｅ ＰＶＣ）及び２次ビデオ・チャネル・イネーブル制
御信号（ＧＡＴＥ ＳＶＣ）をアナログ・イメージ信号
プロセッサ回路２０２に提供する。

【００８８】アナログ・ウィンドウ制御回路２１２は、
比較回路２２０、タイミング回路２２２、ウィンドウ優
先順位回路２２４、及びフェード回路２２６を含む。

【００８９】比較回路２２０は、ＨＳＴＡＲＴ信号、Ｈ
ＳＴＯＰ信号、ＶＳＴＡＲＴ信号、及びＶＳＴＯＰ信号
をそれぞれ受け取るレジスタ２３０、２３２、２３４、
２３６を含む。レジスタ２３０はクロックされたＨＳＴ
ＡＲＴ信号を比較機構２３８に提供する。レジスタ２３
２はクロックされたＨＳＴＯＰ信号を比較機構２４０に
提供する。比較機構２３８及び２４０は、ＨＳＴＡＲＴ
信号及びＨＳＴＯＰ信号を、タイミング回路２２２のカ
ウンタ２４２から提供される水平カウント信号（ＨＣＮ
Ｔ）と比較する。レジスタ２３４はクロックＶＳＴＡＲ
Ｔ信号を比較機構２４４に提供し、レジスタ２３６はク
ロックされたＶＳＴＯＰ信号を比較機構２４６に提供す
る。比較機構２４４及び２４６は、ＶＳＴＡＲＴ及びＶ
ＳＴＯＰ信号を、タイミング回路２２２のカウンタ２４
８から提供される垂直カウント信号（ＶＣＮＴ）と比較
する。

【００９０】タイミング回路２２２は、メディア制御モ
ジュール３０の同期発生回路５８から提供されるＷＩＮ
Ｄ ＣＬＫ信号に基づいて、ＶＣＮＴ信号及びＨＣＮＴ
信号を提供する。カウンタ２４２、２４８は、メディア
・バス２４から周波数合成されたＷＩＮＤ ＣＬＫ信号
を受け取り、それぞれＨＣＮＴ信号及びＶＣＮＴ信号を
提供する。ＨＣＮＴ信号及びＶＣＮＴ信号は、表示装置
１４の表示座標を指示する。またＷＩＮＤ ＣＬＫ信号
は、ラッチ２５２、２５４、及びウィンドウ優先順位回
路２２４をクロック・セット／リセットするために使用
される。

【００９１】比較機構２３８は水平セット信号をフリッ
プ・フロップ２５２の入力セット端子に提供し、比較機
構２４０は水平リセット信号をフリップ・フロップ・ラ
ッチ２５２の入力リセット端子に提供する。したがっ
て、比較機構２３８がＨＣＮＴ信号とＨＳＴＡＲＴ信号
の一致を検出したとき、フリップ・フロップ２５２がセ
ットされる。比較機構２４０がＨＣＮＴ信号とＨＳＴＯ
Ｐ信号の一致を検出したとき、フリップ・フロップ２５
２がリセットされる。したがって、フリップ・フロップ
２５２がセットされたとき、現表示座標はＨＳＴＡＲＴ
信号及びＨＳＴＯＰ信号によって決定される水平ウィン
ドウ座標の内部にある。フリップ・フロップ２５２は、
１次ビデオ・チャネル・ウィンドウ競合信号（ＰＶＣ
ＣＯＭＰＥＴＥ）をウィンドウ優先順位回路２２４に提
供する。ＰＶＣ ＣＯＭＰＥＴＥ信号は、いつ現表示座
標がＨＳＴＡＲＴ信号、ＨＳＴＯＰ信号、ＶＳＴＡＲＴ
信号、及びＶＳＴＯＰ信号によって規定されるウィンド
ウ座標の内部にあり、１次ビデオ・チャネルがイネーブ
ルされるかを指示する。

【００９２】比較機構２４４は垂直セット信号をフリッ
プ・フロップ２５４のセット入力端子に提供し、比較機
構２４６は垂直リセット信号をフリップ・フロップ２５
４のリセット入力端子に提供する。比較機構２４４がＶ
ＣＮＴ信号とＶＳＴＡＲＴ信号の一致を検出したとき、
フリップ・フロップ２５４がセットされる。比較機構２
４６がＶＣＮＴ信号とＶＳＴＯＰ信号の一致を検出した
とき、フリップ・フロップ２５４がリセットされる。フ
リップ・フロップ２５４は、ウィンドウ活動状態信号
（ＷＡＣＴＩＶＥ）をＡＮＤゲート２５５に提供する。
ＷＡＣＴＩＶＥ信号は、いつ現座標がＶＳＴＡＲＴ信号
及びＶＳＴＯＰ信号によって規定される垂直座標の内部
にあるかを指示する。

【００９３】ＡＮＤゲート２５５は１次チャネル・イネ
ーブルド信号をフリップ・フロップ２５２に提供する。
またＡＮＤゲート２５５はＨＳＹＮＣ信号及びＰＶＣ
ＥＮ信号を受け取る。したがって、ＷＡＣＴＩＶＥ信号
が非活動状態で、走査が垂直開始座標及び停止座標内に
ないことを示すとき、またはＰＶＣ ＥＮ信号が非活動
状態で、１次ビデオ・チャネルがイネーブルされていな
いことを示すとき、フリップ・フロップ２５２はリセッ
トされ、非活動ＰＶＣ ＣＯＭＰＥＴＥ信号をウィンド
ウ優先順位回路２２４に提供する。ＨＳＹＮＣ信号がＡ
ＮＤゲート２５５に提供されるので、１次チャネル・イ
ネーブルド信号は１点ずつでフリップ・フロップ２５２
に提供することができる。

【００９４】また比較機構２３８は水平セット信号をフ
リップ・フロップ２５６のセット入力端子に提供し、比
較機構２４０は水平リセット信号をフリップ・フロップ
・ラッチ２５６のリセット入力端子に提供する。比較機
構２３８がＨＣＮＴ信号とＨＳＴＡＲＴ信号の一致を検
出したとき、フリップ・フロップ２５６がセットされ
る。比較機構２４０がＨＣＮＴ信号とＨＳＴＯＰ信号の
一致を検出したとき、フリップ・フロップ２５６がリセ
ットされる。したがって、フリップ・フロップ２５２が
セットされたとき、現表示座標はＨＳＴＡＲＴ信号及び
ＨＳＴＯＰ信号によって決定される水平ウィンドウ座標
の内部にある。フリップ・フロップ２５６は、２次ビデ
オ・チャネル・ウィンドウ競合信号（ＳＶＣ ＣＯＭＰ
ＥＴＥ）をウィンドウ優先順位回路２２４に提供する。
ＳＶＣ ＣＯＭＰＥＴＥ信号は、いつ現表示座標がＨＳ
ＴＡＲＴ信号、ＨＳＴＯＰ信号、ＶＳＴＡＲＴ信号、及
びＶＳＴＯＰ信号によって規定されるウィンドウ座標の
内部にあり、２次ビデオ・チャネルがイネーブルされる
かを指示する。

【００９５】またフリップ・フロップ２５４によって発
生されるＷＡＣＴＩＶＥ信号はＡＮＤゲート２５７にも
提供される。ＡＮＤゲート２５７は２次チャネル・イネ
ーブルド信号をフリップ・フロップ２５２に提供する。
またＡＮＤゲート２５７はＨＳＹＮＣ信号及びＳＶＣ
ＥＮ信号を受け取る。したがって、ＷＡＣＴＩＶＥ信号
が非活動状態で、走査が垂直開始座標及び停止座標内に
ないことを示すとき、またはＳＶＣ ＥＮ信号が非活動
状態で、２次ビデオ・チャネルがイネーブルされていな
いことを示すとき、フリップ・フロップ２５６がリセッ
トされ、非活動ＳＶＣ ＣＯＭＰＥＴＥ信号をウィンド
ウ優先順位回路２２４に提供する。ＨＳＹＮＣ信号がＡ
ＮＤゲート２５７に提供されるので、２次チャネル・イ
ネーブルド信号は１点ずつフリップ・フロップ２５６に
提供することができる。

【００９６】ウィンドウ優先順位回路２２４はメディア
・バス２４へのアクセスを調停し、メディア・バス２４
へのアクセスを制御し、１次及び２次ビデオ・チャネル
のスーパーインポーズを制御する。ウィンドウ優先順位
回路２２４は、比較回路２２０からＰＶＣ ＣＯＭＰＥ
ＴＥ信号及びＳＶＣ ＣＯＭＰＥＴＥ信号を受け取り、
バス２４からＷＩＮＤ ＣＬＫ信号、ＰＶＣ ＥＮイネ
ーブル信号及びＳＶＣＥＮイネーブル信号、ＰＶＣ Ａ
ＲＢ調停信号及びＳＶＣ ＡＲＢ調停信号を受け取り、
さらにレジスタ２５７に記憶されているＷＰ信号、Ｓ信
号、及びＦＷ信号を受け取る。ウィンドウ優先順位回路
２２４は、それぞれＧＡＴＥ ＰＶＣ信号及びＧＡＴＥ
ＳＶＣ信号を提供する１次ウィンドウ優先順位回路２
５８（ｐ）及び２次ウィンドウ優先順位回路２５８
（ｓ）を含んでいる。しかし、１次及び２次ウィンドウ
優先順位回路２５８（ｐ）、２５８（ｓ）が受け取る信
号及び提供する信号を除けば、これらの回路は同じであ
る。

【００９７】１次ウィンドウ優先順位回路２２４（ｐ）
が活動ＰＶＣ ＣＯＭＰＥＴＥ信号、活動ＰＶＣ ＥＮ
信号を受け取り、調停によってバス２４の制御を得たと
き、ウィンドウ優先順位回路２２４（ｐ）は活動ＧＡＴ
Ｅ ＰＶＣ信号を発生する。この活動ＧＡＴＥ ＰＶＣ
信号はプロセッサ回路２０２の１次スイッチを活動化
し、したがってＡＮＡＬＯＧ ＩＭＡＧＥ信号がバス２
４の１次ビデオ・チャネルに提供される。２次ウィンド
ウ優先順位回路２２４（ｓ）が活動ＳＶＣ ＣＯＭＰＥ
ＴＥ信号、活動ＳＶＣ ＥＮ信号を受け取り、調停によ
ってバス２４の制御を得たとき、ウィンドウ優先順位回
路２２４（ｓ）は活動ＧＡＴＥ ＳＶＣ信号を発生す
る。この活動ＧＡＴＥ ＳＶＣ信号はプロセッサ回路２
０２の２次スイッチを活動化し、したがってＡＮＡＬＯ
Ｇ ＩＭＡＧＥ信号がバス２４の２次ビデオ・チャネル
に提供される。

【００９８】また制御回路２００はフェード回路２２６
を含み、このフェード回路はフェード信号ＦＩＮ、ＦＯ
ＵＴ、ＦＬＥＶＥＬ、ＳＴＥＰに基づいてアナログ・イ
メージ信号プロセッサ回路２０２のドライバの振幅を制
御する。より具体的には、フェード信号発生回路２５８
はＦＬＥＶＥＬ信号及びＳＴＥＰ信号に基づいてシリア
ルＦＡＤＥ ＤＡＴＡ信号を発生する。ＦＡＤＥ ＤＡ
ＴＡ信号は、ＦＬＥＶＥＬ信号によって規定されるある
振幅レベルからＳＴＥＰ信号によって規定されるあるス
テップ・サイズだけフェード信号発生回路２５８を増分
または減分することによって、各フレームまたはその倍
数ごとに更新される。この更新は、最小または最大フェ
ード・レベルに達するまで繰り返される。ＦＡＤＥ Ｄ
ＡＴＡ信号は、アナログ・イメージ信号プロセッサ回路
２０２に提供される。ＦＩＮ信号及びＦＯＵＴ信号は、
特定のイメージにフェード・インするか、それとも特定
のイメージからフェード・アウトするかを決定する。

【００９９】図１２を参照すると、１次ウィンドウ優先
順位回路２５８（ｐ）は調停回路２６０及びソース・イ
ネーブル回路２６２を含む。調停回路２６０は、比較回
路２２０からＰＶＣ ＣＯＭＰＥＴＥ信号を受け取り、
レジスタ２２５から４ビットＷＰ信号を受け取り、バス
２４から４ビットＰＶＣ ＡＲＢ信号及びＷＩＮＤＣＬ
Ｋ信号を受け取り、バス２４の制御を調停する。ソース
・イネーブル回路２６２は、ウィンドウ制御ブロック・
メモリ２１４からＳ信号及びＦＷ信号を受け取り、バス
２４からＷＩＮＤ ＣＬＫ信号及びＰＶＣ ＥＮ信号を
受け取り、調停回路２６０から調停信号を受け取り、Ｇ
ＡＴＥ ＰＶＣ信号を提供する。

【０１００】調停回路２６０は、４点が同時に調停され
る４段パイプライン構造を提供する。バス２４に提供さ
れる情報は表示位置に依存するので、４段調停が可能で
ある。したがって、バス２４に提供される情報の現座標
位置を特定すれば将来の座標位置が特定できるようにな
る。したがって、すべてのＨＳＴＡＲＴ及びＨＳＴＯＰ
ウィンドウ切替え座標は、メディア制御モジュール３０
のソフトウェア制御下で所望の表示座標より４座標前に
決定される。

【０１０１】フレームの合成中、調停が実行されている
座標位置の特定の４サイクル前に調停が開始する。特定
の座標位置に関する調停中に、その位置に対応するＰＶ
ＣＣＯＭＰＥＴＥ信号が調停回路２６０に提供される。
このＰＶＣ ＣＯＭＰＥＴＥ信号は、調停回路２６０を
介してパイプライン化されるので、表示装置１４が対応
する座標位置にあるとき、ＰＶＣ ＣＯＭＰＥＴＥ信号
から由来する信号がＧＡＴＥ信号の発生に寄与する。

【０１０２】より具体的には、最初の座標位置に関する
調停中に、最初の座標位置に対応するＰＶＣ ＣＯＭＰ
ＥＴＥ信号、及びＷＰ信号ＷＰ（３）（カッコ内の数字
はマルチビット信号の対応するビットを示す）の最上位
ビットがＮＡＮＤゲート２７０に提供される。ＰＶＣ
ＣＯＭＰＥＴＥ信号及びＷＰ（３）信号がともに活動状
態のとき、ＮＡＮＤゲート２７０はＡＲＢ（３）信号を
活動状態に駆動する。ＰＶＣ ＣＯＭＰＥＴＥ信号また
はＷＰ（３）信号が非活動状態の場合、ＮＡＮＤゲート
２７０はＡＲＢ（３）信号を活動状態に駆動しない。ま
たＡＲＢ（３）信号は、バス２４を調停している他のメ
ディア・ソースによって活動状態に駆動されることもあ
り得る。

【０１０３】ＷＰ（３）ビット及びＡＲＢ（３）ビット
はＯＲゲート２７２に提供され、ＯＲゲート２７２より
上位の調停ビット指示信号をＡＮＤゲート２７４に提供
する。またＡＮＤゲート２７４は、ＰＶＣ ＣＯＭＰＥ
ＴＥ信号を受け取る。ＡＮＤゲート２７４は、競合指示
信号をＤフリップ・フロップ２７６に提供し、フリップ
・フロップ２７６はパイプライン式競合信号（ＰＶＣ
ＣＯＭＰＥＴＥ２）をＮＡＮＤゲート２７８に提供す
る。フリップ・フロップ２７６はＷＩＮＤ ＣＬＫ信号
によってクロックされる。またＮＡＮＤゲート２７８
は、ＷＰ（２）ビットを受け取る。ＰＶＣ ＣＯＭＰＥ
ＴＥ２信号及びＷＰ（２）ビットがともに活動状態のと
き、ＮＡＮＤゲート２７８はＡＲＢ（２）ビットを活動
状態に駆動する。ＰＶＣ ＣＯＭＰＥＴＥ２信号または
ＷＰ（２）ビットが非活動状態のとき、ＮＡＮＤゲート
２７８はＡＲＢ（２）ビットを活動状態に駆動しない。
またＡＲＢ（２）ビットは、バス２４を調停している他
のメディア・ソースによって活動状態に駆動されること
もあり得る。

【０１０４】ＷＰ（２）ビット及びＡＲＢ（２）ビット
はＯＲゲート２８０に提供され、ＯＲゲート２８０より
上位の調停ビット指示信号をＡＮＤゲート２８２に提供
する。またＡＮＤゲート２８２は、ＰＶＣ ＣＯＭＰＥ
ＴＥ２信号を受け取る。ＡＮＤゲート２８２は、競合指
示信号をＤフリップ・フロップ２８４に提供し、フリッ
プ・フロップ２８４はパイプライン式競合信号（ＰＶＣ
ＣＯＭＰＥＴＥ３）をＮＡＮＤゲート２８６に提供す
る。フリップ・フロップ２８４はＷＩＮＤ ＣＬＫ信号
によってクロックされる。またＮＡＮＤゲート２８６
は、ＷＰ（１）ビットを受け取る。ＰＶＣ ＣＯＭＰＥ
ＴＥ３信号及びＷＰ（１）ビットがともに活動状態のと
き、ＮＡＮＤゲート２８６はＡＲＢ（１）ビットを活動
状態に駆動する。ＰＶＣ ＣＯＭＰＥＴＥ３信号または
ＷＰ（１）ビットが非活動状態のとき、ＮＡＮＤゲート
２８６はＡＲＢ（１）ビットを活動状態に駆動しない。
またＡＲＢ（１）ビットは、バス２４を調停している他
のメディア・ソースによって活動状態に駆動されること
があり得る。

【０１０５】ＷＰ（１）ビット及びＡＲＢ（１）ビット
はＯＲゲート２８８に提供され、ＯＲゲート２８８はよ
り上位の調停ビット指示信号をＡＮＤゲート２９０に提
供する。またＡＮＤゲート２９０は、ＰＶＣ ＣＯＭＰ
ＥＴＥ３信号を受け取る。ＡＮＤゲート２９０は、競合
指示信号をＤフリップ・フロップ２９２に提供し、フリ
ップ・フロップ２９２はパイプライン式競合信号（ＰＶ
Ｃ ＣＯＭＰＥＴＥ４）をＮＡＮＤゲート２９４に提供
する。フリップ・フロップ２９０はＷＩＮＤＣＬＫ信号
によってクロックされる。またＮＡＮＤゲート２９４
は、ＷＰ（０）ビットを受け取る。ＰＶＣ ＣＯＭＰＥ
ＴＥ４信号及びＷＰ（０）ビットがともに活動状態のと
き、ＮＡＮＤゲート２９４はＡＲＢ（０）ビットを活動
状態に駆動する。ＰＶＣ ＣＯＭＰＥＴＥ４信号または
ＷＰ（０）ビットが非活動状態のとき、ＮＡＮＤゲート
２９４はＡＲＢ（０）ビットを活動状態に駆動しない。
またＡＲＢ（０）ビットは、バス２４を調停している他
のメディア・ソースによって活動状態に駆動されること
があり得る。

【０１０６】ＡＲＢ（０）ビットはＡＮＤゲート２９６
に提供され、ＡＮＤゲート２９６はＰＶＣ ＣＯＭＰＥ
ＴＥ４信号をも受け取る。ＡＮＤゲート２９６は、調停
ビット指示信号をＮＯＲゲート３００に提供する。ＰＶ
Ｃ ＣＯＭＰＥＴＥ４信号が活動状態であり、ＡＲＢ
（０）ビットが非活動状態であるとき、ＡＮＤゲート２
９６は活動調停ビット指示信号をＮＯＲゲート３００に
提供する。ＮＯＲゲート３００は活動調停ビット指示信
号を受け取った場合、活動ゲート信号をフリップ・フロ
ップ３０４に提供する。ＰＶＣ ＣＯＭＰＥＴＥ４信号
が非活動状態であるか、またはＡＲＢ（０）ビットが活
動状態である場合、ＡＮＤゲート２９６は非活動調停ビ
ット指示信号をＮＯＲゲート３００に提供する。

【０１０７】ＷＰ（０）ビットはＡＮＤゲート３０２に
提供され、ＡＮＤゲート３０２はＰＶＣ ＣＯＭＰＥＴ
Ｅ４信号をも受け取る。ＡＮＤゲート３０２は、ウィン
ドウ優先順位ビット指示信号をＮＯＲゲート３００に提
供する。ＷＰ（０）信号が活動状態であり、かつＰＶＣ
ＣＯＭＰＥＴＥ４ビットが活動状態である場合、ＡＮ
Ｄゲート３０２は活動ウィンドウ優先順位ビット指示信
号をＮＯＲゲート３００に提供する。ＮＯＲゲート３０
０は活動ウィンドウ優先順位ビット指示信号を受け取っ
た場合、活動ゲート信号をフリップ・フロップ３０４に
提供する。ＷＰ（０）信号が非活動状態であるか、また
はＰＶＣ ＣＯＭＰＥＴＥ４信号が非活動状態である場
合、ＡＮＤゲート２９６は非活動ウィンドウ優先順位ビ
ット指示信号をＮＯＲゲート３００に提供する。

【０１０８】ＮＯＲゲート３００は、アンロック・ゲー
ト信号をＷＩＮＤ ＣＬＫ信号によってクロックされる
Ｄフリップ・フロップ３０４に提供する。フリップ・フ
ロップ３０４は、フリップ・フロップ３０４のセット入
力端子に提供されるＰＶＣＥＮ信号によって制御され
る。したがって、ＰＶＣ ＥＮ信号が活動状態である場
合、フリップ・フロップ３０４はＷＩＮＤ ＣＬＫ信号
の次の立上り端でアンクロック・ゲート信号を通過さ
せ、ＧＡＴＥ ＰＶＣ信号を提供する。ＰＶＣＥＮ信号
が非活動状態である場合、ＧＡＴＥ ＰＶＣ信号は非活
動状態のままとなる。

【０１０９】ＡＮＤゲート３０６は、Ｓ信号と、遅延回
路３０７によって３ＷＩＮＤ ＣＬＫ信号クロック・サ
イクル遅延されたＰＶＣ ＣＯＭＰＥＴＥ信号とを受け
取り、Ｓ信号が活動状態であり、かつＰＶＣ ＣＯＭＰ
ＥＴＥ信号が活動状態であるとき、活動スーパーインポ
ーズ・イネーブルド信号をＮＯＲゲート３００に提供す
る。活動スーパーインポーズ・イネーブルド信号は、Ｎ
ＯＲゲート３００に活動ゲート信号をフリップ・フロッ
プ３０４に提供させる。

【０１１０】ＡＮＤゲート３０８は、ＦＷ信号を受け取
り、ＦＷ信号が活動状態であるとき、活動フル・ウィン
ドウ・イネーブルド信号をＮＯＲゲート３００に提供す
る。活動フル・ウィンドウ・イネーブルド信号は、ＮＯ
Ｒゲート３００に、活動ゲート信号をフリップ・フロッ
プ３０４に提供させる。

【０１１１】図１３及び図１４を参照すると、アナログ
・イメージ信号プロセッサ回路２０２が示されている。
アナログ・イメージ信号プロセッサ回路２０２は、ＡＮ
ＡＬＯＧ ＩＭＡＧＥ信号、及びＦＡＤＥ ＣＬＫフェ
ード信号、ＦＡＤＥ ＤＡＴＡフェード信号、ＦＡＤＥ
ＥＮフェード信号、及びＨＳＹＮＣ信号の赤、緑、青
成分を受け取り、差動的に駆動されたＰＶＣ ＲＧＢ信
号及びＳＶＣ ＲＧＢ信号を提供する。アナログ・イメ
ージ信号プロセッサ回路２０２は、アナログ・イメージ
信号コンディショナ回路３５０、駆動回路３５２、及び
スイッチ回路３５４を含む。

【０１１２】アナログ・イメージ信号コンディショナ回
路３５０は、赤成分コンディショナ回路３５６（ｒ）、
緑成分コンディショナ回路３５６（ｇ）、及び青成分コ
ンディショナ回路３５６（ｂ）を含む。これらの回路
は、類似しており、成分コンディショナ回路３５６と総
称する。各成分コンディショナ回路３５６は、ビデオ増
幅回路３５８（たとえばＮａｔｉｏｎａｌ Ｓｅｍｉｃ
ｏｎｄｕｃｔｏｒ，Ｉｎｃ．から市販のＬＭ １２０
１）、ならびに３入力シリアル・ディジタル・アナログ
変換器（ＤＡＣ）３６０（たとえばＭｏｔｏｒｏｌａ
Ｃｏｒｐ．から市販のＭＣ１４４１１１）を含む。

【０１１３】ビデオ増幅回路３５８は、ＡＮＡＬＯＧ
ＩＭＡＧＥ信号の１成分を受け取り、この成分を条件付
け、条件付けられた成分信号を駆動回路３５２に提供す
る。（たとえば、赤成分コンディショナ回路３５６
（ｒ）のビデオ増幅回路３５８はＣＯＮＤ Ｒ信号を提
供する。）ビデオ増幅回路３５８が制御する条件には、
成分のブラック・レベル、及び成分のフェード／利得レ
ベルが含まれる。

【０１１４】成分のブラック・レベルは、メディア制御
モジュール３０のバイアス発生回路１１７によって提供
されるＶ ＢＩＡＳ信号に基づく。これは、メディア制
御モジュール３０のブラック・レベルをセットするＶ
ＢＩＡＳ信号と同じである。バス・インターフェース回
路３９はメディア制御モジュール３０と同じ基準信号を
使用するので、どのメディア・ソースがそのイメージ信
号をバス２４に提供するかに関係なく、標準のブラック
・レベルが発生される。

【０１１５】成分のフェード・レベルは、ＤＡＣ３６０
からビデオ増幅回路３５８に提供される電圧レベルに基
づく。ＤＡＣ３６０は、ＦＡＤＥ ＣＬＫ信号、ＦＡＤ
ＥＤＡＴＡ信号、及びＦＡＤＥ ＥＮ信号を受け取り、
フェード・レベルを示す電圧をビデオ増幅回路３５８に
提供する。

【０１１６】駆動回路３５２は、赤成分駆動回路３８０
（ｒ）、緑成分駆動回路３８０（ｇ）、及び青成分駆動
回路３８０（ｂ）を含む。これらの成分回路は類似して
おり、成分駆動回路３８０と総称する。各成分駆動回路
３８０は、単位利得差動ドライバとして構成された演算
増幅器３８１、３８２を含む。演算増幅器３８１は電圧
非反転フォロワとして構成され、演算増幅器３８２は電
圧反転増幅器として構成される。したがって、成分駆動
回路３８０は、単端非均衡条件付き成分信号（たとえば
ＣＯＮＤ Ｒ）を受け取り、均衡差動成分信号を発生す
る。

【０１１７】スイッチ回路３５４は、赤成分スイッチ回
路４００（ｒ）、緑成分スイッチ回路４００（ｇ）、及
び青成分スイッチ回路４００（ｂ）を含む。これらの成
分回路は類似しており、成分スイッチ回路４００と総称
する。各成分スイッチ回路４００は、４つのアナログ・
スイッチ（たとえばＴｅｘａｓ Ｉｎｓｔｒｕｍｅｎｔ
ｓ，Ｉｎｃ．から市販のＴＬＣ４０６６Ｉ）を含む。４
つのアナログ・スイッチは、１次チャネル負スイッチ４
０２、１次チャネル正スイッチ４０４、２次チャネル負
スイッチ４０６、及び２次チャネル正スイッチ４０８と
して配置される。１次チャネル負スイッチ４０２及び１
次チャネル正スイッチ４０４は、メディア制御モジュー
ル３０によって提供される制御情報の一部であるＰＶＣ
ＥＮ信号の逆元によって制御される。２次チャネル負
スイッチ４０６及び２次チャネル正スイッチ４０８は、
メディア制御モジュール３０によって提供される制御情
報の一部であるＳＶＣ ＥＮ信号の逆元によって制御さ
れる。

【０１１８】その他の実施例 その他の実施例も、頭記の特許請求の範囲に含まれる。

【０１１９】たとえば、バス・インターフェース回路３
９の切替えを制御する制御情報を、メディア制御モジュ
ール３０ではなく、プロセッサ・モジュール３６によっ
て提供することもできる。

【０１２０】またたとえば、切替え座標を、フレームの
合成が変化するときだけでなく、１点ずつ提供すること
もできる。切替え座標を１点ずつ提供することによっ
て、バス・インターフェース回路３９におけるメモリの
必要がなくなる。

【０１２１】またたとえば、メディア・コア１２は、カ
ラー表現ではなくモノクロ表現を提供するように構成す
ることができる。このような構成では、メディア・バス
２４の信号経路は、イメージ信号の赤、緑、青成分用の
３成分経路ではなく、単一成分経路を有するだけでよ
い。さらに、メディア・コア１２のドライバ及びレシー
バは単一成分を処理するだけでよい。また、メディア・
バス２４の３成分経路のそれぞれを等しく介してモノク
ロ・イメージ信号を提供することによって、マルチメデ
ィア・システムの好ましい実施例を用いて表現を提示す
ることもできる。

【０１２２】またたとえば、マルチメディア・システム
１０は、ＲＧＢ以外のカラー特性を使って機能するよう
に構成することもできる。たとえば、マルチメディア・
システム１０は、表示の色相、彩度、明度（ＨＳＩ）特
性を使って機能させることもできる。

【０１２３】

【発明の効果】本発明によれば、イメージ信号を実時間
で合成するメディア・バスへの選択的アクセスを可能に
するバス・インターフェース回路を提供することによっ
て、イメージ・ソースからの複数のイメージ信号を実時
間で同時に表示することができる。

【図面の簡単な説明】

【図１】本発明によるマルチメディア・システムのブロ
ック図である。

【図２】合成されたフレームの例を示す図である。

【図３】図１のマルチメディア・システムのメディア制
御モジュール及び音声モジュールのブロック図である。

【図４】図３のメディア制御モジュールのビデオ・プロ
セッサ回路のブロック図である。

【図５】図４のビデオ・プロセッサ回路の概略図であ
る。

【図６】図４のビデオ・プロセッサ回路の概略図であ
る。

【図７】図３のメディア制御モジュールの同期回路のブ
ロック図である。

【図８】図７の同期回路のブロック図である。

【図９】図７の同期回路のブロック図である。

【図１０】図１のマルチメディア・システムのバス・イ
ンターフェース回路のブロック図である。

【図１１】図５及び図７のバス・インターフェース回路
のウィンドウ制御回路のブロック図である。

【図１２】図１０及び図１１のウィンドウ制御モジュー
ルのウィンドウ優先順位回路のブロック図である。

【図１３】図１２のバス・インターフェース回路のレシ
ーバ／スイッチ回路のブロック図である。

【図１４】図１２のバス・インターフェース回路のレシ
ーバ／スイッチ回路のブロック図である。

【符号の説明】

１０ マルチメディア・システム １２ マルチメディア・コア １４ 表示装置 １５ 音声出力装置 １６ 入力装置 １７ アナログ・フル・モーション・ビデオ・ソース ２４ メディア・バス ３０ メディア制御モジュール ３１ 音声モジュール ３４ 図形アクセラレータ・モジュール ３６ プロセッサ・モジュール ３８ プログラマブル・レシーバ・モジュール ３９ バス・インターフェース回路 ５０ メディア制御回路 ５１ バス・インターフェース回路 ５２ イメージ信号プロセッサ回路 ５４ フレーム捕捉回路 ５６ 表示装置アダプタ回路 ５８ 同期発生回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ボビー・ジョー・フリーマン アメリカ合衆国33426、フロリダ州ボイン トン・ビーチ、29番アベニュー・サウス・ ウェスト 1381番地 (72)発明者 グスターボ・アルマンド・スアレス アメリカ合衆国33428、フロリダ州ボカ・ ラトン、ウッドチャック・レーン 21482 番地 (72)発明者 ブルース・ジェームズ・ウィルキー アメリカ合衆国33414、フロリダ州ウェス ト・パーム・ビーチ、リンドバーグ・レー ン 15635番地 (56)参考文献 特開 昭61−39092（ＪＰ，Ａ) 特開 昭57−130088（ＪＰ，Ａ)

Claims (9)

【特許請求の範囲】
1. 【請求項１】 表示装置の座標軸に対応する表示点毎
   に、複数の独立したイメージ・ソースが発生するイメー
   ジ信号を選択的に受け取ることができ、表示すべきイメ
   ージ信号を合成し前記表示装置へ転送するためのバス・
   インターフェース回路を具備する情報処理装置であっ
   て、前記複数の独立したイメージ・ソースの各々は、前記表
   示装置における表示のためそれぞれ独自のイメージ信号
   を、他のイメージ・ソースとは無関係に、連続的に発生
   し、それぞれ固有のバス上に該イメージ信号を連続的に
   送出し、 前記バス・インターフェース回路が、制御情報に応じて
   切替え制御情報を出す制御回路と、前記切替え制御情報
   に応答して前記の独立したイメージ信号を選択的に切り
   替え、前記固有のバスへの選択的アクセスを可能にする
   切替え回路と、 を有し、 前記バス・インターフェース回路は、前記複数の独立し
   たイメージ・ソースが発生する複数の独立したイメージ
   信号の前記固有のバスを前記制御情報に応答して選択的
   にアクセスすることによって、前記複数のイメージ・ソ
   ースからイメージ信号を合成し、合成したイメージ信号
   の実時間画面表示を行うようにした、 情報処理装置。
2. 【請求項２】 前記制御回路が、前記制御情報に基づい
   て前記切替え制御情報を発生するウィンドウ制御回路を
   含み、 前記ウィンドウ制御回路が、前記制御情報に基づいて前
   記バスへのアクセスが許可される時間を指示するウィン
   ドウ・イネーブル信号を提供するように構成された比較
   回路を有する請求項１に記載の情報処理装置。
3. 【請求項３】 前記制御回路が、同期情報を受け取り、
   カウント情報を前記比較回路に提供するタイミング回路
   を含み、 前記比較回路が、前記ウィンドウ開始情報およびウィン
   ドウ停止情報を受け取り、該ウィンドウ開始情報および
   ウィンドウ停止情報を前記カウント情報と比較し、比較
   結果に基づいて前記ウィンドウ・イネーブル信号を発生
   する請求項２に記載の情報処理装置。
4. 【請求項４】 前記比較回路がラッチ回路を含み、 前記ラッチ回路が、前記ウィンドウ開始情報が前記カウ
   ント情報と一致するときは前記ウィンドウ・イネーブル
   信号をセットし、前記ウィンドウ停止情報が前記カウン
   ト情報と一致するときは前記ウィンドウ・イネーブル信
   号をリセットするように構成されたラッチ回路を含む、 請求項３に記載の装置。
5. 【請求項５】 前記ウィンドウ開始情報が水平ウィンド
   ウ開始情報を含み、前記ウィンドウ停止情報が水平ウィ
   ンドウ停止情報を含み、 前記カウント情報が水平カウント情報を含み、前記比較
   回路が、前記水平ウィンドウ開始情報および前記水平ウ
   ィンドウ停止情報を前記水平カウント情報と比較する、 請求項３記載の情報処理装置。
6. 【請求項６】 前記比較回路が、前記水平ウィンドウ開
   始情報が前記水平カウント情報と一致するときは前記ウ
   ィンドウ・イネーブル信号をセットし、前記水平ウィン
   ドウ停止情報が前記水平カウント情報と一致するときは
   前記ウィンドウ・イネーブル信号をリセットするように
   構成されたラッチ回路を含む、 請求項５記載の情報処理装置。
7. 【請求項７】 前記ウィンドウ開始情報が垂直ウィンド
   ウ開始情報を含み、 前記ウィンドウ停止情報が垂直ウィンドウ停止情報を含
   み、 前記カウント情報が垂直カウント情報を含み、 前記比較回路が、前記垂直ウィンドウ開始情報および前
   記垂直ウィンドウ停止情報を前記垂直カウント情報と比
   較する、 請求項６記載の情報処理装置。
8. 【請求項８】 前記ラッチ回路が、前記垂直ウィンドウ
   開始情報が前記垂直カウント情報と一致するときは前記
   ウィンドウ・イネーブル信号の発生を可能にし、前記垂
   直ウィンドウ停止情報が前記垂直カウント情報と一致す
   るときは前記ウィンドウ・イネーブル信号の発生を不能
   にするように構成される、 請求項７記載の情報処理装置。
9. 【請求項９】 前記制御情報がウィンドウ隠蔽信号を含
   み、 前記ラッチ回路が、活動ウィンドウ隠蔽信号を受け取っ
   たときに前記ウィンドウ・イネーブル信号の発生を不能
   にするように構成される、 請求項８記載の情報処理装置。