JPH01236336A - 情報処理システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 システム中に少なくとし２つの中央処理装置で処理され
る内容を切換えて表示する表示装置、及びキーボードを
具備するシステムに関し、どちらかの中央処理装置が所
定の状態（例えば、中央処１１ｊ装置自身の異常や自己
の制御下にあるシステム内の異常に起因した状態等）に
なったことを知らけるブザーやランプ等の状ｒ反指示手
段を、中央処理装置ごとに設けることによる不軽済性及
びシステムの大型化を防ぐことを目的どし、各中央処理
装置に共通に設けられ、外部に通知すべき所定の状態に
なった中央処理装置により駆動され、該所定の状態の発
生を通知する状態通知手段と、状態通知手段を駆動した
中央９８即装置を検出し、表示装置の表示画面の一部に
設Ｇノられたシステム表示エリアに人示さＵる表丞制御
丁段とを設けて構成する。

〔産業上の利用分野〕

本′ｆｌ用は、システム中に少なくと６２つの中央処理
Ｓ！を置、これらの中央処理装置で処理される内容を切
換えて表示する表示装置、及び１−ボードを具（！ケる
システムに関する。

従来から２つ以上の中央処理装置（以下、単にＣＰＵと
いう）を設けＣ１つのシステムを構成Ｖることが行われ
ている。これは、一方のＣＰＵに何らかの異常が発生し
た場合のバックアップ用として用いられる場合や、２つ
のＣＰＵを並列的に動作させ、処理のＢ連化を図る場合
などに採用されている。

このようなシステムにおいては、各ＣＰＵが好ましくな
い所定の状態にｉ′＋１つだか否かを指示する指示手段
が設けられている。ここで、好ましくない所定の状態と
は、例えば自己の制御下にあるシステム内各部の異常や
ＣＰＵ自身の異常、更には異常以外の状態（例えば、シ
ステム内の記憶容量の残量が所定値を越えた場合）等、
外部（オペレータや保守員）に対して通知する必要にあ
る状態である。各ＣＰＵは、この所定の状態に達したと
きに自己に対応する指示手段を駆動して、オペレータや
保宵Ｑにこの旨を知らせる。

〔従来の技術〕

第４図は、従来システムの一例のブロック図である。同
図において、−システムは２つのＣＰＵ１０及び１１を
有する。各ＣＰＵｌ０及び１１はそれぞれ自己の管埋下
にあるメｔす１２及び１３を有する。各Ｃｒ’ＬＩ　１
０及び１１は共通バス２０で相りに接続されている。共
通バス２０には、回線系Ｉｌｌ　６０部１４、プリンタ
制御ｌｌ１部１５及びファイル制御部１７が接続されて
いる。これらには、それぞれ回線１９．プリンタ１６及
び磁気ディスク１８が接続されている。

共通バス２０にはまた、操作盤ｌｌｌ１１Ｍ１１部９ｏ
が接続されている。操作盤制御部９０は、操ｆ’ｌ盤８
０に設けられたＣＲＴ２１や駐−ボード２２を制御する
。ドライバ／レシーバ（以１・、中にＤ／Ｒと称ず）２
３は、共通バス２ｏと操作盤制御部２３との間でデータ
の授受を行なう。マイクロプロセッサ（以下、単にＭＰ
Ｕと称す）２４は、操作盤制ｆｉ１１部９０を構成する
各構成要素をｈ機内かつ一体的にυ）’Ｊｆ）−４ル。

ＲＯＭ２５ＬｉＭＰＬＪ２４（Ｊ作に必要なプログラム
を）７−ムラエアとして記憶している。ＲＡＭ２６はＭ
ＰＵ２４の動作時に必要な作業領域やテーブル領域を有
している。画面メ（す２７はＣＲＴ２１に表示すべきデ
ータ（表示データ）を格納する。画面制御部２８は、画
面メモリ２７から表示データを読み出し、所定の信号処
理（例えば、ビデオ信号のり一部）をしてＣＲＴ２１に
出力１゜−１＝　−ホー　トｖＩ　ｔａｌｌ　ｒＪｓ　
２　’９　Ｌｔ、キーボーｌ５２２及び画面切換えスイ
ッチ３０からの１１号を処理する。画面切換えスイッチ
３ｏは、ＣＲＴ２１の表示画面上に表示するデータを、
ＣＰＵ１０のυ１＠下にあるものとするか、又はＣＰＬ
ｌｌｌの制御下にあるｂのとするかの選択スイッチであ
る。また、バス制御部３１は、共通バス２０のバスタイ
ミングミ＋１１１１１１等を行う。

第５図は、ＲＯＭ２５に格納されたブ［１グラム（ファ
ームウェア）を示す図である。同図において、ＭＰＵベ
クタ■はＭＰＬＩ２４に対する割込みを処理する。画面
制御■は、表示データの表示に心電なプログラムにであ
る。４−ボード制御■は、キーボード２２及び画面切換
えスイッチ３０からのデータの処理に必要なプログラム
である。

操作盤１１１１１部９０は更に、ブザーレジスタ３２ａ
及び３２ｂ並びにランプレジスタ３３ａ及び３３ｂを具
備する。ブザーレジスタ３２ａ及びランプレジスタ３３
ａは、ＣＰＵ１０に対応して設けられている。ブザーレ
ジスタ３２ｂ及びランプレジスタ３３ｂは、ｃｐｕｉｉ
に対応して設けられている。ブザーレジスタ３２ａ及び
３２ｂには、ブザー３４ａ及び３４ｂがそれぞれ接続さ
れている。

よた、ランプレジスタ３３ａ及び３３　ｂ　Ｉごは、ラ
ンプ３５ａ及σ３５ｂがぞれぞれ接続されている。

ｃｐｕｉｏ及びＣＰＵＩＩは動性時、所定の状態になる
と、対応するブザーレジスタ３２ａ及び３２ｂ並びにラ
ンプレジスタ３３ａ及び３３ｂにフラグをセットする。

ここで、所定の状１ぶとは前述したように、外部に対し
て通知する必要のある状態である。例えば、ＣＰＵ１０
又はＣＰＵ１１のｈｖ常や、自己の制御下にあるシステ
ム内各部の異常等である。ここで、Ｃ））　Ｕ　Ｏが所
定の状態になり、ブザーレジスタ３２ａ及び３３ａにフ
ラグがセットされると、これらに接続されているブリ′
−３４ａが鳴動し、ランプ３５ａが点灯Ｊる。Ａ−ペレ
ータや保守員は、これによりＣＰＵ１０がｊ九定の状態
になったことを知り、ｃｐｕ　ｉ　ｏｔ、：対し必要な
処置を施ず。

〔発明が解決しようとする課題〕

しかしながら、上記従来の構成では、システム内に設け
られたＣＰＵごとにブザー及びランプを、没ける必要が
あるため、ハードウェアが人望となり、コスト高となる
。また、ブザー及びランプごとに専用のブザーレジスタ
やランプレジスタが必要なので、同様にハードウェアが
大型となり、］ス１−高になる。更に、レジスタとブザ
ー又はランプ間を接続する配線がブザー及びランプの合
訂数だけ必要となるため、不経済である。更には、通常
ブザー及びランプはシステム内の他の構成要素にくらべ
故障し易いので、外部に対する異帛°等の通知の確実性
に欠ける。

従って、本発明１ユこれらの問題点を解決し、少ないハ
ードウェアで確実に、いずれのＣＰＵが異常等の所定の
状態になったかを外部に通知することができる経済的な
システムを提供することを目的とする。

〔課題を解決するための手段〕

本発明は、少なくとも２つの中央処理装置１０及び１１
と、表示装！２１及び１−ボード２２と、各中央処理装
置１０及び１１により人々処理される内容を切換えて表
示装置２１に表示させる副部及びキーボード２２からの
情報を制御するυ制御部（操作盤制御部）１００とを有
するシステｔ１をＡ１象とする。

本発明は上記システムにおいて、各中央処理装置１０及
び１１に共通に設けられ、外部に通知すべき所定の状態
になった中央処理装置により駆動され、該所定の状態の
発生を通知する状態通知手段３７・〜４０と、 状態通知手段３７・〜４０を駆動した中央処理装置を検
出し、表示装置２１の表示画面の一部に設置Ｊられたシ
スアム表示■リアに表示させる表示制御手段３６，４１
．２４，２６．２８とを設けて構成する。

〔名月〕

例えば、中央処理装置１０が所定の状態に達すると、こ
の中央処理装置１０は、各中央処ｉｌｌ装置に共通に設
置−Ｊられている状態通知１段３７・−４０を駆動して
、この旨を通知する。これに」、す、いヂれかの中央処
理装置が所定の状態に達したことがわかる。一方、表示
制御手段３６．４１．２４゜２６．２８は状態指示手段
３７〜４０を駆動した中央処理装置を検出し、表示装置
２１の表示画面の一部に設けられたシステム制御エリア
に表示させる。これにより、どの中央処理装置が状態通
知手段３７〜４０をＡ１１ｉす（したか、すなわらどの
中央処理ｖｔ置が所定の状態に達したかを知ることがで
きる。これにより、ブザーやランプ等の状態通知手段を
中央処理装置ごとに設けることなく、所定の状態に達し
た中央処理装置を特定することができる。この際、既存
の表示′ＶＩｌ置を用いて表示しているので、少ないハ
ードウェアで確実に通知できる、。

〔実施例〕

以下、本発明の実施例を図面を参照して詳細に説明する
。

第１図は、本発明の一実施例のブロック図である。図中
、第４図と１４−性のある構成要素には、ｊ４−の参照
をイ」シである。本実施例のシステム１ま２つのＣＰＵ
１０及びＣＰＵ１１並びに、メ−〔す１２．１３回線系
制御２１１部１４．プリンタ制陣部１５、）？イル制御
部１７．プリンタ１６．６ｎ気デーｒスク１８．回ａｌ
　９．ＣＲＴ２１　、キーボード２２９表示切換えスイ
ッチ３０及び表示盤制御部１００を具備して構成されて
いる。

表示盤制御ａｌＳ１００はドライバ／レシーバ（Ｄ／Ｒ
）２３．マイクロブ０セツリ（ＭＰｔＪ）？Ｉ。

ＲＡＭ２６．画面メＥす２７６画面制御部２８゜キーボ
ード制御部２９及びバス制御Ｊｊｍ３１を具備する。こ
れらの構成要素は、第４図に示す構成要素と同一である
。

表示盤ｆ、１Ｈ１１部１００は、ＲＯＭ３６を具備する
。

１＜ＯＭ　３６は、第２図に六ケプログラム（ツアーム
ラＴ７）を具備している。ＲＯＭ３６は、第５図に示し
たＭＰＵベクタｉ、ｉｉ！ｉ面制ｕ■及びキーボードＩ
ｌｌ　Ｉ　ＩＩＩの各プログラムに加え、システム−リ
ｔｌＩ１１リア制御１ｒＶのプログラムを有する。シス
テム制御エリア制細ＩＶＬＩＬ、ＣＲＴ２１の表示画面
の一部に設けられたシステム制御エリア内に、後述する
情報を表示させる。ブザーレジスタ３７及びランプレジ
スタ３８は、２つのＣＰＬＩＩＯ及び１１に共通に設け
られている。ｃｐｕｉｏ及び１１は、自己の異常やその
管理下にある各部に異常が発生した場合等の所定状態に
達すると、ブザーレジスタ３７及びランプレジスタ３８
にそれぞれ、ブリ゛−３９及びけランプ４０を駆動する
ためのフラグを設定する。

このとき、フラグを設定したＣＰＵは自己の識別ビット
を古き込む。この識別ビットは例えば１ビツトの情報で
あって、ＣＰＵ１０には０が割り当てられ、ｃｐｕｉｉ
には１が割り当てられる。

ブザーレジスタ３７にはブザー３９が接続され、ランプ
レジスタ３８にはランプ４０が接続されている。ブザー
レジスタ３７及びランプレジスタ３８に人々フラグが設
定されると、対応するブザーレジスタ３９が鳴動し、ラ
ンプ４０が点灯する４゜センスレジスタ４１は、ブザー
レジスタ３７及びランプレジスタ３８内をセンスするた
めのちのである。このために、第２図のシステム表示１
リア制御プログラム■が所定時間ごとに訓込みをかけ、
ＭＰＵベクタによりシステム表示エリア制御を起動し、
これを受けたＭＰＵ２４が前記所定時間ごとにセンス動
作を行う。

次に、動作を説明する。

通常動作峙、例えばｃｐｕｉ　ｏは第１図に示すフフイ
ルｔｉＩ１ｗＪ部１７を介して磁気ディスク１８に指示
を与え、願望のデータをここから読み出す１゜ＣＰＵｌ
０は所定の処ｊ」を行った後、データを共通バス２０上
に送出する。送出されたデータは、Ｄ／Ｒ２３を介して
表示５１１Ｉυ１１１１部１００内のＲＡＭ２６に古き
込まれる。表示盤制御部１００のＭＰＵ２４は、ＲＯＭ
３６に格納されている画面制御ブ［１グラム■に従い、
ＲＡＭ２６から必費とするデ〜りを読み出し、画面メｔ
す２７に転送する。

ＭＰＵ２４は画面１．ＩＩ御部２８を駆動し、両面メ〔
す２７から表示データを読み出し、ＣＲＴ　２１に出Ｊ
」する。

第３図はＣＲＴ２１の表示画面を示す。図示する表示画
面は１２行×３２文字で構成されている。

表示画面は１０行ｘ３２文字のユーザ表示１リア４２と
、２行Ｘ３２文字のシステム表示エリア４３とに区分さ
れている。上述した表示データは、このユーザ表示エリ
ア４２に表示される。ユーザ表示エリア４２は、画面切
換えスイッチ３０により、ＣＰＬＪｌｏ又はＣＰＵＩＩ
のいずれか一方の表示データを表示する。従って、画面
切換えスイッチ３０がｃｐｕｉｏを指定していれば、画
面メモリ２７からＣＰＵｌ０の制御下にある表示データ
が読み出され、ＣＰＵＩＩを指定していれば画面メ玉り
２７からｃｐｕｉｉの制御下にある表示データが読み出
される１、システム表示エリア４３は、画面切換えスイ
ッチ３０の状態に関係なく、常に後述する情報を表示す
る４゜ 上記動性中に、例えばＣＰＵ１０が異常等の外部に指示
すべき状態になると、ＣＰＵｌ０はフラグと自己の識別
ビットを共通バス２３に送出する。

これらのデータはＤ／Ｒ２３を介してブザーレジスタ３
７及びランプレジスタ３８にそれぞれヒツトされる。ブ
ザーレジスタ３７及びランプレジスタ３８にぞれぞれフ
ラグがゼットされると、ブ膏１−３９は鳴動し、ランプ
４０１よ点灯する。

一方、Ｍ　Ｐ　Ｕ　２４は所定のタイミングでセンスレ
ジスタ４１を起動し、ブナ−レジスタ３７及びランプレ
ジスタ３８の状態を読む３．上記動作ではＣ１）ＵＩＯ
がフラグをセット・シたので、センスレジスタ４１はフ
ラグととしにピットされた識別ピッ１〜（（３ＩＩＩえ
ば］直Ｏ）を読む。これを検知したＭ　ｌ）　Ｕ　２４
は、ＲＯＭ３６に格納されているシステム表示エリア制
御プログラム４１１Ｖに従い、ＣＲＴ２１の表示画面中
のシステム表示［リア４３に、ＣＰＵｌ０第３図に示り
情報を表示ケる。

第３図中、ＣＰ　Ｕ　Ｏ＝　”及び“Ｃｌ）Ｕ　’ｌ　
＝　”はコーザ表丞１リア４２に表示されている表示デ
ータに関与しているＣＰＵを示す、、図示の場合、”　
ＣＰ　Ｕ　Ｏ＝　Ｄ　Ｉ　Ｓ　Ｐ　”と表示されており
、ＣＰＵ１０側の表示データを表示中であることを示し
ている。”ｃ　ｐ　ｕ　ｏ　−”とｌ１ｌ−ライン」−
にある’ＢＺ−”°及び’１ＭＰ−″°はそれぞれ、Ｃ
ＰＵ１０側の原因でブザ３９及びランプ４０が駆動され
たときに、図示するように’ＢＺ・ＯＮ　”及び“Ｌ　
Ｍ　Ｐ　＝　ＯＮ　”と表示される。図示の場合、ＣＰ
ＵＩＩは所定の状態になっていないのて゛“ＢＺ＝”及
びＬＭＰ＝　　”と表示されている３゜これにより、オ
ペレータや保守員はどちらのＣＰ　ＬＪに起因してブザ
ーやランプがオンとな・）でいるのかを確実に知ること
ができる。

以上のとおり、本実施例では以下の効果が得られる。第
１に、ブザー及びランプを各ＣＰＬＪに共通に設けてい
るため、ブザー及びランプをそれぞれ１個ずつ設けるだ
けで良い。従って、ハードウェアが減り、経済的である
。しかも、故障の発生率が高いブザーやランプを最少限
に抑えているので、信頼性は高い。更に、ブザーレジス
タ及びランプレジスタとブザー及びランプ間を接続する
配線の数６最少限には抑えることができ、経済的である
。尚、本実施例により新たに設けられるハードウェアは
センスレジスタ４１とＲＯＭ３６内のシステム表示エリ
ア制御プログラム■（ファームウェア）であるが、ブ）
アー、ランプ及び配線等のハードウェアの減少にくらべ
、イの増加は極め−Ｃ小さい。更に、ブザー及びランプ
を各ＣＰＵ共通に用いたことによる異常時のＣＰＵの特
定は、既存のＣＲＴ２１の表示画面の一部を用いて行う
ため、経済内である。

以上、本発明の詳細な説明した。尚、ブザ−レジスタ及
びランプレジスタは各Ｃ「）　Ｕごとに設け、各ｃｐｕ
＋よ自己に係るブザーレジスタ及びランプレジスタにフ
ラグのみをヒントする（Ｊυ１ビットは用いない）こと
とじＣも良い。この場合、ブザーレジスタの各出力はド
ツトＡア又はオアゲ−ｌ−ｒ　１つのブザー３９に接続
され、ランプレジスタの冬山りはドツトオア又はオアゲ
ートて１つのランプ４０に接続される。センスレジスタ
４１は、各ブザーレジスタ及びランプレジスタの出力を
センスする。

また、上記実施例ではＣＰ　Ｕが所定の状態にｂつだと
きにブザー３９及びランプのいずれら駆動するらのであ
ったが、所定の状態の内°含に応じて、いずれか一方を
駆動することとしとても良い。この場合、表示画面のシ
ステム表示１リア４３には、各ＣＰＵごとに駆動されて
いるブザー３９又はランプ４０に対応した部分に“”Ｏ
Ｎ″′が表示される。

更に、システム表示エリア４３は２行で構成されている
が、画面の大きさや表示する文字のりイズ等の選択によ
り、１行で構成されるものとしても良い。

（発明の効果） 以上説明したように、本発明によれば、少ないハードウ
ェアで確実に、いずれのＣＰＵが異常状の所定の状態に
なったかを外部に通知することができる経済的なシステ
ムをＭ４２することができる。

【図面の簡単な説明】

第１図は本発明の一実施例のブ［１ツク図、第２図は第
１図に示すＲＯＭの内容を示す図、第３図は第１図に示
ｙ表丞装置の表示画面を示す図、 第４図は従来のシスチーム構成のブ［１ツク図、及び 第５図は第４図に示７１１欠ＯＭの内含を示す図である
。 図において、 １０．１１μ中央処理装置１ｌｆ（ＣＰＵ）、２１は表
示装置（ＣＲｒ）、 ２２は−１−−ボード、 ２３はドライバ／レシーバ（Ｄ／Ｒ）、２４はマイクロ
ブ［ｌセッサ（Ｍ　ｌ″）Ｕ　）、２５．３６はＲＯ〜
１． ２６はＲＡＭ、 ２７は画面メモリ、２８は画面制御部、３７シユブヂー
レジスタ、 ３８はランプレジスタ、 ３９はブザー、 ４０はランプ、４１はセンスレジスタ である。 第３図 傅し≠灰り艮のＲＯＭの７２：ｌ史（ ＠５図

Claims (1)

1. 【特許請求の範囲】 少なくとも２つの中央処理装置（１０、１１）と、 表示装置（２１）及びキーボード（２２）と、各中央処
   理装置（１０、１１）によりそれぞれ処理される内容を
   切換えて表示装置（２１）に表示される情報を制御する
   制御部（１００）とを具備するシステムにおいて、 各中央処理装置（１０、１１）に共通に設けられ、外部
   に通知すべき所定の状態になった中央処理装置により駆
   動され、該所定の状態の発生を通知する状態通知手段（
   ３７、３８、３９、４０）と、 状態通知手段（３７、３８、３９、４０）を駆動した中
   央処理装置を検出し、表示装置（２１）の表示画面の一
   部に設けられたシステム表示エリア（４３）に表示させ
   る表示制御手段（３６、４１、２４、２６、２８）、 とを設けて構成したことを特徴とするシステム状態通知
   方式。