JPH0812609B2 - マイクロプロセッサ - Google Patents
マイクロプロセッサInfo
- Publication number
- JPH0812609B2 JPH0812609B2 JP63194960A JP19496088A JPH0812609B2 JP H0812609 B2 JPH0812609 B2 JP H0812609B2 JP 63194960 A JP63194960 A JP 63194960A JP 19496088 A JP19496088 A JP 19496088A JP H0812609 B2 JPH0812609 B2 JP H0812609B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- polling
- instruction
- satisfied
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術（第３図） 発明が解決しようとする課題 課題を解決するための手段 作用 実施例 本発明の一実施例（第１、２図） 発明の効果 〔概要〕 マイクロプロセッサに関し、 ポーリングする間隔を短くしてポーリング命令の実行
スピードを速くすることができ、ワンチップ・マイクロ
コントローラの高速化を図ることのできるマイクロプロ
セッサを提供することを目的とし、 演算手段により該周辺機器の状態を調べるポーリング
命令を実行するためのアドレスを演算し、 演算されたアドレスをバスを介して該周辺機器に出力
し、該アドレスにより該周辺機器から返送されたデータ
に基づいて該演算手段により分岐するか否かを判別し、
分岐条件が成立していれば次の処理に進み、分岐条件が
不成立のときは該演算手段により分岐先のアドレスを演
算し、該ポーリング命令を実行するためのアドレスを再
び演算するマイクロプロセッサにおいて、前記演算手段
により演算されたアドレスを一時的に保存するバッファ
を設け、該バッファは該アドレスを前記バスに出力する
際、出力と同時に一時的に保存し、前記分岐条件が不成
立のとき該バッファにより保存しておいたアドレスを該
バスに出力するように構成する。
スピードを速くすることができ、ワンチップ・マイクロ
コントローラの高速化を図ることのできるマイクロプロ
セッサを提供することを目的とし、 演算手段により該周辺機器の状態を調べるポーリング
命令を実行するためのアドレスを演算し、 演算されたアドレスをバスを介して該周辺機器に出力
し、該アドレスにより該周辺機器から返送されたデータ
に基づいて該演算手段により分岐するか否かを判別し、
分岐条件が成立していれば次の処理に進み、分岐条件が
不成立のときは該演算手段により分岐先のアドレスを演
算し、該ポーリング命令を実行するためのアドレスを再
び演算するマイクロプロセッサにおいて、前記演算手段
により演算されたアドレスを一時的に保存するバッファ
を設け、該バッファは該アドレスを前記バスに出力する
際、出力と同時に一時的に保存し、前記分岐条件が不成
立のとき該バッファにより保存しておいたアドレスを該
バスに出力するように構成する。
本発明は、マイクロプロセッサに係り、詳しくはポー
リング命令の実行スピードの高速化を図るようにしたマ
イクロプロセッサに関する。
リング命令の実行スピードの高速化を図るようにしたマ
イクロプロセッサに関する。
一般に、プロセッサには複数個の周辺機器が接続さ
れ、それぞれが割り込み信号を発信する状況が発生す
る。また、１台の周辺機器が複数個の割り込み信号を発
信する場合もある。このような割り込み信号はそれぞれ
が異なった割り込み処理ルーチンの実行を要求している
ため、プロセッサとしては割り込み信号を受け付けたと
き、どの割り込み要因が発信したものであるかを何らか
の手段で知る必要がある。
れ、それぞれが割り込み信号を発信する状況が発生す
る。また、１台の周辺機器が複数個の割り込み信号を発
信する場合もある。このような割り込み信号はそれぞれ
が異なった割り込み処理ルーチンの実行を要求している
ため、プロセッサとしては割り込み信号を受け付けたと
き、どの割り込み要因が発信したものであるかを何らか
の手段で知る必要がある。
プロセッサ内に特別な回路を用意しない場合には、プ
ロセッサがプログラムによってどの割り込み要因が割り
込み信号を発信したかを順番に検査するポーリング（po
lling）方式が採用されることがある。この方法にはフ
ラグやポートの状態を調べるポーリング命令があり、こ
のポーリング命令を使用してフラグやポートの状態を定
期的に調べた結果により分岐をするようにしている。例
えば、入出力機器はポートに要求信号を出しておくと、
プロセッサの方でポートを調べたときに要求信号の存在
を知り、処理プログラムへ分岐して処理を行う。このポ
ーリング命令は、制御側が外部に対してある条件が成立
するまで次のような処理を実行しない命令であり、例え
ば制御側の対象がタイマーなどの時計の機能を有する場
合、タイマー内部に、ある一定の時間がたつとセットさ
れるビットを有するレジスタを内蔵しているとして、制
御側にある動作をした後、ある一定の時間次の処理を開
始しないようにしたい場合に、この命令を使用してタイ
マー内のレジスタをポーリングする。そして、そのビッ
トがセットされるまで、この命令以降に処理は移行せ
ず、一定の時間が経ちビットがセットされると条件が成
立して次の処理へ移る。つまり、制御側はある一定の時
間、処理が次へ進まないようになる。
ロセッサがプログラムによってどの割り込み要因が割り
込み信号を発信したかを順番に検査するポーリング（po
lling）方式が採用されることがある。この方法にはフ
ラグやポートの状態を調べるポーリング命令があり、こ
のポーリング命令を使用してフラグやポートの状態を定
期的に調べた結果により分岐をするようにしている。例
えば、入出力機器はポートに要求信号を出しておくと、
プロセッサの方でポートを調べたときに要求信号の存在
を知り、処理プログラムへ分岐して処理を行う。このポ
ーリング命令は、制御側が外部に対してある条件が成立
するまで次のような処理を実行しない命令であり、例え
ば制御側の対象がタイマーなどの時計の機能を有する場
合、タイマー内部に、ある一定の時間がたつとセットさ
れるビットを有するレジスタを内蔵しているとして、制
御側にある動作をした後、ある一定の時間次の処理を開
始しないようにしたい場合に、この命令を使用してタイ
マー内のレジスタをポーリングする。そして、そのビッ
トがセットされるまで、この命令以降に処理は移行せ
ず、一定の時間が経ちビットがセットされると条件が成
立して次の処理へ移る。つまり、制御側はある一定の時
間、処理が次へ進まないようになる。
近年のワンチップ・マイクロコントローラには高速化
が要求されているため、個々の命令実行スピードを高速
化する必要がある。
が要求されているため、個々の命令実行スピードを高速
化する必要がある。
従来この種のポーリング方法としては、例えば第３図
に示すものがある。第３図はポーリング命令を実行する
プログラムを示すフローチャートであり、図中P1〜P7は
フローの各ステップを示している。同図において、ま
ず、ポーリング命令が開始されると、P1でポーリングす
るビットのアドレスが演算され、P2で演算されたアドレ
スのアドレスバスを介して制御対象である所定の周辺機
器（例えば、タイマ）に出力する。該周辺機器はアドレ
スを内部のレジスタに取り込むとともに、アドレスをデ
コードして自身が選択されたことを知ると、状態情報と
してのデータをデータバスを介して制御側に返送する。
P3では制御対象である周辺機器から返送されたデータを
取り込んで演算部で出力されたアドレスに存在するデー
タをアクセス（ビットのポーリング）し、P4でアクセス
したビットにより所定の条件が成立したか否かを判別す
る。条件が成立していればP5で次の処理に移り、条件が
成立していないときはP6で分岐先のアドレスを演算し、
P7で所定のメモリから次の命令を読み出す（命令OP（オ
ペ）コードのフェッチ）。このとき、P6で演算したアド
レスは、同じ命令（すなわち、本ルーチンであるポーリ
ング命令）を指定し、同じ命令を何回も繰り返す。この
ように、従来のポーリング方法においては、ポーリング
する命令を、条件が成立するまで繰り返し実行するよう
にポーリングアドレスの計算、条件不成立の場合は分岐
先アドレスの計算・命令OPコードのフェッチを毎回処理
してビットの値をポーリングしている。
に示すものがある。第３図はポーリング命令を実行する
プログラムを示すフローチャートであり、図中P1〜P7は
フローの各ステップを示している。同図において、ま
ず、ポーリング命令が開始されると、P1でポーリングす
るビットのアドレスが演算され、P2で演算されたアドレ
スのアドレスバスを介して制御対象である所定の周辺機
器（例えば、タイマ）に出力する。該周辺機器はアドレ
スを内部のレジスタに取り込むとともに、アドレスをデ
コードして自身が選択されたことを知ると、状態情報と
してのデータをデータバスを介して制御側に返送する。
P3では制御対象である周辺機器から返送されたデータを
取り込んで演算部で出力されたアドレスに存在するデー
タをアクセス（ビットのポーリング）し、P4でアクセス
したビットにより所定の条件が成立したか否かを判別す
る。条件が成立していればP5で次の処理に移り、条件が
成立していないときはP6で分岐先のアドレスを演算し、
P7で所定のメモリから次の命令を読み出す（命令OP（オ
ペ）コードのフェッチ）。このとき、P6で演算したアド
レスは、同じ命令（すなわち、本ルーチンであるポーリ
ング命令）を指定し、同じ命令を何回も繰り返す。この
ように、従来のポーリング方法においては、ポーリング
する命令を、条件が成立するまで繰り返し実行するよう
にポーリングアドレスの計算、条件不成立の場合は分岐
先アドレスの計算・命令OPコードのフェッチを毎回処理
してビットの値をポーリングしている。
しかしながら、このような従来のマイクロプロセッサ
にあっては、前記条件が不成立の場合、分岐先アドレス
の計算・命令OPコードのフェッチを毎回行ってポーリン
グ命令を条件が成立するまで最初から何度も繰り返し実
行する構成となっていたため、ビットのポーリングとし
て本当に必要な動作以外に、ポーリング命令を繰り返す
ための分岐先アドレス計算や命令OPコードのフェッチ、
ポーリングアドレスの計算処理が存在することになり、
処理間隔が長くなってビットが変化しても直ぐにアクセ
スできず、命令の実行スピードが遅くなるという問題点
があった。
にあっては、前記条件が不成立の場合、分岐先アドレス
の計算・命令OPコードのフェッチを毎回行ってポーリン
グ命令を条件が成立するまで最初から何度も繰り返し実
行する構成となっていたため、ビットのポーリングとし
て本当に必要な動作以外に、ポーリング命令を繰り返す
ための分岐先アドレス計算や命令OPコードのフェッチ、
ポーリングアドレスの計算処理が存在することになり、
処理間隔が長くなってビットが変化しても直ぐにアクセ
スできず、命令の実行スピードが遅くなるという問題点
があった。
すなわち、どのポートをポーリングするかは実際には
アドレスによってデータを読むことによって行われる
が、アドレスを求めるためには逐一計算が必要であり、
また、アドレスのデータを読むためにはリードサイクル
とかがあるため必然的に時間がかかり、処理間隔が長い
ものとなる。例えば、制御対象側で“1"がセット（条件
成立）されたとしてもそれを読む間隔（サンプリングす
るタイミング）が長くなるため、ポーリング命令の高速
化を図ることができない。そこで本発明は、ポーリング
する間隔を短くしてポーリング命令の実行スピードを速
くすることができ、ワンチップ・マイクロコントローラ
の高速化を図ることのできるマイクロプロセッサを提供
することを目的としている。
アドレスによってデータを読むことによって行われる
が、アドレスを求めるためには逐一計算が必要であり、
また、アドレスのデータを読むためにはリードサイクル
とかがあるため必然的に時間がかかり、処理間隔が長い
ものとなる。例えば、制御対象側で“1"がセット（条件
成立）されたとしてもそれを読む間隔（サンプリングす
るタイミング）が長くなるため、ポーリング命令の高速
化を図ることができない。そこで本発明は、ポーリング
する間隔を短くしてポーリング命令の実行スピードを速
くすることができ、ワンチップ・マイクロコントローラ
の高速化を図ることのできるマイクロプロセッサを提供
することを目的としている。
本発明によるマイクロプロセッサは上記目的達成のた
め、複数の周辺機器が接続されるとともに、演算手段に
より該周辺機器の状態を調べるポーリング命令を実行す
るためのアドレスを演算し、演算されたアドレスをバス
を介して該周辺機器に出力し、該アドレスにより該周辺
機器から返送されたデータに基づいて該演算手段により
分岐するか否かを判別し、分岐条件が成立していれば次
の処理に進み、分岐条件が不成立のときは該演算手段に
より分岐先のアドレスを演算し、該ポーリング命令を実
行するためのアドレスを再び演算するマイクロプロセッ
サにおいて、前記演算手段により演算されたアドレスを
一時的に保存するバッファを設け、該バッファは該アド
レスを前記バスに出力する際、出力と同時に一時的に保
存し、前記分岐条件が不成立のとき該バッファにより保
存しておいたアドレスを該バスに出力するように構成す
る。
め、複数の周辺機器が接続されるとともに、演算手段に
より該周辺機器の状態を調べるポーリング命令を実行す
るためのアドレスを演算し、演算されたアドレスをバス
を介して該周辺機器に出力し、該アドレスにより該周辺
機器から返送されたデータに基づいて該演算手段により
分岐するか否かを判別し、分岐条件が成立していれば次
の処理に進み、分岐条件が不成立のときは該演算手段に
より分岐先のアドレスを演算し、該ポーリング命令を実
行するためのアドレスを再び演算するマイクロプロセッ
サにおいて、前記演算手段により演算されたアドレスを
一時的に保存するバッファを設け、該バッファは該アド
レスを前記バスに出力する際、出力と同時に一時的に保
存し、前記分岐条件が不成立のとき該バッファにより保
存しておいたアドレスを該バスに出力するように構成す
る。
本発明では、演算したポーリングアドレスを一時的に
保存するバッファを設け、ポーリングしたビットが条件
不成立で再びポーリングを行う必要があると、該バッフ
ァから一時的に保存したアドレスを出力する処理へ移る
ようにしている。
保存するバッファを設け、ポーリングしたビットが条件
不成立で再びポーリングを行う必要があると、該バッフ
ァから一時的に保存したアドレスを出力する処理へ移る
ようにしている。
したがって、ポーリングを何回も行う場合には、分岐
先アドレスの計算・命令OPコードのフェッチ・ポーリン
グアドレスの計算を行う処理の実行する必要がなくな
り、ポーリングする間隔が短くなって命令の実行スピー
ドが短くなる。
先アドレスの計算・命令OPコードのフェッチ・ポーリン
グアドレスの計算を行う処理の実行する必要がなくな
り、ポーリングする間隔が短くなって命令の実行スピー
ドが短くなる。
以下、本発明を図面に基づいて説明する。
第１、２図は本発明に係るマイクロプロセッサの一実
施例を示す図であり、制御対象としてタイマを制御する
例である。
施例を示す図であり、制御対象としてタイマを制御する
例である。
まず、構成を説明する。第１図において、１は制御側
のCPU部（マイクロプロセッサ）、２は制御対象として
のタイマ（周辺機器）、３は外部バスに接続されたメモ
リである。CPU部１は一般のCPU動作をするものであっ
て、演算処理部（演算手段）４、アキュムレータ等内部
レジスタ５、データバッファ６、アドレスバッファ７お
よびテンポラリ（バッファ）８により構成され、これら
は内部バスにより接続される。演算処理部４は内部レジ
スタ５によりポーリングアドレスの演算を行うととも
に、その演算結果をアドレスバッファ７にスタックして
アドレスバッファ７よりアドレスとして外部のバスに出
力すると同時に、テンポラリ８にも保存しておく。テン
ポラリ８は計算したポーリングアドレスを一時的に保存
するものであり、ポーリングしたビットが条件不成立で
再びポーリングを行う必要があると、このバッファ（テ
ンポラリ８）からも外部バスに出力することができる。
ここで、上記演算処理部４にて生成するアドレスは命令
を指すアドレスまたはデータを指すアドレスであり、内
部または外部からのROM（本実施例では、メモリ３）に
よりバスを介して演算処理部４に入力される。一方、外
部からのデータ（ポーリングデータ等）はデータバッフ
ァ６を介して演算処理部４に入力され、演算処理部４で
データの比較等のデータ処理を行う。なお、本実施例で
はアドレスの計算、データの処理を一つの演算処理部４
で行っているが、アドレス生成用の演算器とデータ処理
用の演算器との二つに分けて処理するようにしてもよ
く、また、アドレスバッファ７とテンポラリ８を分けな
いでアドレスバッファ７で共用してもよく、外部バスも
一本ではなく、二本（アドレスバスおよびデータバス）
の場合もある。
のCPU部（マイクロプロセッサ）、２は制御対象として
のタイマ（周辺機器）、３は外部バスに接続されたメモ
リである。CPU部１は一般のCPU動作をするものであっ
て、演算処理部（演算手段）４、アキュムレータ等内部
レジスタ５、データバッファ６、アドレスバッファ７お
よびテンポラリ（バッファ）８により構成され、これら
は内部バスにより接続される。演算処理部４は内部レジ
スタ５によりポーリングアドレスの演算を行うととも
に、その演算結果をアドレスバッファ７にスタックして
アドレスバッファ７よりアドレスとして外部のバスに出
力すると同時に、テンポラリ８にも保存しておく。テン
ポラリ８は計算したポーリングアドレスを一時的に保存
するものであり、ポーリングしたビットが条件不成立で
再びポーリングを行う必要があると、このバッファ（テ
ンポラリ８）からも外部バスに出力することができる。
ここで、上記演算処理部４にて生成するアドレスは命令
を指すアドレスまたはデータを指すアドレスであり、内
部または外部からのROM（本実施例では、メモリ３）に
よりバスを介して演算処理部４に入力される。一方、外
部からのデータ（ポーリングデータ等）はデータバッフ
ァ６を介して演算処理部４に入力され、演算処理部４で
データの比較等のデータ処理を行う。なお、本実施例で
はアドレスの計算、データの処理を一つの演算処理部４
で行っているが、アドレス生成用の演算器とデータ処理
用の演算器との二つに分けて処理するようにしてもよ
く、また、アドレスバッファ７とテンポラリ８を分けな
いでアドレスバッファ７で共用してもよく、外部バスも
一本ではなく、二本（アドレスバスおよびデータバス）
の場合もある。
一方、タイマ２は制御側の対象となるものであって、
発振器９、クロック10、カウンタ11およびレジスタ12に
より構成される。タイマ２は発振器９により発振させて
クロック10によりクロックを生成し、カウンタ11でこの
クロックをカウントしてあるカウンタに達したらレジス
タ12でレジスタをセットする。すなわち、タイマ２はリ
ソースなどの専用の機能動作を行うものであり、内部に
CPU部１がアクセスできるレジスタ12等の内蔵し、この
中にポーリングするビットを有している。したがって、
制御側が対象となる外部のものが（本実施例ではタイマ
２のレジスタが）ある状態になるまでまたはある条件が
成立するまで表面的に動作を停止するものであり（実際
はレジスタのアクセス、ビットの判断等内部では動作し
ている）、ある特定の動作をするものであれば何でも使
用できる。例えば、上記のようなタイマをはじめ、A/D
コンバータ、D/Aコンバータ、シリアル通信、カウンタ
などの特定の動作のみをするもの、あるいは、ある程度
の機能を有するDMAC、マルチ・プロトコル・コントロー
ラ等の周辺チップも対象とすることができる。
発振器９、クロック10、カウンタ11およびレジスタ12に
より構成される。タイマ２は発振器９により発振させて
クロック10によりクロックを生成し、カウンタ11でこの
クロックをカウントしてあるカウンタに達したらレジス
タ12でレジスタをセットする。すなわち、タイマ２はリ
ソースなどの専用の機能動作を行うものであり、内部に
CPU部１がアクセスできるレジスタ12等の内蔵し、この
中にポーリングするビットを有している。したがって、
制御側が対象となる外部のものが（本実施例ではタイマ
２のレジスタが）ある状態になるまでまたはある条件が
成立するまで表面的に動作を停止するものであり（実際
はレジスタのアクセス、ビットの判断等内部では動作し
ている）、ある特定の動作をするものであれば何でも使
用できる。例えば、上記のようなタイマをはじめ、A/D
コンバータ、D/Aコンバータ、シリアル通信、カウンタ
などの特定の動作のみをするもの、あるいは、ある程度
の機能を有するDMAC、マルチ・プロトコル・コントロー
ラ等の周辺チップも対象とすることができる。
次に、作用を説明する。
第２図はポーリング命令を実行するプログラムを示す
フローチャートであり、従来例として示した第３図のも
のと同一処理を示すステップは同一番号を付して再度の
説明を省略する。まず、命令の開始により演算処理部４
でポーリングするビットのアドレスを演算すると（ステ
ップP1）、P11でその結果をアドレスとして外部バスに
出力すると同時にテンポラリ８にも保存しておく。次い
で、P3で出力されたアドレスによりタイマ２内部のポー
リングするデータが出力され、それを演算処理部４で判
断してP4で分岐条件が成立した場合には次の処理（ステ
ップP5）へ実行を移す。一方、分岐条件が成立しない場
合はP11に戻り、テンポラリ８により保存しておいたア
ドレスを外部バスに出力し、それによりポーリングする
データを取り出しこのデータを判断して分岐する。以
後、条件が成立しないでポーリングを続ける場合は、テ
ンポラリ８よりアドレスを出力してポーリングするデー
タを読み出す。したがって、P11では、最初だけは外部
バスにアドレスを出力するとともにそのアドレスを一時
的に保存しておき、以降はその保存しておいたアドレス
をアドレスバスに出力されることになる。
フローチャートであり、従来例として示した第３図のも
のと同一処理を示すステップは同一番号を付して再度の
説明を省略する。まず、命令の開始により演算処理部４
でポーリングするビットのアドレスを演算すると（ステ
ップP1）、P11でその結果をアドレスとして外部バスに
出力すると同時にテンポラリ８にも保存しておく。次い
で、P3で出力されたアドレスによりタイマ２内部のポー
リングするデータが出力され、それを演算処理部４で判
断してP4で分岐条件が成立した場合には次の処理（ステ
ップP5）へ実行を移す。一方、分岐条件が成立しない場
合はP11に戻り、テンポラリ８により保存しておいたア
ドレスを外部バスに出力し、それによりポーリングする
データを取り出しこのデータを判断して分岐する。以
後、条件が成立しないでポーリングを続ける場合は、テ
ンポラリ８よりアドレスを出力してポーリングするデー
タを読み出す。したがって、P11では、最初だけは外部
バスにアドレスを出力するとともにそのアドレスを一時
的に保存しておき、以降はその保存しておいたアドレス
をアドレスバスに出力されることになる。
以上説明したように、本実施例では１つの命令の中で
ポーリングが行われ、１つの命令の中で分岐することに
なり、ポーリングアドレスの一時的な保存、及び以降は
そのアドレスを出力する処理により行われる。したがっ
て、分岐先アドレスの計算・命令OPコードのフェッチ・
ポーリングアドレスの計算の処理を毎回実行しなくと
も、ポーリングすることができ、ポーリング間隔を短く
してポーリング命令の高速化が可能になる。その結果、
チップ・マイクロコントローラの高速化に寄与するとこ
ろが大きい。
ポーリングが行われ、１つの命令の中で分岐することに
なり、ポーリングアドレスの一時的な保存、及び以降は
そのアドレスを出力する処理により行われる。したがっ
て、分岐先アドレスの計算・命令OPコードのフェッチ・
ポーリングアドレスの計算の処理を毎回実行しなくと
も、ポーリングすることができ、ポーリング間隔を短く
してポーリング命令の高速化が可能になる。その結果、
チップ・マイクロコントローラの高速化に寄与するとこ
ろが大きい。
なお、本実施例では、ポーリングされるデータはビッ
ト単位を条件として分岐しているが、データ長により予
め設定されていた値と比較して分岐してもよく、あるい
はポーリングされるものを複数指定して、そのすべての
データを条件として分岐してもよい。
ト単位を条件として分岐しているが、データ長により予
め設定されていた値と比較して分岐してもよく、あるい
はポーリングされるものを複数指定して、そのすべての
データを条件として分岐してもよい。
本発明によれば、ポーリングする間隔を短くしてポー
リング命令の実行スピードを速くすることができ、ワン
チップ・マイクロコントローラの高速化を図ることがで
きる。
リング命令の実行スピードを速くすることができ、ワン
チップ・マイクロコントローラの高速化を図ることがで
きる。
第１、２図は本発明に係るマイクロプロセッサの一実施
例を示す図であり、 第１図はその全体構成図、 第２図はそのポーリング命令を実行するプログラムを示
すフローチャート、 第３図は従来のポーリング命令を実行するプログラムを
示すフローチャートである。 １……CPU部（マイクロプロセッサ）、 ２……タイマ（周辺機器）、 ３……メモリ、 ４……演算処理部（演算手段）、 ５……内部レジスタ、 ６……データバッファ、 ７……アドレスバッファ、 ８……テンポラリ（バッファ）、 ９……レジスタ。
例を示す図であり、 第１図はその全体構成図、 第２図はそのポーリング命令を実行するプログラムを示
すフローチャート、 第３図は従来のポーリング命令を実行するプログラムを
示すフローチャートである。 １……CPU部（マイクロプロセッサ）、 ２……タイマ（周辺機器）、 ３……メモリ、 ４……演算処理部（演算手段）、 ５……内部レジスタ、 ６……データバッファ、 ７……アドレスバッファ、 ８……テンポラリ（バッファ）、 ９……レジスタ。
Claims (1)
- 【請求項１】所定の割り込み処理ルーチンの実行を要求
する複数の周辺機器が接続されるとともに、 演算手段により該周辺機器の状態を調べるポーリング命
令を実行するためのアドレスを演算し、 演算されたアドレスをバスを介して該周辺機器に出力
し、該アドレスにより該周辺機器から返送されたデータ
に基づいて該演算手段により分岐するか否かを判別し、 分岐条件が成立していれば次の処理に進み、分岐条件が
不成立のときは該演算手段により分岐先のアドレスを演
算し、該ポーリング命令を実行するためのアドレスを再
び演算するマイクロプロセッサにおいて、 前記演算手段により演算されたアドレスを一時的に保存
するバッファを設け、 該バッファは該アドレスを前記バスに出力する際、出力
と同時に一時的に保存し、前記分岐条件が不成立のとき
該バッファにより保存しておいたアドレスを該バスに出
力するようにしたことを特徴とするマイクロプロセッ
サ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63194960A JPH0812609B2 (ja) | 1988-08-03 | 1988-08-03 | マイクロプロセッサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63194960A JPH0812609B2 (ja) | 1988-08-03 | 1988-08-03 | マイクロプロセッサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0242537A JPH0242537A (ja) | 1990-02-13 |
| JPH0812609B2 true JPH0812609B2 (ja) | 1996-02-07 |
Family
ID=16333194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63194960A Expired - Fee Related JPH0812609B2 (ja) | 1988-08-03 | 1988-08-03 | マイクロプロセッサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0812609B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7647015B2 (ja) * | 2019-11-29 | 2025-03-18 | 株式会社リコー | システム、及びプログラマブルシーケンサ |
-
1988
- 1988-08-03 JP JP63194960A patent/JPH0812609B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0242537A (ja) | 1990-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4181934A (en) | Microprocessor architecture with integrated interrupts and cycle steals prioritized channel | |
| US4839797A (en) | Microprocessor compatible with any software represented by different types of instruction formats | |
| EP0102242B1 (en) | Data processing apparatus | |
| US4378589A (en) | Undirectional looped bus microcomputer architecture | |
| EP0180476A2 (en) | Microprogramme sequence controller | |
| US4339793A (en) | Function integrated, shared ALU processor apparatus and method | |
| JP2845433B2 (ja) | 集積回路装置 | |
| US5117387A (en) | Microprogrammed timer processor | |
| US4486833A (en) | Microprocessor peripheral control circuit | |
| JPH0812609B2 (ja) | マイクロプロセッサ | |
| KR100188374B1 (ko) | 연산처리장치 | |
| US5596761A (en) | Central processing unit with internal register initializing means | |
| KR930006516B1 (ko) | 데이타 처리시스템 | |
| JP2826309B2 (ja) | 情報処理装置 | |
| JPS61151745A (ja) | 割込処理方式 | |
| SU435527A1 (ru) | Процессор для контроля цифровых схем | |
| JPH02263256A (ja) | マイクロコンピュータ及びコントローラ | |
| JPS6015970B2 (ja) | マイクロプロセツサにおける割込処理装置 | |
| JPH02252047A (ja) | マイクロプロセッサ | |
| JPS63196903A (ja) | プログラマブルコントロ−ラ | |
| EP0266799A2 (en) | Single chip microcomputer having multi-timer function | |
| JPH04291441A (ja) | プログラム制御回路 | |
| JPH0820941B2 (ja) | マイクロプロセッサ | |
| JPS63186356A (ja) | 直接メモリアクセスシーケンサ | |
| JPS6112575B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |