JPS63196903A - プログラマブルコントロ−ラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、一般産業設備の監視や制御において使用され
る問題向き言語ＣＰＯＬ言語）を用いたプログラマブル
コントローラに関する。

（従来の技術） プログラムコントローラの命令メモリに問題向き言語を
用いて作成したプログラム（以下、　ＰＯＬプログラム
という）を格納して実行させる場合。

プログラムコントローラに内蔵された１つの演算ユニッ
トが、格納されたＰＯＬプログラムの命令をメモリアド
レスの若い順に１ステツプづつ順次読み出し、各命令コ
ードをインタプリタで解読してその命令に対応した所定
の処理を順次実行する。

各命令では、一般にメモリ上の入カパラメータを格納し
ているアドレスと出カパラメータを格納すべきアドレス
とが指定されており、演算ユニットはメモリ上の入カパ
ラメータを読み出して、所定の演算を行ない、その演算
結果を指定されたメモリ上のアドレスに出カパラメータ
として格納する。

１つのＰＯＬプログラムは、このような処理を順次繰り
返して実行される。

（発明が解決しようとする問題点） ところで、近年はプログラムコントローラの制御内容が
複雑化する一方、処理の高速化が要求されている。

しかし、従来のＰＯＬプログラムの処理方法では、上記
のように１つの演算ユニットが順次命令の解読、実行を
くり返すので、全体の処理時間は、ＰＯＬプログラムの
ステップ数に比例して長くなる。このため、高速化を実
現しようとすると、より実行速度の速い演算ユニットを
使用するか、ＰＯＬプログラムを一定の処理毎に分割し
、複数のプログラマブルコントローラで実行するように
しなければならず、装置のコストが高くなったり、シス
テムの規模が大きくなる問題があった。

また、分割した処理を複数のプログラムコントローラで
実行するとき、１つの処理の処理結果を別の処理で使用
する場合が多く、この場合、各フログラムコントローラ
での実行順序を制御したり、処理結果を他のプログラム
コントローラへ転送したりするための装置が必要になり
、さらにシステムが大規模になる。

本発明は、上記の問題点を解決し、低コストで小形に構
成できると共に高速処理が行なえるプログラマブルコン
トローラを提供することを目的とする。

［発明の構成］ （問題を解決するための手段） このため、本発明は、複数の演算ユニットと。

命令メモリより読み出された各ステップの命令をそれら
の演算ユニットに分配する分配ユニットとを備える一方
、各ステップの命令は、その命令の入カパラメータ数と
、命令メモリからその命令が読み出された回数を計数す
るためのアクティブカウンタと、その命令の出カパラメ
ータを入カパラメータとする他の命令のメモリアドレス
を示す伝達アドレスとを備えて構成し、命令メモリより
命令を読み出したとき、上記入カパラメータが複数の場
合には、上記アクティブカウンタをカウントアツプして
書き換えた命令を元のメモリアドレスに格納しておくよ
うにし、読み出した命令の入カパラメータとアクティブ
カウンタとを比較することにより、その命令の実行可否
を判断するようにし、実行筒と判断した各命令を複数の
演算二ニットにより実行し、その処理実行後、各命令の
伝達アドレスを取り出し、その伝達アドレスに従って命
令メモリから順次各命令を読み出して、上記処理を繰り
返すようにしたものである。

（作用） 複数の演算ユニットにより複数の命令が並行に処理され
るので、処理が高速化される一方、伝達アドレスに従っ
て次の命令を読み出すと共に。

入カパラメータ数が複数の場合には、命令メモリより読
み出した命令のアクティブカウンタをカウントアツプし
て元のアドレスにもどしておくことにより、次回その命
令が読み出されたとき、入カパラメータがデータメモリ
に揃っているかどうか判別できるので、所定の手順で確
実に処理できるようになる。

（実施例） 以下１本発明の実施例を詳細に説明する。

第１図は本発明の一実施例に係るプログラムコントロー
ラのブロック構成図である。図において、アドレシング
ユニット１はアドレスデータを格納するＦＩＦＯバッフ
ァを内蔵し、命令メモリ２に対して格納したアドレスデ
ータを順次出力して。

メモリアドレスを指示するものである。命令メモリ２は
ＰＯＬプログラムが格納されたメモリであり、分配ユニ
ット３はアドレシングユニット１により指示されたアド
レスの命令を命令メモリ２より順次読み出し、各命令を
演算ユニット４８〜４ｅに分配するものである。演算ユ
ニット４８〜４ｅのそれぞれは。

インタプリタを内蔵し、各命令に従った所定の処理を実
行するものであり、データメモリ５はその処理に対する
入カパラメータと出カパラメータとが格納されるメモリ
である。オア回路６はプログラムの実行終了を示す信号
を出力するものである。

次に、本実施例の動作を説明するが、ここでは第２図の
制御ブロック図で示すような演算処理を実行する場合を
例として、以下に説明する。同図において、１１〜２５
はＰＯＬプログラムの各演算処理ブロックを示しており
、ブロック内の記号は命令コードである。ＲＯ〜Ｒ３５
はデータメモリ５のアドレスを示し、各アドレスのデー
タは各処理１１〜２５の入カパラメータあるいは出カパ
ラメータになる。

例えば、処理１１はデータメモリ５のアドレスＲＯに格
納されている入カパラメータに基づいてＡＩＣという演
算処理を行ない、その演算結果である出カパラメータを
アドレスＲＩＯに格納するものである。

また、この図から例えば処理１１．１２と処理１３．１
４とはどちらを先に実行してもよく、処理１５は処理１
１〜１４の全てを実行した後でないと入カパラメータが
揃わないので実行できないことがわかる。

第３図は第２図に示した演算処理を行なうためのプログ
ラムの初期状態を示し、このプログラムが命令メモリ２
に格納される。図において、アドレス３１は各命令の格
納場所を示す命令メモリ２内のアドレスであり、命令コ
ード３２は演算の種類を示すものであり、入カパラメー
タアドレス３３は演算に必要な入カパラメータのデータ
メモリ５内のアドレスであり、出カパラメータアドレス
は、演算結果を格納する出カパラメータのアドレスであ
る。

入カパラメータ数３５は入カパラメータの数を示し、ア
クティブカウンタ３６は命令メモリ２から命令が読み出
された回数を計数するためのもので、初期値が０に設定
されており１分配ユニット３により必要に応じて書き換
えられるものである。伝達アドレス３７は、各命令にお
いてその演算結果を入カパラメータとして使用している
他の命令の命令メモリ２内の格納アドレスを示す、ただ
し、ｒｓＴＡＲＴＪの命令の場合には１次に実行すべき
命令の格納アドレスを示す。

第４図はアドレシングユニット１．命令メモリ２および
分配ユニット３の動作を示したものである。

アドレシングユニット１はスタート信号ａにより起動さ
れると、Ｉ＆初にアドレス「０００」を命令メモリ２に
出力する。命令メモリ２はそのアドレスｒ０００Ｊに格
納されている命令を分配ユニット３に出力する。

これにより、最初の命令、いまの場合ｒｓＴＡＲＴＪ命
令が読み出される（第４図、処理４１）。

分配ユニット３はその命令を入力し、ビジー信号すをオ
ンする。次いで、その命令の中のアクティブカウンタ３
６を取り出し、その値を＋１しく処理４２）、＋１した
アクティブカウンタの値と入カパラメータ数３５とを比
較する（処理４３）。スタート命令では、アクティブカ
ウンタが「０」で、入カパラメータ数が「１」なので、
この処理において両者が一致する。この場合（処理４３
のＹ）、カウントアツプしたアクティブカウンタを「０
」にもどし、命令メモリ２の所定の元のアドレスに格納
しておく（処理４４）。

演算ユニット４８〜４ｅの動作中には、ビジー信号Ｃが
出力される１分配ユニット３は次にビジー信号Ｃの出力
されていないアイドル状態の演算ユニットを探しく処理
４５）、その一つを選択し命令メモリ２より受信した命
令を転送する（処理４６）。通常、ｒｓＴＡＲＴＪ命令
を実行する初期状態では、全てアイドル状態になってい
るので、ここでは演算ユニット４ａに命令を転送したこ
とにする。

第５図は、演算ユニット４８〜４ｅが上記命令を受信し
た場合の動作を示したものである。分配ユニット３より
命令が転送されると（処理５１）、ビジー信号Ｃをオン
しく処理５２）、ｒＥＮＤＪ命令かどうか判定しく処理
５３）、ｒＥＮＤＪ命令でないとき（処理５３のＮ）、
その命令の命令コードに従った所定の演算処理を実行す
る（処理５４）、いま、ｒｓＴＡＲＴＪ命令であるので
、演算処理は行なわない。

次に、その命令の伝達アドレスをアドレスバスｎを介し
てアドレシングユニット１に順次転送する。

第３図に示したスタート命令ではｒｏｏｌＪ、ｒ００８
Ｊ。

ｒｏｌｏＪ、ｒｏ１匂の４アドレスが転送される（処理
５５）。

この後、ビジー信号Ｃをオフしく処理５６）、１つの命
令処理を終える。

一方、アドレシングユニットｌは伝達アドレスが転送さ
れると内部のＦＩＦＯバッファに格納する一方（第４図
、処理４７）、格納された伝達アドレスがある場合（処
理４８のＹ）、ビジー信号すがオフになるごとに、その
アドレスを命令メモリ２に順次出力する。これにより、
命令メモリ２から対応する命令が読み出され、前記と同
様の処理が繰り返される（処理４１〜処理４８）。

この処理により、第６図に示すように、ｒＳＴＡＲＴＪ
命令実行後、アドレシングユニット１に転送された伝達
アドレスｒｏｏＩＪの命令ｒＡＩｃＪが読み出され、例
えば演算ユニット４ａでその命令が実行され、その実行
後伝達アドレスｒ００２Ｊがアドレシングユニット１に
転送される。次いで、アドレシングユニット１のＦＩＦ
Ｏからは同様にアドレスｒｏ０８Ｊの命令「＾ＩＣＪが
読み出され、演算ユニット４ｂで実行され、伝達アドレ
スｒＯＱ９Ｊが転送される。このように伝達アドレスに
対応する命令が各演算ユニット４８〜４ｅで分担しなが
ら並行して順次実行されるようになる。

ここで、アドレスｒ００３Ｊの命令ｒＡＮＤＪが１回目
に読み出された場合、入カパラメータ数３５が「２」な
ので、処理４３において＋１したアクティブカウンタ３
６と入カパラメータ数とが不一致になる。この場合、＋
１したアクティブカウンタ３６を命令メモリ２の元のア
ドレスｒｏ０３Ｊに格納しく処理４９）、その命令は実
行しない。アドレスｒｏ０３Ｊは、第６図に示すようニ
、アドレス「００２」ト「００９」ノ命令ｒｔ、ｖｃｎ
：より、２回伝達アドレスとして指示されている。

このため、２回目にアドレスｒ００３Ｊの命令が読み出
されたとき、前回アクティブカウンタ３６を＋１してい
るので＋２となり、処理４３において、両者が一致し、
このときその命令ｒＡＤＤＪが実行される。

ところで、上記命令ｒＡＤＤＪは、第２図の処理１５に
相当する。前記したように処理１５は処理１１〜１４を
全て実行した後でなければ実行できないものであるが、
前記命令ｒＬＶｃＪはその処理１２と１４とに対応して
いるので、その処理１２．１４がともに実行終了した後
、この命令ｒＡＤＤＪが実行されることになる。

こ九は、処理２１の命令ｒＡＤＤＪについても同様であ
り、第２図にはないが、入カパラメータ数が３以上の命
令においても、このように全ての入カパラメータが揃っ
てから実行されることになる。

アドレシングユニット１はＦＩＦＯバッファ内に出力す
べき伝達アドレスがなくなったとき（処理４８のＮ）、
動作を終える。一方、第３図に示したプログラムは最後
にｒＥＮＤＪ命令が実行されるようになる。演算ユニッ
１〜４ａ〜４ｅはｒＥＮＤＪ命令を受けたとき、エンド
信号ｄを出力する。このエンド信号ｄはオア回路６より
出力され、プログラムの終了が示される。

以上のように本実施例では、プログラムの各スチップご
との命令において、入力プログラム数３５と、その命令
の出カパラメータを入力する他の命令のアドレスである
伝達アドレス３７とを指定しておくと共に、その命令の
メモリからの読み出し回数をカウントするアクティブカ
ウンタ３６を設けている。また、複数の演算ユニット４
８〜４ｅを配設して、各命令を各演算ユニット４８〜４
ｅで分担して実行する一方、各命令実行後に伝達アドレ
スを取り出し、そのアドレスの順に命令メモリ２より命
令を読み出す、そして、読み出した命令のアクティブカ
ウンタを＋１した値と入カパラメータ数とを比較し１両
者が一致したときその命令を実行する一方、不一致のと
きは、アクティブカウンタを＋１したその命令を命令メ
モリ２にもどしておくようにしている。これにより、各
命令は必ず必要な入カパラメータが揃ってから実行され
るようになり、正しい所定の手順で処理されるようにな
る。

このように、各処理は複数の演算ユニットで分担されて
並行して実行されるので、プログラム全体の処理時間が
短縮される。この場合、従来のプログラムコントローラ
に対して１分配ユニット３を配設し、演算ユニットを複
数にしただけなので。

プログラムコントローラ自体を複数設置する場合のよう
に、コストが高く大形になるようなことはない。また、
演算ユニット４８〜４ｅは高速のものでなく、従来のも
のを使用することができる。

なお、本実施例では、演算ユニットは４８〜４ｅの５個
配設したが、任意の個数で構成できるのは当然である。

例えば、演算ユニットを１個にした場合においても、第
２図に示した処理を行なうプログラムを作成する場合、
従来はデータの流れに従って処理１２．１４の後に処理
１５を配置しなければならなかったが、第３図に示すよ
うにその配置が前後しても正しぐ処理されるようになる
。

また、アドレシングユニット、分配ユニットは、ＬＳＩ
化すれば構成が簡単になり、演算ユニツＩ−に使用され
るプロセッサも、最近では安価になってきており、この
ようなプロセッサを複数台用いることにより、コストも
低下できる。

［発明の効果］ 以上のように本発明によれば、複数の命令を複数の演算
ユニットで並行処理するようにしたので、高速処理が可
能になる一方、各命令において、入カパラメータ数とそ
の命令の出カパラメータを入力する他の命令のアドレス
である伝達アドレスとを指定しておくと共に、その命令
のメモリからの読み出し回数をカウントするアクティブ
カウンタを設けることにより、命令メモリより各命令を
読み出したとき、その命令が入カパラメータの揃ってい
る実行可能なものかどうか判別できるようにし、実行可
能なもののみ演算ユニットに分配して実行させるように
したので、所定の手順で正しく処理される。また、装置
構成としては、演算ユニットを複数にして１分配ユニッ
Ｉ−を配設しただけなので、小形にしかも低コストで構
成できる。

【図面の簡単な説明】

第１図は本発明の一実施例に係るプログラマブルコント
ローラのブロック構成図、第２図は第１図で実行される
演算処理の一例を示すブロック構成図、第３図は第２図
の処理を行なうためのプログラムの一例を示す説明図、
第４図は命令の読み出しと演算ユニットへの分配動作を
示すフローチャート、第５図は演算ユニットの動作を示
すフローチャート、第６図は第２図の演算処理の実行手
順を示す説明図である。 １・・・アドレシングユニット、２・・・命令メモリ、
３・・・分配ユニット、４ａ〜４ｅ・・・演算ユニット
。 ５・・・データメモリ、３２・・・命令コード、３３・
・・入カパラメータアドレス、３４・・・出カパラメー
タアドレス、３５・・・入カパラメータ数、３６・・・
アクティブカウンタ、３７・・・伝達アドレス。 代理人　弁理士　　紋　１）　誠　　□第１図 第３図 第４図 第５図

Claims (1)

【特許請求の範囲】
1. 問題向き言語の各命令を、各種演算処理を実行する命令
   コードと、これら演算処理における入力パラメータおよ
   び出力パラメータを格納する入力パラメータアドレスお
   よび出力パラメータアドレスと、入力パラメータ数と、
   命令のメモリからの読み出し回数を計数するためのアク
   ティブカウンタと、その命令の出力パラメータを入カパ
   ラメータとする他の命令のアドレスを示す伝達アドレス
   とにより構成すると共に、その命令を用いて作成したプ
   ログラムを格納する命令メモリと、伝達アドレスに従っ
   てその命令メモリより各命令を読み出すアドレシングユ
   ニットと、その読み出した各命令の前記入力パラメータ
   数と前記アクティブカウンタとに基づいてその命令の実
   行可否を判定する実行判定手段と、実行不可と判定され
   たとき、前記アクティブカウンタに＋１加えてその命令
   を前記命令メモリの元のアドレスに格納しておくアクテ
   ィブカウンタ書換手段と、前記命令に従って所定の演算
   処理を実行したのち、その実行した命令の前記伝達アド
   レスを前記アドレシングユニットに転送する複数の演算
   ユニットと、その演算ユニットの演算処理における入力
   パラメータおよび出力パラメータを格納するデータメモ
   リと、前記実行判定手段により実行可と判定された各命
   令を前記複数の演算ユニットに分配すると共に、前記ア
   ドレシングユニットに次の伝達アドレスに従って前記命
   令メモリより命令を読み出す処理の実行を指令する分配
   ユニットとを備え、複数の命令を並列処理することを特
   徴とするプログラマブルコントローラ。