JPH08129368A - グラフィックスサブシステムおよびその制御方法 - Google Patents
グラフィックスサブシステムおよびその制御方法Info
- Publication number
- JPH08129368A JPH08129368A JP6266630A JP26663094A JPH08129368A JP H08129368 A JPH08129368 A JP H08129368A JP 6266630 A JP6266630 A JP 6266630A JP 26663094 A JP26663094 A JP 26663094A JP H08129368 A JPH08129368 A JP H08129368A
- Authority
- JP
- Japan
- Prior art keywords
- data
- frame memory
- format
- image data
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Processing Or Creating Images (AREA)
Abstract
(57)【要約】
【目的】 小規模の回路およびフレームメモリ容量でフ
ルカラー表示を行う。 【構成】 RGB形式、YUV形式のディジタル画像デ
ータが属性データとともに格納されるフレームメモリ
と、フレームメモリからデータを読み出すバッファ/マ
ルチプレクサ40、RGB形式のデータに対してパレッ
ト番号と色データの変換を行うカラーパレット41、属
性データに基づいてカラーパレット41経由のRGB形
式のデータまたはバッファ/マルチプレクサ40のYU
V形式のデータを選択するマルチプレクサ42,AND
ゲート43,44、YUV形式およびRGB形式のディ
ジタル画像データをそれぞれアナログに変換するYUV
形式DA変換部45およびRGB形式DA変換部46、
両者の出力を合成するミキサ47を含むDAコンバータ
22と、フレームメモリおよびDAコンバータ22を制
御するグラフィックスアクセラレータとを備えたグラフ
ィックスサブシステムである。
ルカラー表示を行う。 【構成】 RGB形式、YUV形式のディジタル画像デ
ータが属性データとともに格納されるフレームメモリ
と、フレームメモリからデータを読み出すバッファ/マ
ルチプレクサ40、RGB形式のデータに対してパレッ
ト番号と色データの変換を行うカラーパレット41、属
性データに基づいてカラーパレット41経由のRGB形
式のデータまたはバッファ/マルチプレクサ40のYU
V形式のデータを選択するマルチプレクサ42,AND
ゲート43,44、YUV形式およびRGB形式のディ
ジタル画像データをそれぞれアナログに変換するYUV
形式DA変換部45およびRGB形式DA変換部46、
両者の出力を合成するミキサ47を含むDAコンバータ
22と、フレームメモリおよびDAコンバータ22を制
御するグラフィックスアクセラレータとを備えたグラフ
ィックスサブシステムである。
Description
【0001】
【産業上の利用分野】本発明は、情報処理システムにお
けるグラフィックスサブシステムに関し、特に小形コン
ピュータ、ワークステーション(以下WSと略す)およ
びパーソナルコンピュータ(以下PCと略す)など、い
わゆるビットマップディスプレイを接続可能な情報処理
システムにおいて低価格かつ小形のグラフィックスサブ
システムを実現するのに好適な技術に関するものであ
る。
けるグラフィックスサブシステムに関し、特に小形コン
ピュータ、ワークステーション(以下WSと略す)およ
びパーソナルコンピュータ(以下PCと略す)など、い
わゆるビットマップディスプレイを接続可能な情報処理
システムにおいて低価格かつ小形のグラフィックスサブ
システムを実現するのに好適な技術に関するものであ
る。
【0002】
【従来の技術】情報処理システム、特に小形コンピュー
タ、WSおよびPCなどでグラフィックスサブシステム
が各システムの中で大きな比重を占めていることは詳細
には言うまでもないことである。ここではPC用のグラ
フィックスサブシステムを例にとり従来の技術を示す。
タ、WSおよびPCなどでグラフィックスサブシステム
が各システムの中で大きな比重を占めていることは詳細
には言うまでもないことである。ここではPC用のグラ
フィックスサブシステムを例にとり従来の技術を示す。
【0003】たとえば、日経BP社、1994年6月2
1日発行、日経バイト別冊No.2「最新パソコン技術大
系」P73〜P90、等の文献にも記載されているよう
に、現在、PC用グラフィックスサブシステムはグラフ
ィカルユーザインタフェース(GUI)の普及に伴い、
以前ではCPUで処理をおこなっていた2次元描画機能
の一部をグラフィックスサブシステムで実行するグラフ
ィックスアクセラレータと呼ばれる専用LSIを採用す
ることにより処理の高速化をはかり快適なユーザインタ
フェースを提供する方向で発達してきた。
1日発行、日経バイト別冊No.2「最新パソコン技術大
系」P73〜P90、等の文献にも記載されているよう
に、現在、PC用グラフィックスサブシステムはグラフ
ィカルユーザインタフェース(GUI)の普及に伴い、
以前ではCPUで処理をおこなっていた2次元描画機能
の一部をグラフィックスサブシステムで実行するグラフ
ィックスアクセラレータと呼ばれる専用LSIを採用す
ることにより処理の高速化をはかり快適なユーザインタ
フェースを提供する方向で発達してきた。
【0004】また、いわゆるビデオ(動画)処理のニー
ズの高まりによりグラフィックスアクセラレータLSI
にビデオ処理機能を内蔵する形や、別のLSIとしてビ
デオアクセラレータと呼ばれる専用LSIおよびサブシ
ステムを付加することで処理の高速化をはかったものが
ある。
ズの高まりによりグラフィックスアクセラレータLSI
にビデオ処理機能を内蔵する形や、別のLSIとしてビ
デオアクセラレータと呼ばれる専用LSIおよびサブシ
ステムを付加することで処理の高速化をはかったものが
ある。
【0005】これらのビデオアクセラレータは外部から
与えられる圧縮されたビデオデータを伸長し、フレーム
メモリに格納可能な形式にデジタル的にデータを変換
(ビデオデータの色格納形式として一般的に用いられて
いるYUV形式から情報処理装置内のグラフィックスサ
ブシステムで一般的なRGB形式への、いわゆる色空間
変換)などしたのちフレームメモリにデータを格納する
までを実行しているものがほとんどである(たとえば、
日刊工業新聞社1991年8月10日発行、「ディジタ
ルビデオ記録技術」P1〜P15)。
与えられる圧縮されたビデオデータを伸長し、フレーム
メモリに格納可能な形式にデジタル的にデータを変換
(ビデオデータの色格納形式として一般的に用いられて
いるYUV形式から情報処理装置内のグラフィックスサ
ブシステムで一般的なRGB形式への、いわゆる色空間
変換)などしたのちフレームメモリにデータを格納する
までを実行しているものがほとんどである(たとえば、
日刊工業新聞社1991年8月10日発行、「ディジタ
ルビデオ記録技術」P1〜P15)。
【0006】
【発明が解決しようとする課題】このビデオアクセラレ
ータの色空間変換はデジタル回路で実現しようとすると
以下のような行列変換をおこなわなければならない。
ータの色空間変換はデジタル回路で実現しようとすると
以下のような行列変換をおこなわなければならない。
【0007】
【数1】
【0008】前記計算式は、それ程複雑な計算式ではな
いがデジタル回路で実現するためにはかなりのゲート数
を必要とし、回路規模が大きくなる結果、グラフィック
スアクセラレータと同一LSIで実現しようとする上で
の障害となる。
いがデジタル回路で実現するためにはかなりのゲート数
を必要とし、回路規模が大きくなる結果、グラフィック
スアクセラレータと同一LSIで実現しようとする上で
の障害となる。
【0009】特に、ビデオデータが大きな面積を占める
もの、即ち大量のビデオデータを表示する場合は処理す
べきデータが増大し、リアルタイムで処理することが難
しくなる。
もの、即ち大量のビデオデータを表示する場合は処理す
べきデータが増大し、リアルタイムで処理することが難
しくなる。
【0010】また、YUV形式では人間の目の色に対す
る分解能の低さを利用してYUVそれぞれ4ビットでい
わゆるフルカラーを表現しているのに対して、RGB形
式ではRGBそれぞれ8ビット程度でなければフルカラ
ー表現とはならない。
る分解能の低さを利用してYUVそれぞれ4ビットでい
わゆるフルカラーを表現しているのに対して、RGB形
式ではRGBそれぞれ8ビット程度でなければフルカラ
ー表現とはならない。
【0011】このため、YUV形式からRGB形式に変
換した後はデータ量が増加し、ビデオデータを格納する
ためのフレームメモリの容量が2倍必要となる。
換した後はデータ量が増加し、ビデオデータを格納する
ためのフレームメモリの容量が2倍必要となる。
【0012】本発明の目的は、回路規模の大きな、ビデ
オデータ処理用の色空間変換用デジタル回路を必要とす
ることなく、フルカラー表示を実現することにある。
オデータ処理用の色空間変換用デジタル回路を必要とす
ることなく、フルカラー表示を実現することにある。
【0013】本発明の他の目的は、大容量のフレームメ
モリなしにフルカラー表示を実現することにある。
モリなしにフルカラー表示を実現することにある。
【0014】
【課題を解決するための手段】本発明ではフレームメモ
リに格納するデータを、たとえばRGB形式とYUV形
式どちらの形式でも格納可能なものとし、またその格納
データがどちらの形式であるかを示す属性データも格納
する。
リに格納するデータを、たとえばRGB形式とYUV形
式どちらの形式でも格納可能なものとし、またその格納
データがどちらの形式であるかを示す属性データも格納
する。
【0015】また、YUV形式で格納されたデータをR
GB変換するのはデジタル回路ではなくアナログ回路を
用いることで回路規模の増大を押さえるとともに、リア
ルタイム処理性を向上している。アナログ回路で実現す
る場合は単純な加算回路で実現可能である。
GB変換するのはデジタル回路ではなくアナログ回路を
用いることで回路規模の増大を押さえるとともに、リア
ルタイム処理性を向上している。アナログ回路で実現す
る場合は単純な加算回路で実現可能である。
【0016】
【作用】本発明によれば、GUIなどで使用する通常の
描画データはRGB形式でフレームメモリに格納され、
RGB形式のデータをデジタル・アナログ変換機(DA
コンバータ)によってアナログデータに変換し表示装置
で表示を行うことができる。
描画データはRGB形式でフレームメモリに格納され、
RGB形式のデータをデジタル・アナログ変換機(DA
コンバータ)によってアナログデータに変換し表示装置
で表示を行うことができる。
【0017】また、ビデオデータのようにグラフィック
スサブシステム外からYUV形式で入力されるデータは
色空間変換をおこなわずにそのままの形式でフレームメ
モリに格納する。この際にフレームメモリに格納したデ
ータがYUV形式であることを示す属性データを同時に
フレームメモリに書き込む。
スサブシステム外からYUV形式で入力されるデータは
色空間変換をおこなわずにそのままの形式でフレームメ
モリに格納する。この際にフレームメモリに格納したデ
ータがYUV形式であることを示す属性データを同時に
フレームメモリに書き込む。
【0018】YUV形式のデータを正しく表示すること
は、フレームメモリからの表示データ読み出し時に属性
データも同時に読み出し、その属性データがYUV形式
であることを示している場合はデジタル・アナログ変換
部分で回路定数をYUV用に変更することで正しくYU
V形式のデータをRGB形式のアナログデータへの変換
が可能である。
は、フレームメモリからの表示データ読み出し時に属性
データも同時に読み出し、その属性データがYUV形式
であることを示している場合はデジタル・アナログ変換
部分で回路定数をYUV用に変更することで正しくYU
V形式のデータをRGB形式のアナログデータへの変換
が可能である。
【0019】したがって、従来、非常に大きな処理能力
を必要としたYUV形式のデータをRGB形式に変換し
てフレームメモリに格納する処理が不要でありながら、
同一のフレームメモリ内のRGB形式のデータもYUV
形式のデータも正しく表示可能である。これにより、低
価格で高品質のビデオデータの制御が実現可能となる。
を必要としたYUV形式のデータをRGB形式に変換し
てフレームメモリに格納する処理が不要でありながら、
同一のフレームメモリ内のRGB形式のデータもYUV
形式のデータも正しく表示可能である。これにより、低
価格で高品質のビデオデータの制御が実現可能となる。
【0020】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
に説明する。
【0021】図1は、本発明の一実施例であるグラフィ
ックスサブシステムおよびその制御方法を用いた情報処
理システムの全体構成を示すブロック図である。図1に
おいて、10はシステム内の各コンポーネントを接続す
るためのバスであり、複数の信号線から構成される。1
1は情報処理システム全体の制御を行う情報処理装置
(CPU)、12はメモリ、13はバス上の競合制御を
行うバスコントローラ、14はファイルサブシステムや
ネットワークサブシステムなど入出力処理を行う入出力
装置(I/O)である。
ックスサブシステムおよびその制御方法を用いた情報処
理システムの全体構成を示すブロック図である。図1に
おいて、10はシステム内の各コンポーネントを接続す
るためのバスであり、複数の信号線から構成される。1
1は情報処理システム全体の制御を行う情報処理装置
(CPU)、12はメモリ、13はバス上の競合制御を
行うバスコントローラ、14はファイルサブシステムや
ネットワークサブシステムなど入出力処理を行う入出力
装置(I/O)である。
【0022】図1の15は本実施例にかかるグラフィッ
クスサブシステムである。グラフィックスサブシステム
15は、最大解像度が1280×1024での表示を可
能とするため、フレームメモリとして2MBの容量のV
RAMを搭載しており、表示装置16に対して、3組の
信号線からなるRGBアナログ表示信号線17を通して
表示データを送出し、データを表示させる。
クスサブシステムである。グラフィックスサブシステム
15は、最大解像度が1280×1024での表示を可
能とするため、フレームメモリとして2MBの容量のV
RAMを搭載しており、表示装置16に対して、3組の
信号線からなるRGBアナログ表示信号線17を通して
表示データを送出し、データを表示させる。
【0023】図2は、本実施例のグラフィックスサブシ
ステムの構成の一例を示すブロック図である。グラフィ
ックスアクセラレータ20はバス10を介して入力され
る表示データを、フレームメモリアクセス信号線23を
介して、2MbitのVRAM(×8ビット構成)8個
で構成されたフレームメモリ21に描画し、また、同じ
くバス10を介して入力される種々の描画命令を解読及
び実行し、フレームメモリ21に描画する。DAコンバ
ータ22は64本のデータ信号線からなるフレームメモ
リ表示読み出し信号線25を介して入力されたフレーム
メモリ21内のデータをデジタル・アナログ変換し、R
GBアナログ表示信号線17を通して表示データを送出
する。
ステムの構成の一例を示すブロック図である。グラフィ
ックスアクセラレータ20はバス10を介して入力され
る表示データを、フレームメモリアクセス信号線23を
介して、2MbitのVRAM(×8ビット構成)8個
で構成されたフレームメモリ21に描画し、また、同じ
くバス10を介して入力される種々の描画命令を解読及
び実行し、フレームメモリ21に描画する。DAコンバ
ータ22は64本のデータ信号線からなるフレームメモ
リ表示読み出し信号線25を介して入力されたフレーム
メモリ21内のデータをデジタル・アナログ変換し、R
GBアナログ表示信号線17を通して表示データを送出
する。
【0024】図3は、本実施例にかかるグラフィックス
サブシステム内のグラフィックスアクセラレータの構成
の一例を示すブロック図である。グラフィックスアクセ
ラレータ20はバス10に直接接続され、バスからのア
クセスはバスインタフェース制御部30によって受け取
り、アクセスするアドレスによってDAコンバータ制御
部31、ビデオデータ拡大縮小制御部32、または描画
命令実行部33に対して所定のデータの授受を行う。D
Aコンバータ制御部31はバス10に直接接続していな
いDAコンバータ22に対してアクセス制御を行うため
のもので、バス10とDAコンバータアクセス制御線2
4の間のインタフェース変換を行う。ビデオデータ拡大
縮小制御部32はバス10から入力される特定サイズの
YUV形式のビデオデータをフレームメモリ21上の特
定サイズへ縦横それぞれの方向にm/n倍(m,n:自
然数)するものである。またm>nの時、即ち拡大を行
うときは隣り合う画素のデータとの間で色補間を行う。
この補間を行うのはYUV形式のまま行う。また、単純
な直線補間による色補間では画素あたりの色をあらわす
ビット数が不足する場合などは、ディザによる補間も併
用する。
サブシステム内のグラフィックスアクセラレータの構成
の一例を示すブロック図である。グラフィックスアクセ
ラレータ20はバス10に直接接続され、バスからのア
クセスはバスインタフェース制御部30によって受け取
り、アクセスするアドレスによってDAコンバータ制御
部31、ビデオデータ拡大縮小制御部32、または描画
命令実行部33に対して所定のデータの授受を行う。D
Aコンバータ制御部31はバス10に直接接続していな
いDAコンバータ22に対してアクセス制御を行うため
のもので、バス10とDAコンバータアクセス制御線2
4の間のインタフェース変換を行う。ビデオデータ拡大
縮小制御部32はバス10から入力される特定サイズの
YUV形式のビデオデータをフレームメモリ21上の特
定サイズへ縦横それぞれの方向にm/n倍(m,n:自
然数)するものである。またm>nの時、即ち拡大を行
うときは隣り合う画素のデータとの間で色補間を行う。
この補間を行うのはYUV形式のまま行う。また、単純
な直線補間による色補間では画素あたりの色をあらわす
ビット数が不足する場合などは、ディザによる補間も併
用する。
【0025】グラフィックスアクセラレータ20の中で
ビデオデータに対する特別な処理を行うのはこの部分だ
けである。したがって、グラフィックスアクセラレータ
20でYUV形式のビデオデータをRGB形式に変換す
ることはない。描画命令実行部33はGUIなどに用い
られる直線描画、閉図形塗り潰し、コピー、イメージデ
ータの展開などの描画命令を実行し、RGB形式でフレ
ームメモリ21にデータを描画する処理を行う。ビデオ
データ拡大縮小制御部32および描画命令実行部33で
生成された描画データおよび描画座標、さらには属性デ
ータ生成部35で作製された属性データはフレームメモ
リ制御部34内でフレームメモリアクセスインタフェー
スに変換され書き込まれる。
ビデオデータに対する特別な処理を行うのはこの部分だ
けである。したがって、グラフィックスアクセラレータ
20でYUV形式のビデオデータをRGB形式に変換す
ることはない。描画命令実行部33はGUIなどに用い
られる直線描画、閉図形塗り潰し、コピー、イメージデ
ータの展開などの描画命令を実行し、RGB形式でフレ
ームメモリ21にデータを描画する処理を行う。ビデオ
データ拡大縮小制御部32および描画命令実行部33で
生成された描画データおよび描画座標、さらには属性デ
ータ生成部35で作製された属性データはフレームメモ
リ制御部34内でフレームメモリアクセスインタフェー
スに変換され書き込まれる。
【0026】図4は、本実施例のグラフィックスサブシ
ステムを構成するDAコンバータの一例を示すブロック
図である。64本のデータ信号線からなるフレームメモ
リ表示読み出し信号線25から送られてくるデータはD
Aコンバータ22内のバッファ/マルチプレクサ40で
ラッチされた後、表示データと属性データに分類され
る。擬似カラーを使用している場合などは必要に応じて
カラーパレット41でパレット番号と色データの変換を
行う。擬似カラーでない場合や属性データがYUV形式
の表示データであることを示している場合は、表示デー
タはカラーパレット41を経由せずにマルチプレクサ4
2に入力される。マルチプレクサ42は属性データにし
たがって、表示データがRGB形式のデータでかつ擬似
カラーの場合はカラーパレットからのデータを選択し、
そうでない場合はバッファ/マルチプレクサ40からの
データを選択する。マルチプレクサ42からのデータは
属性データに従って、YUV形式の場合はANDゲート
43を介してYUV形式DA変換部45へ、RGB形式
の場合はANDゲート44を介してRGB形式DA変換
部46へ送出される。各DA変換部は入力されたデータ
に従いRGB形式のアナログデータを出力する。
ステムを構成するDAコンバータの一例を示すブロック
図である。64本のデータ信号線からなるフレームメモ
リ表示読み出し信号線25から送られてくるデータはD
Aコンバータ22内のバッファ/マルチプレクサ40で
ラッチされた後、表示データと属性データに分類され
る。擬似カラーを使用している場合などは必要に応じて
カラーパレット41でパレット番号と色データの変換を
行う。擬似カラーでない場合や属性データがYUV形式
の表示データであることを示している場合は、表示デー
タはカラーパレット41を経由せずにマルチプレクサ4
2に入力される。マルチプレクサ42は属性データにし
たがって、表示データがRGB形式のデータでかつ擬似
カラーの場合はカラーパレットからのデータを選択し、
そうでない場合はバッファ/マルチプレクサ40からの
データを選択する。マルチプレクサ42からのデータは
属性データに従って、YUV形式の場合はANDゲート
43を介してYUV形式DA変換部45へ、RGB形式
の場合はANDゲート44を介してRGB形式DA変換
部46へ送出される。各DA変換部は入力されたデータ
に従いRGB形式のアナログデータを出力する。
【0027】YUV形式DA変換部45およびRGB形
式DA変換部46から出力されるRGB形式のアナログ
データはアナログ回路であるミキサ47を介してDAコ
ンバータ22の外へ送出される。
式DA変換部46から出力されるRGB形式のアナログ
データはアナログ回路であるミキサ47を介してDAコ
ンバータ22の外へ送出される。
【0028】図5は、本実施例のグラフィックスサブシ
ステムを構成するフレームメモリ21内のデータ格納形
式の一例を示す概念図である。本実施例では、1280
×1024の表示面積を持つ8プレーンのフレームバッ
ファを2MbitのVRAM8個で構成している。最大
同時表示可能色は、RGB形式の場合256色である。
アドレスは各バイト毎に示しているが、実際に描画書き
込みおよび表示読み出しが行われるのは64bit単位
であるため、例えばアドレス0x0000から0x00
07は同時にアクセスされる。
ステムを構成するフレームメモリ21内のデータ格納形
式の一例を示す概念図である。本実施例では、1280
×1024の表示面積を持つ8プレーンのフレームバッ
ファを2MbitのVRAM8個で構成している。最大
同時表示可能色は、RGB形式の場合256色である。
アドレスは各バイト毎に示しているが、実際に描画書き
込みおよび表示読み出しが行われるのは64bit単位
であるため、例えばアドレス0x0000から0x00
07は同時にアクセスされる。
【0029】図5中の凡例で示した画素番号は表示装置
16上の各画素と1対1対応し、表示画面上の左上の0
番から右方向に向かって1ずつ昇順で番号が割り振られ
る。表示画面上の最右上の画素は1279番となり、0
番の直下の画素は1280番となる。
16上の各画素と1対1対応し、表示画面上の左上の0
番から右方向に向かって1ずつ昇順で番号が割り振られ
る。表示画面上の最右上の画素は1279番となり、0
番の直下の画素は1280番となる。
【0030】図5中の凡例で示した[画素番号,b]の
ビットはその画素がRGB形式かYUV形式であるかを
示し、ビット値が0の場合はRGB形式、1の場合はY
UV形式であることを示す。
ビットはその画素がRGB形式かYUV形式であるかを
示し、ビット値が0の場合はRGB形式、1の場合はY
UV形式であることを示す。
【0031】RGB形式で描画された表示データは丸括
弧で示された領域にのみ格納される。例えば画素0番が
RGB形式であるとすると、アドレス0x0000には
0x00から0xFFの任意の値が書き込まれ、擬似カ
ラーの場合はこの値がパレット番号となる。
弧で示された領域にのみ格納される。例えば画素0番が
RGB形式であるとすると、アドレス0x0000には
0x00から0xFFの任意の値が書き込まれ、擬似カ
ラーの場合はこの値がパレット番号となる。
【0032】また、この時アドレス0x0008の
[0,b]は0とし、RGB形式であることを示す。Y
UV形式で描画された表示データは丸括弧で示された領
域と角括弧で示された領域に格納される。例えば画素1
番がYUV形式であるとすると、アドレス0x0001
には0x00から0xFFの任意の値が、アドレス0x
0008の[1,8]から[1,a]には0x0から0
x7の任意の値がそれぞれ書き込まれ、[1,b]は1
とし、YUV形式であることを示す。このようにYUV
形式では1画素あたり11ビットが使用でき、YUVデ
ータを構成する輝度および二つの色差情報を各4ビッ
ト、4ビット、3ビットとして格納でき、高品位のフル
カラービデオイメージデータが格納可能である。フレー
ムメモリ21からの表示読み出しは64本のデータ信号
線を持つフレームメモリ表示読み出し信号線25で行う
ため、アナログ出力を行う速度の1.5/8倍の速度で
行い、DAコンバータ22内のバッファ/マルチプレク
サ40でバッファリングすることでデータの整合は可能
である。表示クロック数を135MHzとした場合はフ
レームメモリ21の表示読み出しは約25MHzとな
り、特殊な回路を用いずに実現可能である。
[0,b]は0とし、RGB形式であることを示す。Y
UV形式で描画された表示データは丸括弧で示された領
域と角括弧で示された領域に格納される。例えば画素1
番がYUV形式であるとすると、アドレス0x0001
には0x00から0xFFの任意の値が、アドレス0x
0008の[1,8]から[1,a]には0x0から0
x7の任意の値がそれぞれ書き込まれ、[1,b]は1
とし、YUV形式であることを示す。このようにYUV
形式では1画素あたり11ビットが使用でき、YUVデ
ータを構成する輝度および二つの色差情報を各4ビッ
ト、4ビット、3ビットとして格納でき、高品位のフル
カラービデオイメージデータが格納可能である。フレー
ムメモリ21からの表示読み出しは64本のデータ信号
線を持つフレームメモリ表示読み出し信号線25で行う
ため、アナログ出力を行う速度の1.5/8倍の速度で
行い、DAコンバータ22内のバッファ/マルチプレク
サ40でバッファリングすることでデータの整合は可能
である。表示クロック数を135MHzとした場合はフ
レームメモリ21の表示読み出しは約25MHzとな
り、特殊な回路を用いずに実現可能である。
【0033】また、本実施例ではRGB形式以外のデー
タをYUV形式としたが、自由に使用できる11ビット
を使ったRGB形式での使用も可能である。この場合は
通常RGB8ビットによる256色と、RGB11ビッ
トによる2048色が混在可能である。
タをYUV形式としたが、自由に使用できる11ビット
を使ったRGB形式での使用も可能である。この場合は
通常RGB8ビットによる256色と、RGB11ビッ
トによる2048色が混在可能である。
【0034】以上で説明したように、本実施例のグラフ
ィックスサブシステムおよびその制御方法によれば、R
GB形式のみならず、YUV形式のデータもディジタル
のままで、属性データとともにフレームメモリ21に書
込み、表示装置16に出力する際に、属性データに基づ
いて、RGB形式およびYUV形式の各々について設け
られたRGB形式DA変換部46およびYUV形式DA
変換部45によって個別にアナログに変換するので、従
来のようにYUV形式のディジタルデータをRGB形式
のディジタルデータに変換した後にフレームメモリ21
に書き込むためのディジタル回路が不要となり、より小
さな回路規模でRGB形式およびYUV形式の混在した
画像データのフルカラー表示が可能となる。
ィックスサブシステムおよびその制御方法によれば、R
GB形式のみならず、YUV形式のデータもディジタル
のままで、属性データとともにフレームメモリ21に書
込み、表示装置16に出力する際に、属性データに基づ
いて、RGB形式およびYUV形式の各々について設け
られたRGB形式DA変換部46およびYUV形式DA
変換部45によって個別にアナログに変換するので、従
来のようにYUV形式のディジタルデータをRGB形式
のディジタルデータに変換した後にフレームメモリ21
に書き込むためのディジタル回路が不要となり、より小
さな回路規模でRGB形式およびYUV形式の混在した
画像データのフルカラー表示が可能となる。
【0035】また、ディジタル状態ではYUV形式から
RGB形式への変換が行われないので、変換時に増大し
てデータを保持すべくフレームメモリ21の容量を増大
させる必要がなく、また、フレームメモリ21からDA
コンバータ22へのデータの読み出し速度が、DAコン
バータ22から表示装置16へのRGB形式のアナログ
データの出力速度よりも充分に大きくすることで、より
少ない容量のフレームメモリ21によってRGB形式お
よびYUV形式の混在した画像データのフルカラー表示
が可能となる。
RGB形式への変換が行われないので、変換時に増大し
てデータを保持すべくフレームメモリ21の容量を増大
させる必要がなく、また、フレームメモリ21からDA
コンバータ22へのデータの読み出し速度が、DAコン
バータ22から表示装置16へのRGB形式のアナログ
データの出力速度よりも充分に大きくすることで、より
少ない容量のフレームメモリ21によってRGB形式お
よびYUV形式の混在した画像データのフルカラー表示
が可能となる。
【0036】これにより、ビデオデータが混在する画像
データの制御を、低価格かつ高品質で行うことができ
る。
データの制御を、低価格かつ高品質で行うことができ
る。
【0037】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
【0038】たとえば、フレームメモリに格納される画
像データとしては、RGB形式およびYUV形式の組み
合わせに限らず、表現形式の異なる3種以上のディジタ
ル画像データをそのままフレームメモリに格納し、フレ
ームメモリから読み出した各形式のディジタル画像デー
タを当該ディジタル画像データ毎に専用のディジタル・
アナログ変換回路を設けてアナログ画像データに変換す
る構成も本発明に含まれる。
像データとしては、RGB形式およびYUV形式の組み
合わせに限らず、表現形式の異なる3種以上のディジタ
ル画像データをそのままフレームメモリに格納し、フレ
ームメモリから読み出した各形式のディジタル画像デー
タを当該ディジタル画像データ毎に専用のディジタル・
アナログ変換回路を設けてアナログ画像データに変換す
る構成も本発明に含まれる。
【0039】
【発明の効果】本発明のグラフィックスサブシステムに
よれぱ、回路規模の大きな、ビデオデータ処理用の色空
間変換用デジタル回路を必要とすることなく、フルカラ
ー表示を実現することができる、という効果が得られ
る。また、大容量のフレームメモリなしにフルカラー表
示を実現することができる、という効果が得られる。
よれぱ、回路規模の大きな、ビデオデータ処理用の色空
間変換用デジタル回路を必要とすることなく、フルカラ
ー表示を実現することができる、という効果が得られ
る。また、大容量のフレームメモリなしにフルカラー表
示を実現することができる、という効果が得られる。
【0040】本発明のグラフィックスサブシステムの制
御方法によれぱ、回路規模の大きな、ビデオデータ処理
用の色空間変換用デジタル回路を必要とすることなく、
フルカラー表示を実現することができる、という効果が
得られる。また、大容量のフレームメモリなしにフルカ
ラー表示を実現することができる、という効果が得られ
る。
御方法によれぱ、回路規模の大きな、ビデオデータ処理
用の色空間変換用デジタル回路を必要とすることなく、
フルカラー表示を実現することができる、という効果が
得られる。また、大容量のフレームメモリなしにフルカ
ラー表示を実現することができる、という効果が得られ
る。
【図1】本発明の一実施例であるグラフィックスサブシ
ステムおよびその制御方法を用いた情報処理システムの
全体構成を示すブロック図である。
ステムおよびその制御方法を用いた情報処理システムの
全体構成を示すブロック図である。
【図2】本発明の一実施例であるグラフィックスサブシ
ステムの構成の一例を示すブロック図である。
ステムの構成の一例を示すブロック図である。
【図3】本発明の一実施例であるグラフィックスサブシ
ステムを構成するグラフィックスアクセラレータの一例
を示すブロック図である。
ステムを構成するグラフィックスアクセラレータの一例
を示すブロック図である。
【図4】本発明の一実施例であるグラフィックスサブシ
ステムを構成するDAコンバータの一例を示すブロック
図である。
ステムを構成するDAコンバータの一例を示すブロック
図である。
【図5】本発明の一実施例であるグラフィックスサブシ
ステムを構成するフレームメモリにおけるデータ格納形
式の一例を示す概念図である。
ステムを構成するフレームメモリにおけるデータ格納形
式の一例を示す概念図である。
10…バス、11…情報処理装置(CPU:上位装
置)、12…メモリ、13…バスコントローラ、14…
入出力装置(I/O)、15…グラフィックスサブシス
テム、16…表示装置、17…RGBアナログ表示信号
線、20…グラフィックスアクセラレータ、21…フレ
ームメモリ、22…DAコンバータ、23…フレームメ
モリアクセス信号線、24…DAコンバータアクセス制
御線、25…フレームメモリ表示読み出し信号線、30
…バスインタフェース制御部、31…DAコンバータ制
御部、32…ビデオデータ拡大縮小制御部、33…描画
命令実行部、34…フレームメモリ制御部、35…属性
データ生成部、40…バッファ/マルチプレクサ、41
…カラーパレット、42…マルチプレクサ(入力切り替
え手段)、43…ANDゲート(入力切り替え手段)、
44…ANDゲート(入力切り替え手段)、45…YU
V形式DA変換部(ディジタル・アナログ変換部)、4
6…RGB形式DA変換部(ディジタル・アナログ変換
部)、47…ミキサ(合成手段)。
置)、12…メモリ、13…バスコントローラ、14…
入出力装置(I/O)、15…グラフィックスサブシス
テム、16…表示装置、17…RGBアナログ表示信号
線、20…グラフィックスアクセラレータ、21…フレ
ームメモリ、22…DAコンバータ、23…フレームメ
モリアクセス信号線、24…DAコンバータアクセス制
御線、25…フレームメモリ表示読み出し信号線、30
…バスインタフェース制御部、31…DAコンバータ制
御部、32…ビデオデータ拡大縮小制御部、33…描画
命令実行部、34…フレームメモリ制御部、35…属性
データ生成部、40…バッファ/マルチプレクサ、41
…カラーパレット、42…マルチプレクサ(入力切り替
え手段)、43…ANDゲート(入力切り替え手段)、
44…ANDゲート(入力切り替え手段)、45…YU
V形式DA変換部(ディジタル・アナログ変換部)、4
6…RGB形式DA変換部(ディジタル・アナログ変換
部)、47…ミキサ(合成手段)。
Claims (3)
- 【請求項1】 少なくとも上位装置から到来するディジ
タル画像データをアナログ画像データに変換して表示装
置に出力する動作を行うグラフィックスサブシステムで
あって、前記上位装置から到来する表現形式の異なる複
数種のディジタル画像データ、および複数種の前記ディ
ジタル画像データを識別する属性データが格納されるフ
レームメモリと、前記フレームメモリから読み出される
複数種の前記ディジタル画像データの各々を個別に前記
アナログ画像データに変換する複数のディジタル・アナ
ログ変換部と、前記フレームメモリから読み出される前
記属性データに基づいて複数の前記ディジタル・アナロ
グ変換部の各々に対する個々の前記ディジタル画像デー
タの入力を切り替える入力切り替え手段と、複数の前記
ディジタル・アナログ変換部から出力される前記アナロ
グ画像データを合成して前記表示装置に出力する合成手
段とを含むことを特徴とするグラフィックスサブシステ
ム。 - 【請求項2】 情報処理システムにおいてグラフィック
スデータを処理および表示するグラフィックスサブシス
テムの制御方法であって、前記グラフィックスデータを
格納する複数プレーンからなるフレームメモリからの前
記グラフィックスデータの読み出し速度を、前記グラフ
ィックスサブシステムから表示装置に対して送出する速
度よりも大きくすることにより、前記フレームメモリに
存在するプレーン数で同時表示可能な色数よりも大きな
数の色数を表示可能とすることを特徴とするグラフィッ
クスサブシステムの制御方法。 - 【請求項3】 前記グラフィックスサブシステム内の前
記フレームメモリに格納される前記グラフィックスデー
タは、前記表示装置に対して送出される表現形式の互い
に異なるRGB形式およびYUV形式の表示データと、
個々の前記表示データの属性をあらわす属性データとか
らなり、前記属性データに基づいて前記表示装置に送出
する個々の前記表示データの処理を動的に変更すること
を特徴とする請求項2記載のグラフィックスサブシステ
ムの制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6266630A JPH08129368A (ja) | 1994-10-31 | 1994-10-31 | グラフィックスサブシステムおよびその制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6266630A JPH08129368A (ja) | 1994-10-31 | 1994-10-31 | グラフィックスサブシステムおよびその制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08129368A true JPH08129368A (ja) | 1996-05-21 |
Family
ID=17433500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6266630A Pending JPH08129368A (ja) | 1994-10-31 | 1994-10-31 | グラフィックスサブシステムおよびその制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08129368A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005345721A (ja) * | 2004-06-02 | 2005-12-15 | Seiko Epson Corp | 表示コントローラ、電子機器及び画像データ供給方法 |
| JP2007251723A (ja) * | 2006-03-17 | 2007-09-27 | Sanyo Electric Co Ltd | 投写型映像表示装置 |
-
1994
- 1994-10-31 JP JP6266630A patent/JPH08129368A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005345721A (ja) * | 2004-06-02 | 2005-12-15 | Seiko Epson Corp | 表示コントローラ、電子機器及び画像データ供給方法 |
| JP2007251723A (ja) * | 2006-03-17 | 2007-09-27 | Sanyo Electric Co Ltd | 投写型映像表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3166977B2 (ja) | フルカラーコンピユータグラフイツクスのパイプライン構成 | |
| US5909225A (en) | Frame buffer cache for graphics applications | |
| US5604514A (en) | Personal computer with combined graphics/image display system having pixel mode frame buffer interpretation | |
| US4862154A (en) | Image display processor for graphics workstation | |
| US5254984A (en) | VGA controller for displaying images having selective components from multiple image planes | |
| JPH09245179A (ja) | コンピュータグラフィックス装置 | |
| JPH0484192A (ja) | 図形処理装置及び図形処理方法 | |
| JPH0651752A (ja) | ビジュアルデータ処理装置 | |
| JPH1069548A (ja) | コンピュータ・グラフィックス・システム | |
| JP2608275B2 (ja) | 画像処理装置 | |
| JPH07182512A (ja) | グラフィックス表示処理装置 | |
| JP3862976B2 (ja) | 表示機構 | |
| JP3704999B2 (ja) | 表示装置及び表示方法 | |
| US6421059B1 (en) | Apparatus and method for rendering characters into a memory | |
| JP2508544B2 (ja) | グラフィックディスプレイ装置 | |
| US20010015727A1 (en) | Image data display control method and an image display device thereof | |
| JP3024622B2 (ja) | 画像処理装置 | |
| US6744439B1 (en) | Reconfigurable color converter | |
| JPH0352066B2 (ja) | ||
| JP2000172242A (ja) | 画像表示制御装置 | |
| JPH1069428A (ja) | ビデオ表示装置 | |
| JP3017003B2 (ja) | 画像処理装置 | |
| JPH10124039A (ja) | 図形表示装置 | |
| JP2993745B2 (ja) | フレームメモリ | |
| JPH10274974A (ja) | 画像表示制御装置 |