JPH08130545A - Switching controller for bus type transmission equipment - Google Patents

Switching controller for bus type transmission equipment

Info

Publication number
JPH08130545A
JPH08130545A JP26669094A JP26669094A JPH08130545A JP H08130545 A JPH08130545 A JP H08130545A JP 26669094 A JP26669094 A JP 26669094A JP 26669094 A JP26669094 A JP 26669094A JP H08130545 A JPH08130545 A JP H08130545A
Authority
JP
Japan
Prior art keywords
transmission
switching
controller
interface
modem
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26669094A
Other languages
Japanese (ja)
Inventor
Masato Fujii
正人 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Original Assignee
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp, Meidensha Electric Manufacturing Co Ltd filed Critical Meidensha Corp
Priority to JP26669094A priority Critical patent/JPH08130545A/en
Publication of JPH08130545A publication Critical patent/JPH08130545A/en
Pending legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)

Abstract

PURPOSE: To provide a switching controller having simple constitution, low cost and high reliability by constituting an interface for a node connected to plural transmission lines of a common controller and controlling data transmission by the switching information of transmission lines. CONSTITUTION: In a transmission equipment duplex transmission lines for instance, an interface for a node 1 connects a controller 7 to a CPU 2 through an internal bus 6, connects a system switching part 10 to the controller 7 and connects transmission lines 4a, 4b to the switching part 10 respectively through modems 8a, 8b and drivers/receivers 9a, 9b. The CPU 2 inputs a system state signal and a system switching command signal from respective modems 8a, 8b, executes arithmetic processing based upon these signals and outputs a system switching request signal and a system switching command signal to control data transmission. Since it is unnecessary for an OS driver of a unit CPU to be conscious of the duplication of transmission lines, the constitution can be simplified and control can be executed only by one transmission controller.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はバス型LANにおける伝
送切換に用いて有効なバス型伝送装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a bus type transmission device which is effective for transmission switching in a bus type LAN.

【0002】[0002]

【従来の技術】エザーネット(Ethernet)やマ
ップ(MAP)などのバス型LANでは伝送路は1本で
ある。つまり、伝送路が断線したり、トランシーバが故
障したような場合、ノードは伝送不可能状態におちい
る。これを避けるためには、伝送システムを二重化(デ
ュアル化)することである。
2. Description of the Related Art In a bus type LAN such as Ethernet or map (MAP), there is only one transmission line. In other words, if the transmission line is broken or the transceiver fails, the node is in a transmission-disabled state. To avoid this, the transmission system should be duplicated.

【0003】伝送路を二重化したバス型伝送装置では、
コストが2倍になるとともに、伝送用制御プログラム
(オペレーティングシステムのドライバ)も複雑にな
る。このような理由で、バス型LANで伝送路を二重化
したシステムは少ない。少ない例として、伝送路形式が
ループ型のものや、バス型の二重化伝送路を持つものが
ある。伝送路形式がループ型のものではループバックの
手法による伝送路二重化が行われている。
In a bus type transmission device having dual transmission lines,
The cost is doubled, and the transmission control program (operating system driver) becomes complicated. For this reason, there are few systems in which the transmission line is duplicated in the bus type LAN. As a few examples, there are a loop type transmission line type and a bus type duplicated transmission line. In the case where the transmission line type is the loop type, the transmission line is duplicated by the loopback method.

【0004】また、従来の、伝送路を二重化した伝送装
置では、伝送インタフェースは図5のようになってい
る。すなわち、図5において6は内部バス、7a,7b
はコントローラ、8a,8bはモデム、9a,9bはド
ライバ/レシーバであって、ノード1は内部バス6を介
して二重化が形成されている。
Further, in a conventional transmission device having a dual transmission line, the transmission interface is as shown in FIG. That is, in FIG. 5, 6 is an internal bus and 7a and 7b.
Is a controller, 8a and 8b are modems, 9a and 9b are drivers / receivers, and the node 1 is duplicated via the internal bus 6.

【0005】[0005]

【発明が解決しようとする課題】前述のように、図4の
システム構成では、コストが高くなるとともに、インタ
フェースが2枚になるので、それを制御するためのCP
U内のオペレーティングシステムドライバが非常に複雑
になる。
As described above, in the system configuration of FIG. 4, the cost is high and the number of interfaces is two. Therefore, the CP for controlling it is required.
The operating system drivers in U become very complex.

【0006】また、伝送路を二重化した伝送装置におい
ては、1枚のインタフェースで伝送路を2本サポートす
るようにした場合、インタフェース内の伝送部の構成
は、図5のようになり、コントローラは高価であるため
コストが高くなるとともに、伝送速度が速くなると2つ
のコントローラの制御を1つのCPU(マイコンなど)
で行うのに、処理が追いつかなくなって、信頼性に欠け
ていた。
Further, in a transmission device having dual transmission lines, when one interface supports two transmission lines, the configuration of the transmission unit in the interface is as shown in FIG. 5, and the controller is The cost is high because it is expensive, and the control of two controllers is controlled by one CPU (microcomputer etc.) when the transmission speed is high.
However, it was not reliable because the process could not catch up.

【0007】本発明は上述の問題点に鑑みてなされたも
ので、その目的は構成が簡単で、低コストにして高信頼
性のバス型伝送装置の切換制御装置を提供することであ
る。
The present invention has been made in view of the above problems, and an object of the present invention is to provide a switching control device for a bus type transmission device which has a simple structure, low cost and high reliability.

【0008】[0008]

【課題を解決するための手段と作用】上記目的を達成す
るために、本発明のバス型伝送装置の切換制御装置は、
1系伝送路と2系伝送路に接続された少なくとも1つの
共通のノードがインタフェースと演算処理部を含み、該
インタフェースを介して前記演算処理部に導かれる情報
をもとに、前記1系伝送路と2系伝送路の切換制御を行
うバス型伝送装置において、前記インタフェース部を、
前記1系伝送路の情報を前記演算処理部に導くとともに
該演算処理部からの指令信号を入力として処理する1系
モデムと、前記2系伝送路の情報を前記演算処理部に導
くとともに前記演算処理部からの指令信号を入力として
処理する2系モデムと、前記1系モデムと2系モデムの
処理信号と前記演算処理部からの系切換指令信号を入力
として前記1系伝送路と2系伝送路の切り換えを行う系
切換回路、および該系切換回路の切換情報をもとにデー
タ伝送の制御を行う伝送コントローラによって構成した
ことを特徴とする。
In order to achieve the above object, a switching control device for a bus type transmission device according to the present invention comprises:
At least one common node connected to the 1-system transmission path and the 2-system transmission path includes an interface and an arithmetic processing unit, and the 1-system transmission is performed based on information guided to the arithmetic processing unit via the interface. In a bus type transmission device that controls switching between a transmission path and a 2 system transmission path,
A 1-system modem that guides information of the 1-system transmission line to the arithmetic processing unit and processes the command signal from the arithmetic processing unit as an input; and guides information of the 2-system transmission line to the arithmetic processing unit and performs the calculation. A system 2 modem for processing the command signal from the processing unit as an input, and a system switching command signal from the system 1 modem and the system 2 modem and a system switching command signal from the arithmetic processing unit as input to the system 1 transmission line and the system 2 transmission. It is characterized in that it is constituted by a system switching circuit for switching a path and a transmission controller for controlling data transmission based on switching information of the system switching circuit.

【0009】すなわち、伝送インタフェースの伝送部の
構成を改良し、コントローラを1つにして、その下に系
切換部を追加する。CPU,メモリ内のソフトウェア
(ファームウェア)は1系/2系の状態を監視して使用
可能な系を選択する。
That is, the structure of the transmission section of the transmission interface is improved so that one controller is provided and a system switching section is added under the controller. Software (firmware) in the CPU and memory monitors the status of the 1st / 2nd systems and selects a usable system.

【0010】[0010]

【実施例】以下に本発明の実施例を図1〜図3を参照し
ながら説明する。
Embodiments of the present invention will be described below with reference to FIGS.

【0011】図3は、本発明の実施例による、伝送路を
二重化した伝送装置を示すもので、1はノードであっ
て、中央処理部(CPU)2,インタフェース3を有す
る。
FIG. 3 shows a transmission device in which transmission lines are duplicated according to an embodiment of the present invention. Reference numeral 1 denotes a node, which has a central processing unit (CPU) 2 and an interface 3.

【0012】図3に示す伝送装置の伝送インタフェース
3は、図2に示すように、CPU2に内部バス6を介し
て1個のコントローラ7が接続され、コントローラ7に
は系切換部10を接続し、この系切換部10には、モデ
ム8aとドライバ/レシーバ9aを介して1系の伝送路
4aが接続されているとともに、モデム8bとドライバ
/レシーバ9bを介して2系の伝送路4bが接続されて
いる。
In the transmission interface 3 of the transmission device shown in FIG. 3, as shown in FIG. 2, one controller 7 is connected to the CPU 2 via the internal bus 6, and the system switching unit 10 is connected to the controller 7. The system switching unit 10 is connected to the 1-system transmission line 4a via the modem 8a and the driver / receiver 9a, and is connected to the 2-system transmission line 4b via the modem 8b and the driver / receiver 9b. Has been done.

【0013】伝送インタフェース3は、図1に示すよう
に、入力レジスタ11,出力レジスタ12,系切換回路
10,1系モデム13a,2系モデム13b,ドライバ
14a,14bおよびレシーバ15a,15bによって
構成されている。さらに詳しくは、CPU2には内部バ
ス6を介して伝送コントローラ7,入力レジスタ11お
よび出力レジスタ12が接続され、伝送コントローラ7
と出力レジスタ12には系切換回路10が接続されてい
る。系切換回路10には1系モデム13aと13bが接
続され、コントローラ7には1系モデム13aと13b
が接続されている。1系モデム13aと2系モデム13
bはそれぞれ入力レジスタ11と出力レジスタ12に接
続され、1系モデム13aはドライバ14a又はレシー
バ15aを介して1系伝送路4aに接続されているとと
もに、2系モデム13bはドライバ14b又はレシーバ
15bを介して2系伝送路4bに接続されている。
As shown in FIG. 1, the transmission interface 3 comprises an input register 11, an output register 12, a system switching circuit 10, a 1-system modem 13a, a 2-system modem 13b, drivers 14a and 14b, and receivers 15a and 15b. ing. More specifically, the transmission controller 7, the input register 11 and the output register 12 are connected to the CPU 2 via the internal bus 6, and the transmission controller 7
The system switching circuit 10 is connected to the output register 12. The system switching circuit 10 is connected to the 1-system modems 13a and 13b, and the controller 7 is connected to the 1-system modems 13a and 13b.
Is connected. 1 series modem 13a and 2 series modem 13
b is connected to the input register 11 and the output register 12, respectively, the 1-system modem 13a is connected to the 1-system transmission line 4a via the driver 14a or the receiver 15a, and the 2-system modem 13b is connected to the driver 14b or the receiver 15b. It is connected to the second system transmission line 4b via the.

【0014】上記構成のバス型伝送装置において、図1
に示すように、CPU2は系状態信号RDY1,RDY
2および系切換指示信号CIND1,CIND2を入力
とし、これらの信号をもとに演算処理して系切換要求信
号CREQ1,CREQ2および系切換指令信号SEL
を出力する。すなわち、1系モデム13aは、1系送信
データが1系受信データと同じであることを示す1系伝
送路正常信号RDY1と、他ノードが2系異常を通知し
たことを受信して「1」になる信号である1系切換指示
信号RDY2を入力レジスタ11を介してCPU2に入
力する。2系モデム13bは、2系送信データが2系受
信データと同じであることを示す2系伝送路正常信号R
DY2と、他ノードが1系異常を通知したことを受信し
て「1」になる2系切換指示信号CIND2を入力レジ
スタ11を介してCPU2に入力する。CPU2は、こ
れらの信号をもとに演算処理して、1系モデム13a
に、出力レジスタ12を介して、自ノードが2系異常を
検出した時1系伝送路に出す1系切換要求信号CREQ
1と、自ノードが1系異常を検出した時2系伝送路に出
す信号である2系切換要求信号CREQ2を、出力レジ
スタ12を介して2系モデム13bに出力する。また、
SELは系切換信号で自ノードの受信系を指定する信号
で、SEL=0は1系、SEL=1は2系である。ここ
で、CREQ1,CREQ2は伝送路を介して他ノード
にCIND1,CIND2として通知され、この信号は
伝送フレームに付加して送信することになる。
In the bus type transmission device having the above-mentioned configuration, FIG.
As shown in FIG. 2, the CPU 2 has system status signals RDY1, RDY.
2 and system switching instructing signals CIND1 and CIND2 as input, and performing arithmetic processing based on these signals, system switching request signals CREQ1 and CREQ2 and system switching command signal SEL
Is output. That is, the 1-system modem 13a receives the 1-system transmission path normal signal RDY1 indicating that the 1-system transmission data is the same as the 1-system reception data, and the fact that the other node has notified the 2-system abnormality, and the result is "1". Then, the 1-system switching instruction signal RDY2, which is a signal that becomes, is input to the CPU 2 via the input register 11. The system 2 modem 13b indicates that the system 2 transmission line normal signal R indicates that the system 2 transmission data is the same as the system 2 reception data.
The DY2 and the 2-system switching instruction signal CIND2 which becomes "1" upon receiving the notification of the 1-system abnormality by the other node are input to the CPU2 via the input register 11. The CPU 2 performs arithmetic processing on the basis of these signals to perform the system 1 modem 13a.
In addition, via the output register 12, the 1-system switching request signal CREQ output to the 1-system transmission line when the own node detects the 2-system abnormality
1 and a 2 system switching request signal CREQ2, which is a signal to be sent to the 2 system transmission line when its own node detects the 1 system abnormality, is output to the 2 system modem 13b via the output register 12. Also,
SEL is a system switching signal that designates the receiving system of its own node. SEL = 0 is the 1 system, and SEL = 1 is the 2 system. Here, CREQ1 and CREQ2 are notified to other nodes as CIND1 and CIND2 through the transmission path, and this signal is added to the transmission frame and transmitted.

【0015】通常状態ではRDY1=1(1系正常),
RDY2=1(2系正常),CIND1=0(1系切換
指示なし),CIND2=0(2系切換指示なし)にな
っている。この状態から、入力信号の変化によって、系
の切換処理を実行する。入力信号に対する出力信号の対
応は表1のようになる。
In the normal state, RDY1 = 1 (one system is normal),
RDY2 = 1 (2 system normal), CIND1 = 0 (1 system switching instruction not given), CIND2 = 0 (2 system switching instruction not given). From this state, the system switching process is executed according to the change of the input signal. The correspondence of the output signal to the input signal is as shown in Table 1.

【0016】[0016]

【表1】 [Table 1]

【0017】表1において「*」印と「−」は信号なし
を示すもので、例えば両系異常の場合はRDY1=0,
RDY2=0であり、自局1系エラーの場合はRDY1
=0,RDY2=1,CIND1=0,CIND2=
0,CREQ1=0,CREQ2=1,SEL=1であ
る。また、例えば両系正常である場合はRDY1=1,
RDY2=1,CIND1=0,CIND2=0,CR
EQ1=0,CREQ2=0,SEL=0である。
In Table 1, "*" mark and "-" indicate that there is no signal. For example, when both systems are abnormal, RDY1 = 0,
If RDY2 = 0, and if there is an error in the local station 1 system, RDY1
= 0, RDY2 = 1, CIND1 = 0, CIND2 =
0, CREQ1 = 0, CREQ2 = 1, and SEL = 1. Further, for example, when both systems are normal, RDY1 = 1,
RDY2 = 1, CIND1 = 0, CIND2 = 0, CR
EQ1 = 0, CREQ2 = 0, and SEL = 0.

【0018】以上に説明したように、本発明の実施例を
要約すると次のようになる。
As described above, the embodiments of the present invention can be summarized as follows.

【0019】(1).伝送インタフェース1枚で、伝送
路二重化を実現できること。
(1). A single transmission interface can be used for dual transmission lines.

【0020】(2).伝送インタフェース内に1つの伝
送コントローラを置いて、伝送路二重化を実現している
こと。
(2). A single transmission controller is placed in the transmission interface to realize redundant transmission lines.

【0021】(3).RDY1,RDY2,CIND
1,CIND2の入力信号と、CREQ1,CREQ
2,SELの出力信号によって系切換を行っているこ
と。
(3). RDY1, RDY2, CIND
1, CIND2 input signal, CREQ1, CREQ
2. The system is switched by the SEL output signal.

【0022】(4).CREQ1,CREQ2は伝送路
を介して、他ノードにCIND1,CIND2として通
知されること。
(4). CREQ1 and CREQ2 shall be notified to other nodes as CIND1 and CIND2 via the transmission line.

【0023】(5).系切換処理はCPU(マイコン)
のファームウェアで行っていること。なお、この場合ハ
ードウェアによっても実施することも可能である。
(5). CPU (microcomputer) for system switching
What the firmware does. In this case, it is also possible to implement by hardware.

【0024】[0024]

【発明の効果】本発明は以上の如くであって、伝送路二
重化を低コストで実現でき、ユニットCPUのOSドラ
イバは伝送路が二重化されていることを意識しなくても
良いので、シンプルになるとともに、伝送用コントロー
ラが1つになるので、コスト的に有利になる。また、伝
送用コントローラが1つであるので、伝送速度が速くな
っても、伝送用コントローラを制御するためのCPU
(マイコン)をそれほど高速なものにしなくても、対応
可能になるとともに、伝送路の状態により、系の切換が
簡単に行える。
The present invention is as described above, and the transmission line duplication can be realized at a low cost, and the OS driver of the unit CPU does not need to be aware of the duplication of the transmission line, so that it can be simplified. In addition, since there is only one transmission controller, it is cost effective. Further, since there is only one transmission controller, a CPU for controlling the transmission controller even if the transmission speed increases.
It can be supported without making the (microcomputer) so fast, and the system can be easily switched depending on the state of the transmission path.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例によるバス型伝送装置の切換制
御装置のインタフェース内の構成を示すブロック図。
FIG. 1 is a block diagram showing a configuration inside an interface of a switching control device of a bus type transmission device according to an embodiment of the present invention.

【図2】本発明の実施例によるバス型伝送装置の切換制
御装置のブロック図。
FIG. 2 is a block diagram of a switching control device of a bus type transmission device according to an embodiment of the present invention.

【図3】本発明の実施例に用いるバス型伝送装置の概略
構成図。
FIG. 3 is a schematic configuration diagram of a bus type transmission device used in an embodiment of the present invention.

【図4】従来のバス型伝送装置の概略構成図。FIG. 4 is a schematic configuration diagram of a conventional bus type transmission device.

【図5】従来のバス型伝送装置の切換制御装置のブロッ
ク図。
FIG. 5 is a block diagram of a conventional switching control device for a bus type transmission device.

【符号の説明】[Explanation of symbols]

1…ノード 2…演算処理部 2a…メモリ 3…インタフェース(I/F) 4a,4b…伝送路 5a,5b…トランシーバ 10…伝送コントローラ 11…入力レジスタ 12…出力レジスタ 13a…1系モデム 13b…2系モデム 14a,14b…ドライバ 15a,15b…レシーバ DESCRIPTION OF SYMBOLS 1 ... Node 2 ... Arithmetic processing part 2a ... Memory 3 ... Interface (I / F) 4a, 4b ... Transmission path 5a, 5b ... Transceiver 10 ... Transmission controller 11 ... Input register 12 ... Output register 13a ... 1 system modem 13b ... 2 System modems 14a, 14b ... Drivers 15a, 15b ... Receivers

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 1系伝送路と2系伝送路に接続された少
なくとも1つの共通のノードがインタフェースと演算処
理部を含み、該インタフェースを介して前記演算処理部
に導かれる情報をもとに、前記1系伝送路と2系伝送路
の切換制御を行うバス型伝送装置において、 前記インタフェース部を、前記1系伝送路の情報を前記
演算処理部に導くとともに該演算処理部からの指令信号
を入力として処理する1系モデムと、前記2系伝送路の
情報を前記演算処理部に導くとともに前記演算処理部か
らの指令信号を入力として処理する2系モデムと、前記
1系モデムと2系モデムの処理信号と前記演算処理部か
らの系切換指令信号を入力として前記1系伝送路と2系
伝送路の切り換えを行う系切換回路、および該系切換回
路の切換情報をもとにデータ伝送の制御を行う伝送コン
トローラによって構成したことを特徴とする、 バス型伝送装置の切換制御装置。
1. At least one common node connected to the 1-system transmission line and the 2-system transmission line includes an interface and an arithmetic processing unit, and based on information guided to the arithmetic processing unit via the interface. A bus type transmission device for controlling switching between the 1-system transmission path and the 2-system transmission path, wherein the interface section guides information of the 1-system transmission path to the arithmetic processing section and a command signal from the arithmetic processing section. 1 system modem for processing as input, and 2 system modem for guiding information of the 2 system transmission path to the operation processing unit and processing command signal from the operation processing unit as input, 1 system modem and 2 system A system switching circuit for switching between the 1-system transmission path and the 2-system transmission path by inputting a processing signal of a modem and a system switching command signal from the arithmetic processing section, and data based on switching information of the system switching circuit. Characterized by being constituted by a transmission controller for controlling the transmission, switching controller of the bus-type transmission apparatus.
JP26669094A 1994-10-31 1994-10-31 Switching controller for bus type transmission equipment Pending JPH08130545A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26669094A JPH08130545A (en) 1994-10-31 1994-10-31 Switching controller for bus type transmission equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26669094A JPH08130545A (en) 1994-10-31 1994-10-31 Switching controller for bus type transmission equipment

Publications (1)

Publication Number Publication Date
JPH08130545A true JPH08130545A (en) 1996-05-21

Family

ID=17434342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26669094A Pending JPH08130545A (en) 1994-10-31 1994-10-31 Switching controller for bus type transmission equipment

Country Status (1)

Country Link
JP (1) JPH08130545A (en)

Similar Documents

Publication Publication Date Title
US6754762B1 (en) Redundant bus switching
JPH0449181A (en) Group management control device of elevator
JP2752914B2 (en) Redundant monitoring and control system
JPH01284035A (en) Data transmission equipment
JP2636610B2 (en) Backup method
JP2645433B2 (en) Computer system
JPH04142648A (en) Data transfer processing system
JPS628832B2 (en)
JP2564397B2 (en) Redundant system data output device
JPS6023382B2 (en) Shared I/O bus controller
JPS6113627B2 (en)
JP2630100B2 (en) Fault handling method for interprocessor communication bus
JPS59121519A (en) Clock stop control system of input and output controller
JP3157363B2 (en) Redundant controller
JP2863127B2 (en) Communication device
JP2592676B2 (en) System switching method
JPH01111248A (en) Constitution changing system for data processing system
JPH06175869A (en) Duplex computer system
JPH0218745B2 (en)
JPS59189466A (en) Terminal change-over system
JPH0916498A (en) Automatic line switching device
JPH056345A (en) System control system
JPH1185202A (en) Maintenance method for duplex system
JPH05153137A (en) Loop controller system
JPH02281846A (en) Data link switching system