JPH08130545A - バス型伝送装置の切換制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 構成が簡単で、低コストにして高信頼性のバ
ス型伝送装置の切換制御装置を提供する。 【構成】 １系伝送路４ａと２系伝送路４ｂの共通のノ
ード１が演算処理部２とインタフェース３を含み、イン
タフェース３を介して演算処理部２に導かれる情報をも
とに、１系伝送路と２系伝送路の切換制御を行うもので
あって、コントローラ７を１つにしてその下に系切換部
１０を追加する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はバス型ＬＡＮにおける伝
送切換に用いて有効なバス型伝送装置に関する。

【０００２】

【従来の技術】エザーネット（Ｅｔｈｅｒｎｅｔ）やマ
ップ（ＭＡＰ）などのバス型ＬＡＮでは伝送路は１本で
ある。つまり、伝送路が断線したり、トランシーバが故
障したような場合、ノードは伝送不可能状態におちい
る。これを避けるためには、伝送システムを二重化（デ
ュアル化）することである。

【０００３】伝送路を二重化したバス型伝送装置では、
コストが２倍になるとともに、伝送用制御プログラム
（オペレーティングシステムのドライバ）も複雑にな
る。このような理由で、バス型ＬＡＮで伝送路を二重化
したシステムは少ない。少ない例として、伝送路形式が
ループ型のものや、バス型の二重化伝送路を持つものが
ある。伝送路形式がループ型のものではループバックの
手法による伝送路二重化が行われている。

【０００４】また、従来の、伝送路を二重化した伝送装
置では、伝送インタフェースは図５のようになってい
る。すなわち、図５において６は内部バス、７ａ，７ｂ
はコントローラ、８ａ，８ｂはモデム、９ａ，９ｂはド
ライバ／レシーバであって、ノード１は内部バス６を介
して二重化が形成されている。

【０００５】

【発明が解決しようとする課題】前述のように、図４の
システム構成では、コストが高くなるとともに、インタ
フェースが２枚になるので、それを制御するためのＣＰ
Ｕ内のオペレーティングシステムドライバが非常に複雑
になる。

【０００６】また、伝送路を二重化した伝送装置におい
ては、１枚のインタフェースで伝送路を２本サポートす
るようにした場合、インタフェース内の伝送部の構成
は、図５のようになり、コントローラは高価であるため
コストが高くなるとともに、伝送速度が速くなると２つ
のコントローラの制御を１つのＣＰＵ（マイコンなど）
で行うのに、処理が追いつかなくなって、信頼性に欠け
ていた。

【０００７】本発明は上述の問題点に鑑みてなされたも
ので、その目的は構成が簡単で、低コストにして高信頼
性のバス型伝送装置の切換制御装置を提供することであ
る。

【０００８】

【課題を解決するための手段と作用】上記目的を達成す
るために、本発明のバス型伝送装置の切換制御装置は、
１系伝送路と２系伝送路に接続された少なくとも１つの
共通のノードがインタフェースと演算処理部を含み、該
インタフェースを介して前記演算処理部に導かれる情報
をもとに、前記１系伝送路と２系伝送路の切換制御を行
うバス型伝送装置において、前記インタフェース部を、
前記１系伝送路の情報を前記演算処理部に導くとともに
該演算処理部からの指令信号を入力として処理する１系
モデムと、前記２系伝送路の情報を前記演算処理部に導
くとともに前記演算処理部からの指令信号を入力として
処理する２系モデムと、前記１系モデムと２系モデムの
処理信号と前記演算処理部からの系切換指令信号を入力
として前記１系伝送路と２系伝送路の切り換えを行う系
切換回路、および該系切換回路の切換情報をもとにデー
タ伝送の制御を行う伝送コントローラによって構成した
ことを特徴とする。

【０００９】すなわち、伝送インタフェースの伝送部の
構成を改良し、コントローラを１つにして、その下に系
切換部を追加する。ＣＰＵ，メモリ内のソフトウェア
（ファームウェア）は１系／２系の状態を監視して使用
可能な系を選択する。

【００１０】

【実施例】以下に本発明の実施例を図１〜図３を参照し
ながら説明する。

【００１１】図３は、本発明の実施例による、伝送路を
二重化した伝送装置を示すもので、１はノードであっ
て、中央処理部（ＣＰＵ）２，インタフェース３を有す
る。

【００１２】図３に示す伝送装置の伝送インタフェース
３は、図２に示すように、ＣＰＵ２に内部バス６を介し
て１個のコントローラ７が接続され、コントローラ７に
は系切換部１０を接続し、この系切換部１０には、モデ
ム８ａとドライバ／レシーバ９ａを介して１系の伝送路
４ａが接続されているとともに、モデム８ｂとドライバ
／レシーバ９ｂを介して２系の伝送路４ｂが接続されて
いる。

【００１３】伝送インタフェース３は、図１に示すよう
に、入力レジスタ１１，出力レジスタ１２，系切換回路
１０，１系モデム１３ａ，２系モデム１３ｂ，ドライバ
１４ａ，１４ｂおよびレシーバ１５ａ，１５ｂによって
構成されている。さらに詳しくは、ＣＰＵ２には内部バ
ス６を介して伝送コントローラ７，入力レジスタ１１お
よび出力レジスタ１２が接続され、伝送コントローラ７
と出力レジスタ１２には系切換回路１０が接続されてい
る。系切換回路１０には１系モデム１３ａと１３ｂが接
続され、コントローラ７には１系モデム１３ａと１３ｂ
が接続されている。１系モデム１３ａと２系モデム１３
ｂはそれぞれ入力レジスタ１１と出力レジスタ１２に接
続され、１系モデム１３ａはドライバ１４ａ又はレシー
バ１５ａを介して１系伝送路４ａに接続されているとと
もに、２系モデム１３ｂはドライバ１４ｂ又はレシーバ
１５ｂを介して２系伝送路４ｂに接続されている。

【００１４】上記構成のバス型伝送装置において、図１
に示すように、ＣＰＵ２は系状態信号ＲＤＹ１，ＲＤＹ
２および系切換指示信号ＣＩＮＤ１，ＣＩＮＤ２を入力
とし、これらの信号をもとに演算処理して系切換要求信
号ＣＲＥＱ１，ＣＲＥＱ２および系切換指令信号ＳＥＬ
を出力する。すなわち、１系モデム１３ａは、１系送信
データが１系受信データと同じであることを示す１系伝
送路正常信号ＲＤＹ１と、他ノードが２系異常を通知し
たことを受信して「１」になる信号である１系切換指示
信号ＲＤＹ２を入力レジスタ１１を介してＣＰＵ２に入
力する。２系モデム１３ｂは、２系送信データが２系受
信データと同じであることを示す２系伝送路正常信号Ｒ
ＤＹ２と、他ノードが１系異常を通知したことを受信し
て「１」になる２系切換指示信号ＣＩＮＤ２を入力レジ
スタ１１を介してＣＰＵ２に入力する。ＣＰＵ２は、こ
れらの信号をもとに演算処理して、１系モデム１３ａ
に、出力レジスタ１２を介して、自ノードが２系異常を
検出した時１系伝送路に出す１系切換要求信号ＣＲＥＱ
１と、自ノードが１系異常を検出した時２系伝送路に出
す信号である２系切換要求信号ＣＲＥＱ２を、出力レジ
スタ１２を介して２系モデム１３ｂに出力する。また、
ＳＥＬは系切換信号で自ノードの受信系を指定する信号
で、ＳＥＬ＝０は１系、ＳＥＬ＝１は２系である。ここ
で、ＣＲＥＱ１，ＣＲＥＱ２は伝送路を介して他ノード
にＣＩＮＤ１，ＣＩＮＤ２として通知され、この信号は
伝送フレームに付加して送信することになる。

【００１５】通常状態ではＲＤＹ１＝１（１系正常），
ＲＤＹ２＝１（２系正常），ＣＩＮＤ１＝０（１系切換
指示なし），ＣＩＮＤ２＝０（２系切換指示なし）にな
っている。この状態から、入力信号の変化によって、系
の切換処理を実行する。入力信号に対する出力信号の対
応は表１のようになる。

【００１６】

【表１】

【００１７】表１において「＊」印と「−」は信号なし
を示すもので、例えば両系異常の場合はＲＤＹ１＝０，
ＲＤＹ２＝０であり、自局１系エラーの場合はＲＤＹ１
＝０，ＲＤＹ２＝１，ＣＩＮＤ１＝０，ＣＩＮＤ２＝
０，ＣＲＥＱ１＝０，ＣＲＥＱ２＝１，ＳＥＬ＝１であ
る。また、例えば両系正常である場合はＲＤＹ１＝１，
ＲＤＹ２＝１，ＣＩＮＤ１＝０，ＣＩＮＤ２＝０，ＣＲ
ＥＱ１＝０，ＣＲＥＱ２＝０，ＳＥＬ＝０である。

【００１８】以上に説明したように、本発明の実施例を
要約すると次のようになる。

【００１９】（１）．伝送インタフェース１枚で、伝送
路二重化を実現できること。

【００２０】（２）．伝送インタフェース内に１つの伝
送コントローラを置いて、伝送路二重化を実現している
こと。

【００２１】（３）．ＲＤＹ１，ＲＤＹ２，ＣＩＮＤ
１，ＣＩＮＤ２の入力信号と、ＣＲＥＱ１，ＣＲＥＱ
２，ＳＥＬの出力信号によって系切換を行っているこ
と。

【００２２】（４）．ＣＲＥＱ１，ＣＲＥＱ２は伝送路
を介して、他ノードにＣＩＮＤ１，ＣＩＮＤ２として通
知されること。

【００２３】（５）．系切換処理はＣＰＵ（マイコン）
のファームウェアで行っていること。なお、この場合ハ
ードウェアによっても実施することも可能である。

【００２４】

【発明の効果】本発明は以上の如くであって、伝送路二
重化を低コストで実現でき、ユニットＣＰＵのＯＳドラ
イバは伝送路が二重化されていることを意識しなくても
良いので、シンプルになるとともに、伝送用コントロー
ラが１つになるので、コスト的に有利になる。また、伝
送用コントローラが１つであるので、伝送速度が速くな
っても、伝送用コントローラを制御するためのＣＰＵ
（マイコン）をそれほど高速なものにしなくても、対応
可能になるとともに、伝送路の状態により、系の切換が
簡単に行える。

【図面の簡単な説明】

【図１】本発明の実施例によるバス型伝送装置の切換制
御装置のインタフェース内の構成を示すブロック図。

【図２】本発明の実施例によるバス型伝送装置の切換制
御装置のブロック図。

【図３】本発明の実施例に用いるバス型伝送装置の概略
構成図。

【図４】従来のバス型伝送装置の概略構成図。

【図５】従来のバス型伝送装置の切換制御装置のブロッ
ク図。

【符号の説明】

１…ノード ２…演算処理部 ２ａ…メモリ ３…インタフェース（Ｉ／Ｆ） ４ａ，４ｂ…伝送路 ５ａ，５ｂ…トランシーバ １０…伝送コントローラ １１…入力レジスタ １２…出力レジスタ １３ａ…１系モデム １３ｂ…２系モデム １４ａ，１４ｂ…ドライバ １５ａ，１５ｂ…レシーバ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 １系伝送路と２系伝送路に接続された少
   なくとも１つの共通のノードがインタフェースと演算処
   理部を含み、該インタフェースを介して前記演算処理部
   に導かれる情報をもとに、前記１系伝送路と２系伝送路
   の切換制御を行うバス型伝送装置において、 前記インタフェース部を、前記１系伝送路の情報を前記
   演算処理部に導くとともに該演算処理部からの指令信号
   を入力として処理する１系モデムと、前記２系伝送路の
   情報を前記演算処理部に導くとともに前記演算処理部か
   らの指令信号を入力として処理する２系モデムと、前記
   １系モデムと２系モデムの処理信号と前記演算処理部か
   らの系切換指令信号を入力として前記１系伝送路と２系
   伝送路の切り換えを行う系切換回路、および該系切換回
   路の切換情報をもとにデータ伝送の制御を行う伝送コン
   トローラによって構成したことを特徴とする、 バス型伝送装置の切換制御装置。