JPH08130567A - コスタスループおよびデータ識別装置 - Google Patents
コスタスループおよびデータ識別装置Info
- Publication number
- JPH08130567A JPH08130567A JP6266579A JP26657994A JPH08130567A JP H08130567 A JPH08130567 A JP H08130567A JP 6266579 A JP6266579 A JP 6266579A JP 26657994 A JP26657994 A JP 26657994A JP H08130567 A JPH08130567 A JP H08130567A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- oscillation frequency
- frequency signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 63
- 238000001514 detection method Methods 0.000 claims description 15
- 230000010354 integration Effects 0.000 claims description 7
- 238000003708 edge detection Methods 0.000 claims 2
- 230000001172 regenerating effect Effects 0.000 claims 2
- 230000002596 correlated effect Effects 0.000 claims 1
- 238000001914 filtration Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 19
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000010363 phase shift Effects 0.000 description 4
- 238000011084 recovery Methods 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
- H04L27/2271—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
- H04L27/2273—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals associated with quadrature demodulation, e.g. Costas loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0024—Carrier regulation at the receiver end
- H04L2027/0026—Correction of carrier offset
- H04L2027/0028—Correction of carrier offset at passband only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0053—Closed loops
- H04L2027/0057—Closed loops quadrature phase
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0063—Elements of loops
- H04L2027/0067—Phase error detectors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0063—Elements of loops
- H04L2027/0069—Loop filters
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】
【構成】 コンパレータ１２によって２値化されたＢＰ
ＳＫ変調信号が、ＶＣＯ１６からの発振周波数信号によ
ってＤ−ＦＦ回路１４ａでラッチされるとともに、９０
°移相器１８から出力された発振周波数信号によってＤ
−ＦＦ回路１４ｂでラッチされる。このうち、Ｄ−ＦＦ
回路１４ａからの出力が復調信号となる。一方、位相比
較器２０では、ＢＰＳＫ変調信号と発振周波数信号との
位相差が検出され、これがループフィルタ２２を介して
ＶＣＯ１６に与えられる。ＶＣＯ１６では、この位相比
較結果に従って発振周波数が制御される。 【効果】 コスタスループがディジタルで構成されるの
で、容易に集積回路化することができる。
ＳＫ変調信号が、ＶＣＯ１６からの発振周波数信号によ
ってＤ−ＦＦ回路１４ａでラッチされるとともに、９０
°移相器１８から出力された発振周波数信号によってＤ
−ＦＦ回路１４ｂでラッチされる。このうち、Ｄ−ＦＦ
回路１４ａからの出力が復調信号となる。一方、位相比
較器２０では、ＢＰＳＫ変調信号と発振周波数信号との
位相差が検出され、これがループフィルタ２２を介して
ＶＣＯ１６に与えられる。ＶＣＯ１６では、この位相比
較結果に従って発振周波数が制御される。 【効果】 コスタスループがディジタルで構成されるの
で、容易に集積回路化することができる。
Description
【０００１】
【産業上の利用分野】この発明はコスタスループおよび
データ識別装置に関し、特にたとえば、ＢＰＳＫ変調信
号を復調するコスタスループおよび復調信号に所定デー
タが含まれるか否かを識別するデータ識別装置に関す
る。
データ識別装置に関し、特にたとえば、ＢＰＳＫ変調信
号を復調するコスタスループおよび復調信号に所定デー
タが含まれるか否かを識別するデータ識別装置に関す
る。
【０００２】
【従来の技術】ＢＰＳＫ変調信号を復調するためのコス
タスループの一例が、「スペクトラム拡散通信方式」
（R.C.Dixon 著、立野敏他訳、ジャテック出版）のp.１
６６〜p.１６８に記載されている。このコスタスループ
１を図１４を参照して説明すると、ＢＰＳＫ変調信号
は、乗算器２ａでＶＣＯ(Voltage Controlled Oscillat
or)３からの発振周波数信号と乗算されるとともに、乗
算器２ｂで、９０°移相回路４によって移相された発振
周波数信号と乗算される。乗算器２ａおよび２ｂからの
出力は、その後低域通過フィルタ（ＬＰＦ）５ａおよび
５ｂで高周波成分を除去され、ＬＰＦ５ａからの出力が
ＢＰＳＫ復調信号として出力されるとともに、ＬＰＦ５
ａおよび５ｂの出力が乗算器２ｃで乗算される。そし
て、乗算器２ｃからの出力がループフィルタ６を経てＶ
ＣＯ３に与えられ、これによってＶＣＯ３の発振周波数
が制御される。
タスループの一例が、「スペクトラム拡散通信方式」
（R.C.Dixon 著、立野敏他訳、ジャテック出版）のp.１
６６〜p.１６８に記載されている。このコスタスループ
１を図１４を参照して説明すると、ＢＰＳＫ変調信号
は、乗算器２ａでＶＣＯ(Voltage Controlled Oscillat
or)３からの発振周波数信号と乗算されるとともに、乗
算器２ｂで、９０°移相回路４によって移相された発振
周波数信号と乗算される。乗算器２ａおよび２ｂからの
出力は、その後低域通過フィルタ（ＬＰＦ）５ａおよび
５ｂで高周波成分を除去され、ＬＰＦ５ａからの出力が
ＢＰＳＫ復調信号として出力されるとともに、ＬＰＦ５
ａおよび５ｂの出力が乗算器２ｃで乗算される。そし
て、乗算器２ｃからの出力がループフィルタ６を経てＶ
ＣＯ３に与えられ、これによってＶＣＯ３の発振周波数
が制御される。
【０００３】ＢＰＳＫ変調信号は±Ａ cos（ωｔ）で表
され、ＶＣＯ３の出力は cos（ωｔ＋Δ）と表される。
なおΔは移相誤差である。これによって、乗算器２ａの
出力は±Ａ（ cosΔ＋ cos（２ωｔ＋Δ））／２とな
り、これをＬＰＦ５ａに通すと、高周波成分が除去さ
れ、±Ａ cosΔ／２が残る。この成分は、Δ→０となる
ことによって±Ａ／２となり、復調データとなる。一
方、ＬＰＦ５ｂの出力は、上述と同様に考えて± sinΔ
／２となる。ＬＰＦ５ａおよび５ｂの出力を乗算器２ｃ
で乗算すると、乗算結果は sin（２Δ）／４となる。し
たがって、Δが小さいときは sin（２Δ）／４≒Δ／２
と近似され、ＶＣＯ３をΔ→０となるように制御するこ
とができる。なお、ループフィルタ６には制御系の定数
が設定される。
され、ＶＣＯ３の出力は cos（ωｔ＋Δ）と表される。
なおΔは移相誤差である。これによって、乗算器２ａの
出力は±Ａ（ cosΔ＋ cos（２ωｔ＋Δ））／２とな
り、これをＬＰＦ５ａに通すと、高周波成分が除去さ
れ、±Ａ cosΔ／２が残る。この成分は、Δ→０となる
ことによって±Ａ／２となり、復調データとなる。一
方、ＬＰＦ５ｂの出力は、上述と同様に考えて± sinΔ
／２となる。ＬＰＦ５ａおよび５ｂの出力を乗算器２ｃ
で乗算すると、乗算結果は sin（２Δ）／４となる。し
たがって、Δが小さいときは sin（２Δ）／４≒Δ／２
と近似され、ＶＣＯ３をΔ→０となるように制御するこ
とができる。なお、ループフィルタ６には制御系の定数
が設定される。
【０００４】
【発明が解決しようとする課題】このようなコスタスル
ープ１はアナログ回路で構成されることが多いため、集
積回路化することが困難であった。また、アナログ回路
であるため、煩雑な回路調整が必要となるとともに、回
路が温度変化の影響を受け易いという問題点もあった。
ープ１はアナログ回路で構成されることが多いため、集
積回路化することが困難であった。また、アナログ回路
であるため、煩雑な回路調整が必要となるとともに、回
路が温度変化の影響を受け易いという問題点もあった。
【０００５】それゆえに、この発明の主たる目的は、容
易に集積回路化することができるコスタスループを提供
することである。この発明の他の目的は、ディジタル回
路で構成されたコスタスループに適したデータ識別回路
を提供することである。
易に集積回路化することができるコスタスループを提供
することである。この発明の他の目的は、ディジタル回
路で構成されたコスタスループに適したデータ識別回路
を提供することである。
【０００６】
【課題を解決するための手段】第１の発明は、変調信号
をディジタル化するディジタル化手段、制御信号によっ
て発振周波数が制御されかつ第１発振周波数信号および
第１発振周波数信号に対して所定の位相差を有する第２
発振周波数信号を出力する発振周波数信号出力手段、第
１発振周波数信号によってディジタル化された変調信号
をラッチする第１ラッチ手段、第２発振周波数信号によ
ってディジタル化された変調信号をラッチする第２ラッ
チ手段、第１ラッチ手段および第２ラッチ手段の出力に
基づいてディジタル化された変調信号の位相と第２発振
周波数信号の位相とを比較する位相比較手段、および位
相比較手段による比較結果をフィルタリングするフィル
タ手段を備え、フィルタ手段の出力を前記制御信号とす
る、コスタスループである。
をディジタル化するディジタル化手段、制御信号によっ
て発振周波数が制御されかつ第１発振周波数信号および
第１発振周波数信号に対して所定の位相差を有する第２
発振周波数信号を出力する発振周波数信号出力手段、第
１発振周波数信号によってディジタル化された変調信号
をラッチする第１ラッチ手段、第２発振周波数信号によ
ってディジタル化された変調信号をラッチする第２ラッ
チ手段、第１ラッチ手段および第２ラッチ手段の出力に
基づいてディジタル化された変調信号の位相と第２発振
周波数信号の位相とを比較する位相比較手段、および位
相比較手段による比較結果をフィルタリングするフィル
タ手段を備え、フィルタ手段の出力を前記制御信号とす
る、コスタスループである。
【０００７】第２の発明は、ディジタル化された復調信
号に所定データが含まれるか否かを識別するデータ識別
装置であって、所定長の復調信号に含まれる「０」およ
び「１」の少なくとも一方の数を検出する検出手段、お
よび検出手段による検出結果に応じて復調信号に所定デ
ータが含まれるか否かを判別する判別手段を備える、デ
ータ識別装置である。
号に所定データが含まれるか否かを識別するデータ識別
装置であって、所定長の復調信号に含まれる「０」およ
び「１」の少なくとも一方の数を検出する検出手段、お
よび検出手段による検出結果に応じて復調信号に所定デ
ータが含まれるか否かを判別する判別手段を備える、デ
ータ識別装置である。
【０００８】
【作用】第１の発明では、たとえばＲＤＳ(Radio Data
System) 信号のＢＰＳＫ変調信号が、たとえばコンパレ
ータによってたとえば２値化され、２値化されたＢＰＳ
Ｋ変調信号が、たとえばＶＣＯからの発振周波数信号に
よって第１ラッチ回路でラッチされるとともに、たとえ
ば９０°移相器で移相された発振周波数信号によって第
２ラッチ回路でラッチされる。このうち、第１ラッチ回
路からの出力が復調信号（ＲＤＳ信号）となる。一方、
たとえば位相比較器では、ＢＰＳＫ変調信号とＶＣＯか
ら出力された発振周波数信号との位相差およびＢＰＳＫ
変調信号と９０°移相された発振周波数信号との位相差
のいずれかが、第１および第２ラッチ回路出力のたとえ
ばＥＸＯＲ回路による演算結果に基づいて選択され、こ
れが比較結果として出力される。
System) 信号のＢＰＳＫ変調信号が、たとえばコンパレ
ータによってたとえば２値化され、２値化されたＢＰＳ
Ｋ変調信号が、たとえばＶＣＯからの発振周波数信号に
よって第１ラッチ回路でラッチされるとともに、たとえ
ば９０°移相器で移相された発振周波数信号によって第
２ラッチ回路でラッチされる。このうち、第１ラッチ回
路からの出力が復調信号（ＲＤＳ信号）となる。一方、
たとえば位相比較器では、ＢＰＳＫ変調信号とＶＣＯか
ら出力された発振周波数信号との位相差およびＢＰＳＫ
変調信号と９０°移相された発振周波数信号との位相差
のいずれかが、第１および第２ラッチ回路出力のたとえ
ばＥＸＯＲ回路による演算結果に基づいて選択され、こ
れが比較結果として出力される。
【０００９】たとえばループフィルタでは、この比較結
果のたとえば所定値による割算値がループフィルタに含
まれるたとえばディジタル積分器で順次積分されるとと
もに、この積分結果と位相比較器からの比較結果とが加
算され、加算結果がループフィルタ出力となる。ＶＣＯ
では、このループフィルタ出力に従って第１定数および
第２定数のいずれかが選択され、たとえばモジュロ加算
器で、選択された第１定数または第２定数を法として第
３定数がモジュロ加算される。さらに、モジュロ加算に
よる桁上げがたとえば桁上げ検出器で検出され、桁上げ
検出器の出力がＶＣＯの発振周波数信号となる。
果のたとえば所定値による割算値がループフィルタに含
まれるたとえばディジタル積分器で順次積分されるとと
もに、この積分結果と位相比較器からの比較結果とが加
算され、加算結果がループフィルタ出力となる。ＶＣＯ
では、このループフィルタ出力に従って第１定数および
第２定数のいずれかが選択され、たとえばモジュロ加算
器で、選択された第１定数または第２定数を法として第
３定数がモジュロ加算される。さらに、モジュロ加算に
よる桁上げがたとえば桁上げ検出器で検出され、桁上げ
検出器の出力がＶＣＯの発振周波数信号となる。
【００１０】第２の発明では、たとえば第１の発明によ
って復調されたＲＤＳ信号の所定長に含まれる「０」お
よび「１」が、たとえば第１カウンタおよび第２カウン
タでカウントされ、第１カウンタおよび第２カウンタの
いずれか一方のカウント値が所定値より大きいかどうか
判別回路で判別される。そして、所定値より大きけれ
ば、ＲＤＳ信号にたとえばＡＲＩ(Autofahrer Rundfunk
Imformations)信号が含まれるとして、判別回路からた
とえばハイレベル信号が出力される。
って復調されたＲＤＳ信号の所定長に含まれる「０」お
よび「１」が、たとえば第１カウンタおよび第２カウン
タでカウントされ、第１カウンタおよび第２カウンタの
いずれか一方のカウント値が所定値より大きいかどうか
判別回路で判別される。そして、所定値より大きけれ
ば、ＲＤＳ信号にたとえばＡＲＩ(Autofahrer Rundfunk
Imformations)信号が含まれるとして、判別回路からた
とえばハイレベル信号が出力される。
【００１１】
【発明の効果】第１の発明によれば、それぞれの回路を
ディジタル回路とすることができるので、コスタスルー
プを集積回路化することができる。第２の発明によれ
ば、復調信号の所定長に含まれる「０」および「１」の
数によってデータが識別されるので、第１の発明によっ
て復調された信号に含まれるデータを識別することがで
きる。
ディジタル回路とすることができるので、コスタスルー
プを集積回路化することができる。第２の発明によれ
ば、復調信号の所定長に含まれる「０」および「１」の
数によってデータが識別されるので、第１の発明によっ
て復調された信号に含まれるデータを識別することがで
きる。
【００１２】この発明の上述の目的，その他の目的，特
徴および利点は、図面を参照して行う以下の実施例の詳
細な説明から一層明らかとなろう。
徴および利点は、図面を参照して行う以下の実施例の詳
細な説明から一層明らかとなろう。
【００１３】
【実施例】図１を参照して、この実施例のコスタスルー
プ１０は、コンパレータ１２を含む。このコンパレータ
１２によってＲＤＳ信号のＢＰＳＫ変調信号が基準電圧
と比較されることによって、ＢＰＳＫ変調信号が２値化
される。２値化されたＢＰＳＫ変調信号は、Ｄ−ＦＦ回
路１４ａおよび１４ｂに与えられる。Ｄ−ＦＦ回路１４
ａに与えられたＢＰＳＫ変調信号は、ＶＣＯ１６から出
力された発振周波数信号によってラッチされ、Ｄ−ＦＦ
回路１４ｂに与えられたＢＰＳＫ変調信号は、ＶＣＯ１
６から出力されかつ９０°移相器１８で移相された発振
周波数信号によってラッチされる。Ｄ−ＦＦ回路１４ａ
からの出力信号は、復調信号（ＲＤＳ信号）として出力
されるとともに位相比較器２０に与えられ、Ｄ−ＦＦ回
路１４ｂからの出力は、位相比較器２０に与えられる。
位相比較器２０にはまた、ＶＣＯ１６から出力された発
振周波数信号，９０°移相器１８から出力された発振周
波数信号および２値化されたＢＰＳＫ変調信号が与えら
れる。これらの信号に基づいて位相比較器２０から位相
比較結果が出力され、これがループフィルタ２２を経て
ＶＣＯ１６に与えられ、これによってＶＣＯ１６の発振
周波数が制御される。
プ１０は、コンパレータ１２を含む。このコンパレータ
１２によってＲＤＳ信号のＢＰＳＫ変調信号が基準電圧
と比較されることによって、ＢＰＳＫ変調信号が２値化
される。２値化されたＢＰＳＫ変調信号は、Ｄ−ＦＦ回
路１４ａおよび１４ｂに与えられる。Ｄ−ＦＦ回路１４
ａに与えられたＢＰＳＫ変調信号は、ＶＣＯ１６から出
力された発振周波数信号によってラッチされ、Ｄ−ＦＦ
回路１４ｂに与えられたＢＰＳＫ変調信号は、ＶＣＯ１
６から出力されかつ９０°移相器１８で移相された発振
周波数信号によってラッチされる。Ｄ−ＦＦ回路１４ａ
からの出力信号は、復調信号（ＲＤＳ信号）として出力
されるとともに位相比較器２０に与えられ、Ｄ−ＦＦ回
路１４ｂからの出力は、位相比較器２０に与えられる。
位相比較器２０にはまた、ＶＣＯ１６から出力された発
振周波数信号，９０°移相器１８から出力された発振周
波数信号および２値化されたＢＰＳＫ変調信号が与えら
れる。これらの信号に基づいて位相比較器２０から位相
比較結果が出力され、これがループフィルタ２２を経て
ＶＣＯ１６に与えられ、これによってＶＣＯ１６の発振
周波数が制御される。
【００１４】なお、この実施例では、ＶＣＯ１６から第
１発振周波数信号を取り出し、９０°移相器１８から第
２発振周波数信号を取り出すようにした。しかしなが
ら、１つのＶＣＯからの発振周波数信号をたとえば分周
器に与え、この分周器から第１発振周波数信号および第
２発振周波数信号を取り出すようにしてもよい。位相比
較器２０の構成を図２に示す。位相比較器２４ａは、図
５（Ｃ）に示す高速パルスによってインクリメントされ
かつ図５（Ｂ）に示す９０°移相器１８からの発振周波
数信号によってリセットされるカウンタ２４ａを含み、
このカウンタ２４ａのカウント値がＤ−ＦＦ回路２６ａ
に与えられる。Ｄ−ＦＦ回路２６ａにはまた、図５
（Ａ）に示すＢＰＳＫ変調信号のエッジのうち９０°移
相器１８から発振周波数信号が入力された直後のエッジ
のみを選択するエッジ選択器２８からの選択信号が与え
られ、これによってカウント値がラッチされる。したが
って、ラッチされたカウント値は発振周波数信号とその
発振周波数信号直後のＢＰＳＫ変調信号のエッジとの間
の高速パルス数（この場合は「２」）となる。なお、発
振周波数信号の入力直後のエッジのみを選択することと
したのは、ＢＰＳＫ変調信号の周波数は発振周波数の２
倍であり、カウント値のラッチに用いることができない
エッジが存在するからである。Ｄ−ＦＦ回路２６ａでラ
ッチされたカウント値は加算器２９で定数０．５と加算
され、加算結果が選択回路３０に与えられる。なお、加
算器２８で定数０．５を加算するのは、ＢＰＳＫ変調信
号のエッジと高速パルスとは同期しておらず、エッジは
平均的に高速パルスと高速パルスとの真中に存在すると
考えられるからである。
１発振周波数信号を取り出し、９０°移相器１８から第
２発振周波数信号を取り出すようにした。しかしなが
ら、１つのＶＣＯからの発振周波数信号をたとえば分周
器に与え、この分周器から第１発振周波数信号および第
２発振周波数信号を取り出すようにしてもよい。位相比
較器２０の構成を図２に示す。位相比較器２４ａは、図
５（Ｃ）に示す高速パルスによってインクリメントされ
かつ図５（Ｂ）に示す９０°移相器１８からの発振周波
数信号によってリセットされるカウンタ２４ａを含み、
このカウンタ２４ａのカウント値がＤ−ＦＦ回路２６ａ
に与えられる。Ｄ−ＦＦ回路２６ａにはまた、図５
（Ａ）に示すＢＰＳＫ変調信号のエッジのうち９０°移
相器１８から発振周波数信号が入力された直後のエッジ
のみを選択するエッジ選択器２８からの選択信号が与え
られ、これによってカウント値がラッチされる。したが
って、ラッチされたカウント値は発振周波数信号とその
発振周波数信号直後のＢＰＳＫ変調信号のエッジとの間
の高速パルス数（この場合は「２」）となる。なお、発
振周波数信号の入力直後のエッジのみを選択することと
したのは、ＢＰＳＫ変調信号の周波数は発振周波数の２
倍であり、カウント値のラッチに用いることができない
エッジが存在するからである。Ｄ−ＦＦ回路２６ａでラ
ッチされたカウント値は加算器２９で定数０．５と加算
され、加算結果が選択回路３０に与えられる。なお、加
算器２８で定数０．５を加算するのは、ＢＰＳＫ変調信
号のエッジと高速パルスとは同期しておらず、エッジは
平均的に高速パルスと高速パルスとの真中に存在すると
考えられるからである。
【００１５】位相比較器２０はまた、図６（Ｃ）に示す
高速パルスによってインクリメントされかつ図６（Ａ）
に示すＢＰＳＫ変調信号によってリセットされるカウン
タ２４ｂを含み、このカウンタ２４ｂのカウント値が、
Ｄ−ＦＦ回路２６ｂで図６（Ｂ）に示す９０°移相器１
８からの発振周波数信号によってラッチされる。したが
って、ラッチされたカウント値は、ＢＰＳＫ変調信号の
エッジと当該エッジ直後の９０°移相器１８からの発振
周波数信号との間の高速パルス数（この場合は「３」）
となる。そして、減算器３２で、ラッチされたカウント
値から０．５が減算され、減算された値の符号が符号反
転回路３４で反転され、反転された値が選択回路３０に
与えられる。なお、減算器３２で０．５を減算するのは
上述と同じ理由による。また、符号を反転させるのは、
上述の図５（Ａ）〜（Ｃ）の場合と比べて位相制御を逆
にする必要があるからである。
高速パルスによってインクリメントされかつ図６（Ａ）
に示すＢＰＳＫ変調信号によってリセットされるカウン
タ２４ｂを含み、このカウンタ２４ｂのカウント値が、
Ｄ−ＦＦ回路２６ｂで図６（Ｂ）に示す９０°移相器１
８からの発振周波数信号によってラッチされる。したが
って、ラッチされたカウント値は、ＢＰＳＫ変調信号の
エッジと当該エッジ直後の９０°移相器１８からの発振
周波数信号との間の高速パルス数（この場合は「３」）
となる。そして、減算器３２で、ラッチされたカウント
値から０．５が減算され、減算された値の符号が符号反
転回路３４で反転され、反転された値が選択回路３０に
与えられる。なお、減算器３２で０．５を減算するのは
上述と同じ理由による。また、符号を反転させるのは、
上述の図５（Ａ）〜（Ｃ）の場合と比べて位相制御を逆
にする必要があるからである。
【００１６】一方、ＥＸＯＲ回路３６にはラッチ回路１
４ａおよび１４ｂからの出力信号が与えられ、排他的論
理和をとられる。したがって、図７（Ａ）および（Ｃ）
からわかるように発振周波数信号の位相がＢＰＳＫ変調
信号よりも進んでいるときは、ＥＸＯＲ回路３６からは
「０」が出力され、図７（Ａ）および（Ｄ）からわかる
ように発振周波数の位相がＢＰＳＫ変調信号よりも遅れ
ているときは、ＥＸＯＲ回路３６からは「１」が出力さ
れる。そしてＥＸＯＲ回路３６の出力が、Ｄ−ＦＦ回路
２６ｃでＶＣＯ１６からの発振周波数信号によってラッ
チされる。Ｄ−ＦＦ回路２６ｃの出力はその後選択回路
３０に与えられ、これによって加算器２８および符号反
転器３４から選択回路３０に与えられた信号のいずれか
が選択される。すなわち、Ｄ−ＦＦ回路３８からの出力
が「０」であれば加算器２８からの出力信号が出力さ
れ、Ｄ−ＦＦ回路３８からの出力が「１」であれば符号
反転器３４からの出力信号が出力される。選択回路３０
からの出力信号はその後、ＶＣＯ１６からの発振周波数
信号によってラッチされるＤ−ＦＦ回路２６ｄを経て位
相比較結果として出力される。
４ａおよび１４ｂからの出力信号が与えられ、排他的論
理和をとられる。したがって、図７（Ａ）および（Ｃ）
からわかるように発振周波数信号の位相がＢＰＳＫ変調
信号よりも進んでいるときは、ＥＸＯＲ回路３６からは
「０」が出力され、図７（Ａ）および（Ｄ）からわかる
ように発振周波数の位相がＢＰＳＫ変調信号よりも遅れ
ているときは、ＥＸＯＲ回路３６からは「１」が出力さ
れる。そしてＥＸＯＲ回路３６の出力が、Ｄ−ＦＦ回路
２６ｃでＶＣＯ１６からの発振周波数信号によってラッ
チされる。Ｄ−ＦＦ回路２６ｃの出力はその後選択回路
３０に与えられ、これによって加算器２８および符号反
転器３４から選択回路３０に与えられた信号のいずれか
が選択される。すなわち、Ｄ−ＦＦ回路３８からの出力
が「０」であれば加算器２８からの出力信号が出力さ
れ、Ｄ−ＦＦ回路３８からの出力が「１」であれば符号
反転器３４からの出力信号が出力される。選択回路３０
からの出力信号はその後、ＶＣＯ１６からの発振周波数
信号によってラッチされるＤ−ＦＦ回路２６ｄを経て位
相比較結果として出力される。
【００１７】ループフィルタ２２の構成を図３に示す。
入力された位相比較結果は加算器３８ａおよび割算器４
０に与えられる。割算器４０では位相比較結果が１／Ｒ
２され、割算器４０からの出力が加算器３８ｂに与えら
れる。加算器３８ｂにはまた、ＶＣＯ１６からの発振周
波数信号によって加算器３８ｂからの加算結果をラッチ
するＤ−ＦＦ回路４２の出力が与えられ、これによって
割算器４０の出力が積分される。Ｄ−ＦＦ回路４２から
の出力はその後加算器３８ａで位相比較結果と加算さ
れ、加算器３８ａから加算結果の符号のみが出力され
る。
入力された位相比較結果は加算器３８ａおよび割算器４
０に与えられる。割算器４０では位相比較結果が１／Ｒ
２され、割算器４０からの出力が加算器３８ｂに与えら
れる。加算器３８ｂにはまた、ＶＣＯ１６からの発振周
波数信号によって加算器３８ｂからの加算結果をラッチ
するＤ−ＦＦ回路４２の出力が与えられ、これによって
割算器４０の出力が積分される。Ｄ−ＦＦ回路４２から
の出力はその後加算器３８ａで位相比較結果と加算さ
れ、加算器３８ａから加算結果の符号のみが出力され
る。
【００１８】このループフィルタ２２をアナログループ
フィルタより類推して説明する。アナログループフィル
タの伝達関数を
フィルタより類推して説明する。アナログループフィル
タの伝達関数を
【００１９】
【数１】Ｙ＝（Ｒ２／Ｒ１）＋（１／ＳＲ１Ｃ） とする。ループフィルタ２２はディジタルフィルタであ
るため、数１を双１次変換すると、伝達関数は数２で表
される。
るため、数１を双１次変換すると、伝達関数は数２で表
される。
【００２０】
【数２】ＹD ＝（Ｒ２／Ｒ１）＋｛（Ｔ／２Ｒ１Ｃ）
（１＋Ｚ-1）／（１−Ｚ-1）｝ なお、Ｔはサンプリング周期である。ここで、分子の１
＋Ｚ-1は、或るサンプリング時刻の値とその次のサンプ
リング時刻の値の足し算を意味するが、その値の差は少
ないと考え、１＋Ｚ-1≒２とする。その結果、数２は数
３で表される。
（１＋Ｚ-1）／（１−Ｚ-1）｝ なお、Ｔはサンプリング周期である。ここで、分子の１
＋Ｚ-1は、或るサンプリング時刻の値とその次のサンプ
リング時刻の値の足し算を意味するが、その値の差は少
ないと考え、１＋Ｚ-1≒２とする。その結果、数２は数
３で表される。
【００２１】
【数３】ＹD ＝（Ｒ２／Ｒ１）＋｛（Ｔ／Ｒ１Ｃ）／
（１−Ｚ-1）｝ ここで、Ｒ２／Ｒ１＝１およびＴ／Ｒ１Ｃ＝１／Ｒ２と
なるように定数を決めると、１／（１−Ｚ-1）は入力を
順次積分するディジタル積分となるので、ループフィル
タ２２では入力と入力をＲ２で割ったもののディジタル
積分の出力とが加算される。
（１−Ｚ-1）｝ ここで、Ｒ２／Ｒ１＝１およびＴ／Ｒ１Ｃ＝１／Ｒ２と
なるように定数を決めると、１／（１−Ｚ-1）は入力を
順次積分するディジタル積分となるので、ループフィル
タ２２では入力と入力をＲ２で割ったもののディジタル
積分の出力とが加算される。
【００２２】ＶＣＯ１６の構成を図４に示す。選択回路
４４には定数１９０１９および１８９８１が与えられ、
ループフィルタ２２からの出力によってこの定数のいず
れか一方が選択される。すなわち、ループフィルタから
出力される符号が＋であれば定数１９０１９が選択さ
れ、符号が−であれば定数１８９８１が選択される。一
方、定数２５０は加算器４６に与えられ、ここでＤ−Ｆ
Ｆ回路４８からの出力と定数２５０とが加算される。選
択回路４４による選択結果および加算回路４６による加
算結果は演算器５０に与えられ、演算器５０で両者が比
較される。そして、選択結果＞加算結果であれば端子Ａ
から加算結果がそのまま出力されるとともに端子Ｂから
ローレベル信号が出力され、選択結果≦加算結果であれ
ば、端子Ａから加算結果−選択結果が出力されるととも
に端子Ｂからハイレベル信号が出力される。なお、Ｄ−
ＦＦ回路４８は高速パルスによって演算器５０からの出
力をラッチする。
４４には定数１９０１９および１８９８１が与えられ、
ループフィルタ２２からの出力によってこの定数のいず
れか一方が選択される。すなわち、ループフィルタから
出力される符号が＋であれば定数１９０１９が選択さ
れ、符号が−であれば定数１８９８１が選択される。一
方、定数２５０は加算器４６に与えられ、ここでＤ−Ｆ
Ｆ回路４８からの出力と定数２５０とが加算される。選
択回路４４による選択結果および加算回路４６による加
算結果は演算器５０に与えられ、演算器５０で両者が比
較される。そして、選択結果＞加算結果であれば端子Ａ
から加算結果がそのまま出力されるとともに端子Ｂから
ローレベル信号が出力され、選択結果≦加算結果であれ
ば、端子Ａから加算結果−選択結果が出力されるととも
に端子Ｂからハイレベル信号が出力される。なお、Ｄ−
ＦＦ回路４８は高速パルスによって演算器５０からの出
力をラッチする。
【００２３】ＶＣＯ１６の動作原理を説明する。定数Ｎ
をモジュロＮ／ｆで順次加算することとすると、桁上げ
が起きる周波数はｆとなる。したがって、モジュロ（Ｎ
／ｆ＋Δ）およびモジュロ（Ｎ／ｆ−Δ）を用意し、入
力に従ってどちらかを選択するようにすると、１／（１
／ｆ＋Δ／Ｎ）≒ｆ−Δ／Ｎおよび１／（１／ｆ−Δ／
Ｎ）≒ｆ＋Δ／Ｎの２種類の周波数を得ることができ
る。位相を進ませたい場合はｆ＋Δ／Ｎを選択し、遅ら
せたい場合はｆ−Δ／Ｎを選択すればよい。
をモジュロＮ／ｆで順次加算することとすると、桁上げ
が起きる周波数はｆとなる。したがって、モジュロ（Ｎ
／ｆ＋Δ）およびモジュロ（Ｎ／ｆ−Δ）を用意し、入
力に従ってどちらかを選択するようにすると、１／（１
／ｆ＋Δ／Ｎ）≒ｆ−Δ／Ｎおよび１／（１／ｆ−Δ／
Ｎ）≒ｆ＋Δ／Ｎの２種類の周波数を得ることができ
る。位相を進ませたい場合はｆ＋Δ／Ｎを選択し、遅ら
せたい場合はｆ−Δ／Ｎを選択すればよい。
【００２４】ＶＣＯ１６の動作を、データ転送速度を１
ｂｐｓ、キャリア周波数を２４Ｈｚ、高速パルスを１８
２４Ｈｚとして説明する。高速パルスの周波数は１８２
４Ｈｚなので、選択回路４４で定数１９０１９が選択さ
れたときは、発振周波数は１８２４×２５０／１９０１
９≒２３．９７６Ｈｚとなり、選択回路で定数１８９８
１が選択されたときは、発振周波数は１８２４×２５０
／１８９８１≒２４．０２４Ｈｚとなる。したがって、
位相を進ませるときは定数１８９８１を選択し、位相を
遅らせるときは１９０１９を選択すればよい。なお、９
０°移相器１８は遅延回路で構成され、１／（２４×
４）秒の遅延で２４Ｈｚに対する９０°移相となる。
ｂｐｓ、キャリア周波数を２４Ｈｚ、高速パルスを１８
２４Ｈｚとして説明する。高速パルスの周波数は１８２
４Ｈｚなので、選択回路４４で定数１９０１９が選択さ
れたときは、発振周波数は１８２４×２５０／１９０１
９≒２３．９７６Ｈｚとなり、選択回路で定数１８９８
１が選択されたときは、発振周波数は１８２４×２５０
／１８９８１≒２４．０２４Ｈｚとなる。したがって、
位相を進ませるときは定数１８９８１を選択し、位相を
遅らせるときは１９０１９を選択すればよい。なお、９
０°移相器１８は遅延回路で構成され、１／（２４×
４）秒の遅延で２４Ｈｚに対する９０°移相となる。
【００２５】このように、ＶＣＯ１６の発振周波数を制
御することによって、図８（Ａ）に示す２値化ＢＰＳＫ
変調信号のエッジと図８（Ｂ）に示す発振周波数信号の
９０°移相成分との位相タイミングが合えば、ＶＣＯ１
６からの発振周波数信号の位相タイミングはＢＰＳＫ変
調信号のキャリアの半波の中央と一致する。したがっ
て、図８（Ａ）に示すＢＰＳＫ変調信号をＤ−ＦＦ回路
１４ａに与え、ＶＣＯ１６からの発振周波数信号でラッ
チすれば、図８（Ｃ）に示すように正しいデータが復調
される。
御することによって、図８（Ａ）に示す２値化ＢＰＳＫ
変調信号のエッジと図８（Ｂ）に示す発振周波数信号の
９０°移相成分との位相タイミングが合えば、ＶＣＯ１
６からの発振周波数信号の位相タイミングはＢＰＳＫ変
調信号のキャリアの半波の中央と一致する。したがっ
て、図８（Ａ）に示すＢＰＳＫ変調信号をＤ−ＦＦ回路
１４ａに与え、ＶＣＯ１６からの発振周波数信号でラッ
チすれば、図８（Ｃ）に示すように正しいデータが復調
される。
【００２６】この実施例によれば、コスタスループ１０
をディジタル回路によって構成することができるため、
コスタスループ１０を集積回路化することができ、煩雑
な回路調整が不要となるとともに温度変化の影響を抑え
ることができる。さらに、従来のアナログによるコスタ
スループのようにＬＰＦを設ける必要がないため、部品
点数を少なくすることができる。
をディジタル回路によって構成することができるため、
コスタスループ１０を集積回路化することができ、煩雑
な回路調整が不要となるとともに温度変化の影響を抑え
ることができる。さらに、従来のアナログによるコスタ
スループのようにＬＰＦを設ける必要がないため、部品
点数を少なくすることができる。
【００２７】なお、この実施例では、図３に示す割算器
４０の値を１／Ｒ２として説明したが、この割算値が１
／２M （Ｍは整数）であれば、図９に示すように割算器
４０の出力をＭＳＢよりｍビットずらして入力すればよ
い。また、図３において加算器３８ｂの出力の絶対値が
大きくなりすぎると、オーバフローする可能性が出てく
る。したがって、オーバフローをなくすためには、図１
０に示すように加算器３８ｂの出力の絶対値がオーバフ
ローしたことを検出するオーバフロー検出回路５２およ
びゲート５４を設け、オーバフロー検出回路５２でオー
バフローが検出されたときは、発振周波数信号がゲート
５４を通過しないようにすればよい。
４０の値を１／Ｒ２として説明したが、この割算値が１
／２M （Ｍは整数）であれば、図９に示すように割算器
４０の出力をＭＳＢよりｍビットずらして入力すればよ
い。また、図３において加算器３８ｂの出力の絶対値が
大きくなりすぎると、オーバフローする可能性が出てく
る。したがって、オーバフローをなくすためには、図１
０に示すように加算器３８ｂの出力の絶対値がオーバフ
ローしたことを検出するオーバフロー検出回路５２およ
びゲート５４を設け、オーバフロー検出回路５２でオー
バフローが検出されたときは、発振周波数信号がゲート
５４を通過しないようにすればよい。
【００２８】さらにまた、位相比較器２０の構成を簡略
化するために、位相比較器２０を図１１に示すようにＥ
ＸＯＲ回路３６，Ｄ−ＦＦ回路２６ｃおよびＤ−ＦＦ回
路２６ｃの出力「０」を＋１に変換し、「１」を−１に
変換する変換回路５６によって構成し、ＥＸＯＲ回路３
６に上述と同様にラッチ回路１４ａおよび１４ｂからの
出力を与え、変換回路５６の出力に基づいてＶＣＯ１６
を制御するようにしてもよい。すなわち、Ｄ−ＦＦ回路
２６ｃの出力が「０」であれば、発振周波数信号の位相
が進んでいるとして、変換回路５６の出力「＋１」に基
づいて位相を遅らせ、Ｄ−ＦＦ回路２６ｃの出力が「−
１」であれば、発振周波数信号の位相が遅れているとし
て、変換回路５６の出力「−１」に基づいて位相を進ま
せればよい。
化するために、位相比較器２０を図１１に示すようにＥ
ＸＯＲ回路３６，Ｄ−ＦＦ回路２６ｃおよびＤ−ＦＦ回
路２６ｃの出力「０」を＋１に変換し、「１」を−１に
変換する変換回路５６によって構成し、ＥＸＯＲ回路３
６に上述と同様にラッチ回路１４ａおよび１４ｂからの
出力を与え、変換回路５６の出力に基づいてＶＣＯ１６
を制御するようにしてもよい。すなわち、Ｄ−ＦＦ回路
２６ｃの出力が「０」であれば、発振周波数信号の位相
が進んでいるとして、変換回路５６の出力「＋１」に基
づいて位相を遅らせ、Ｄ−ＦＦ回路２６ｃの出力が「−
１」であれば、発振周波数信号の位相が遅れているとし
て、変換回路５６の出力「−１」に基づいて位相を進ま
せればよい。
【００２９】ＡＲＩ信号はＲＤＳ信号の３倍の振幅をも
ち、ＲＤＳ信号とは直交の関係にある。したがって、両
信号は数４で表される。
ち、ＲＤＳ信号とは直交の関係にある。したがって、両
信号は数４で表される。
【００３０】
【数４】±Ａ cos（ωｔ）＋３Ａ sin（ωｔ） ここで±Ａ cos（ωｔ）がＲＤＳ信号であり、３Ａ sin
（ωｔ）がＡＲＩ信号である。このような式で表される
信号を図１６に示す従来のコスタスループ１に与える
と、ＶＣＯ３の出力は sin（ωｔ）（または− sin（ω
ｔ））となり、乗算器２ｂの出力がデータとなる。した
がって、ＡＲＩ信号がないときは乗算器２ａの出力から
データをとり、ＡＲＩ信号があるときは乗算器２ｂの出
力からデータをとる必要があり、そのためにＡＲＩ信号
の有無の判定が必要となる。そして、ＡＲＩ信号の有無
の判定にあたっては、従来は乗算器２ａの出力レベルに
よって判定していた。すなわち、ＡＲＩ信号がないとき
は乗算器２ａの出力は±Ａであり、ＡＲＩ信号がないと
きは乗算器２ａの出力は±３Ａであるため、このレベル
によってＡＲＩ信号の有無を判定していた。
（ωｔ）がＡＲＩ信号である。このような式で表される
信号を図１６に示す従来のコスタスループ１に与える
と、ＶＣＯ３の出力は sin（ωｔ）（または− sin（ω
ｔ））となり、乗算器２ｂの出力がデータとなる。した
がって、ＡＲＩ信号がないときは乗算器２ａの出力から
データをとり、ＡＲＩ信号があるときは乗算器２ｂの出
力からデータをとる必要があり、そのためにＡＲＩ信号
の有無の判定が必要となる。そして、ＡＲＩ信号の有無
の判定にあたっては、従来は乗算器２ａの出力レベルに
よって判定していた。すなわち、ＡＲＩ信号がないとき
は乗算器２ａの出力は±Ａであり、ＡＲＩ信号がないと
きは乗算器２ａの出力は±３Ａであるため、このレベル
によってＡＲＩ信号の有無を判定していた。
【００３１】しかし、図１に示す実施例のコスタスルー
プ１０では、ＢＰＳＫ変調信号をコンパレータ１２によ
って２値化するため、Ｄ−ＦＦ回路１４ａの出力レベル
が一定になってしまい、レベルによってＡＲＩ信号の有
無を判定することはできなかった。図１０に示すこの実
施例のデータ識別装置６０は、このような問題点を解決
するためのものである。
プ１０では、ＢＰＳＫ変調信号をコンパレータ１２によ
って２値化するため、Ｄ−ＦＦ回路１４ａの出力レベル
が一定になってしまい、レベルによってＡＲＩ信号の有
無を判定することはできなかった。図１０に示すこの実
施例のデータ識別装置６０は、このような問題点を解決
するためのものである。
【００３２】図１に示すコスタスループ１０から出力さ
れた図１３（Ａ）に示す復調信号は、クロック再生回路
６２に与えられ、これによってクロック再生回路６２か
ら復調信号に同期した図１３（Ｂ）に示すようなクロッ
クが再生される。クロック再生回路６２から再生された
クロックはパルス発生回路６４に与えられ、パルス発生
回路６４からはクロックが４回与えられる毎に図１３
（Ｃ）に示すパルスが出力される。クロック再生回路６
２からのクロックとパルス発生回路６４からのパルスと
は、カウンタ６６ａおよび６６ｂに与えられ、カウンタ
６６ａおよび６６ｂは、クロックによってインクリメン
トされるとともに、パルスによってリセットされる。ま
た、復調信号はカウントイネーブル信号としてカウンタ
６６ａおよび６６ｂに与えられる。そして、カウンタ６
６ａでは復調信号が「１」であるときカウントがイネー
ブルされ、カウンタ６６ｂでは復調信号が「０」である
ときカウントがイネーブルされる。
れた図１３（Ａ）に示す復調信号は、クロック再生回路
６２に与えられ、これによってクロック再生回路６２か
ら復調信号に同期した図１３（Ｂ）に示すようなクロッ
クが再生される。クロック再生回路６２から再生された
クロックはパルス発生回路６４に与えられ、パルス発生
回路６４からはクロックが４回与えられる毎に図１３
（Ｃ）に示すパルスが出力される。クロック再生回路６
２からのクロックとパルス発生回路６４からのパルスと
は、カウンタ６６ａおよび６６ｂに与えられ、カウンタ
６６ａおよび６６ｂは、クロックによってインクリメン
トされるとともに、パルスによってリセットされる。ま
た、復調信号はカウントイネーブル信号としてカウンタ
６６ａおよび６６ｂに与えられる。そして、カウンタ６
６ａでは復調信号が「１」であるときカウントがイネー
ブルされ、カウンタ６６ｂでは復調信号が「０」である
ときカウントがイネーブルされる。
【００３３】カウンタ６６ａおよび６６ｂから出力され
たカウント値は、Ｄ−ＦＦ回路６８ａおよび６８ｂでパ
ルス発生回路６４からのパルスによってラッチされる。
したがって、Ｄ−ＦＦ回路６８ａおよび６８ｂでそれぞ
れラッチされたカウント値は、パルスとパルスとの間に
おける「１」および「０」の数となる。Ｄ−ＦＦ回路６
８ａおよび６８ｂでラッチされたカウント値はそれぞれ
判定器７０ａおよび７０ｂに与えられ、判定器７０ａお
よび７０ｂで「１」および「０」の数が所定値以上であ
るかどうか判定される。そして、所定値以上であればハ
イレベルの信号が出力され、ＯＲ回路７２に与えられ
る。したがって、「１」および「０」のいずれか一方の
数が所定値より大きければ、ＯＲ回路７２からハイレベ
ル信号が出力され、「１」および「０」の数のいずれも
が所定値よりも小さければＯＲ回路７２からはローレベ
ル信号が出力される。
たカウント値は、Ｄ−ＦＦ回路６８ａおよび６８ｂでパ
ルス発生回路６４からのパルスによってラッチされる。
したがって、Ｄ−ＦＦ回路６８ａおよび６８ｂでそれぞ
れラッチされたカウント値は、パルスとパルスとの間に
おける「１」および「０」の数となる。Ｄ−ＦＦ回路６
８ａおよび６８ｂでラッチされたカウント値はそれぞれ
判定器７０ａおよび７０ｂに与えられ、判定器７０ａお
よび７０ｂで「１」および「０」の数が所定値以上であ
るかどうか判定される。そして、所定値以上であればハ
イレベルの信号が出力され、ＯＲ回路７２に与えられ
る。したがって、「１」および「０」のいずれか一方の
数が所定値より大きければ、ＯＲ回路７２からハイレベ
ル信号が出力され、「１」および「０」の数のいずれも
が所定値よりも小さければＯＲ回路７２からはローレベ
ル信号が出力される。
【００３４】このように、復調信号に含まれる「１」お
よび「０」の数に応じてデータを識別することとしたの
は、復調信号にＡＲＩ信号が含まれていなければ復調信
号の「０」と「１」の数は同じであるが、復調信号にＡ
ＲＩ信号が含まれるときは、その部分の復調信号は
「０」か「１」だけとなるからである。ただし、実際に
はデータの誤りがあるため、復調信号に含まれる「１」
または「０」の数が所定値以上であればＡＲＩ信号が含
まれていると判定する。
よび「０」の数に応じてデータを識別することとしたの
は、復調信号にＡＲＩ信号が含まれていなければ復調信
号の「０」と「１」の数は同じであるが、復調信号にＡ
ＲＩ信号が含まれるときは、その部分の復調信号は
「０」か「１」だけとなるからである。ただし、実際に
はデータの誤りがあるため、復調信号に含まれる「１」
または「０」の数が所定値以上であればＡＲＩ信号が含
まれていると判定する。
【００３５】図１４を参照して、他の実施例のデータ識
別装置６０は、シフトレジスタ７４を含む。このシフト
レジスタ７４はクロック再生回路６２から再生されたク
ロックに従ってデータを取り込むとともに取り込んだデ
ータをシフトさせる。論理回路７６は、シフトレジスタ
内の「０」および「１」の数に応じてハイレベルまたは
ローレベルの信号を出力する。すなわち、図１５に示す
ようにシフトレジスタ７４内のデータに応じた信号、つ
まりデータが「１」のときハイレベルとなりデータが
「０」のときローレベルとなる信号が、ＡＮＤ回路７８
およびＮＡＮＤ回路８０に与えられ、ＡＮＤ回路７８お
よびＮＡＮＤ回路８０の出力信号がＯＲ回路８２を経て
出力される。したがって、シフトレジスタ７４内の数字
が全て「１」であるかまたは全て「０」であるとき論理
回路７６からハイレベル信号が出力され、１つでも異な
る数字が含まれていれば論理回路７６からローレベル信
号が出力される。
別装置６０は、シフトレジスタ７４を含む。このシフト
レジスタ７４はクロック再生回路６２から再生されたク
ロックに従ってデータを取り込むとともに取り込んだデ
ータをシフトさせる。論理回路７６は、シフトレジスタ
内の「０」および「１」の数に応じてハイレベルまたは
ローレベルの信号を出力する。すなわち、図１５に示す
ようにシフトレジスタ７４内のデータに応じた信号、つ
まりデータが「１」のときハイレベルとなりデータが
「０」のときローレベルとなる信号が、ＡＮＤ回路７８
およびＮＡＮＤ回路８０に与えられ、ＡＮＤ回路７８お
よびＮＡＮＤ回路８０の出力信号がＯＲ回路８２を経て
出力される。したがって、シフトレジスタ７４内の数字
が全て「１」であるかまたは全て「０」であるとき論理
回路７６からハイレベル信号が出力され、１つでも異な
る数字が含まれていれば論理回路７６からローレベル信
号が出力される。
【００３６】これらの実施例によれば、ディジタル回路
だけでＡＲＩ信号の有無が判定できるので、ディジタル
方式のコスタスループに適用でき、またデータ識別装置
を集積回路化することができる。なお、この実施例で
は、ＲＤＳ信号およびＡＲＩ信号を用いて説明したが、
この発明はこの場合に限らず、信号に含まれる「１」お
よび「０」の数によって識別されるあらゆる信号に適用
できることはもちろんである。
だけでＡＲＩ信号の有無が判定できるので、ディジタル
方式のコスタスループに適用でき、またデータ識別装置
を集積回路化することができる。なお、この実施例で
は、ＲＤＳ信号およびＡＲＩ信号を用いて説明したが、
この発明はこの場合に限らず、信号に含まれる「１」お
よび「０」の数によって識別されるあらゆる信号に適用
できることはもちろんである。
【図１】第１の発明の一実施例を示すブロック図であ
る。
る。
【図２】図１実施例の一部を示すブロック図である。
【図３】図１実施例の他の一部を示すブロック図であ
る。
る。
【図４】図１実施例のその他の一部を示すブロック図で
ある。
ある。
【図５】図１実施例の動作の一部を示すタイミング図で
ある。
ある。
【図６】図１実施例の動作の一部を示すタイミング図で
ある。
ある。
【図７】（Ａ）はＢＰＳＫ変調信号を示す波形図であ
り、（Ｂ）〜（Ｄ）は発振周波数信号を示す波形図であ
る。
り、（Ｂ）〜（Ｄ）は発振周波数信号を示す波形図であ
る。
【図８】（Ａ）はＢＰＳＫ変調信号を示す波形図であ
り、（Ｂ）は発振周波数信号を示す波形図であり、
（Ｃ）は復調信号を示す波形図である。
り、（Ｂ）は発振周波数信号を示す波形図であり、
（Ｃ）は復調信号を示す波形図である。
【図９】第１の発明の他の実施例の一部を示すブロック
図である。
図である。
【図１０】第１の発明のその他の実施例の一部を示すブ
ロック図である。
ロック図である。
【図１１】第１の発明のさらにその他の実施例の一部を
示すブロック図である。
示すブロック図である。
【図１２】第２の発明の一実施例を示すブロック図であ
る。
る。
【図１３】（Ａ）はＢＰＳＫ変調信号を示す波形図であ
り、（Ｂ）は再生クロックを示す波形図であり、（Ｃ）
はパルスを示す波形図である。
り、（Ｂ）は再生クロックを示す波形図であり、（Ｃ）
はパルスを示す波形図である。
【図１４】第２の発明の他の実施例を示すブロック図で
ある。
ある。
【図１５】図１２実施例の一部を示すブロック図であ
る。
る。
【図１６】従来技術を示すブロック図である。
１０ …コスタスループ １２ …コンパレータ １４ａ，１４ｂ，２６ａ〜２６ｄ，４２，４８，６８
ａ，６８ｂ …Ｄ−ＦＦ回路 １６ …ＶＣＯ １８ …９０°移相器 ２０ …位相比較器 ２２ …ループフィルタ ６０ …データ識別装置 ６２ …クロック再生回路 ６４ …パルス発生回路 ６６ａ，６６ｂ …カウンタ
ａ，６８ｂ …Ｄ−ＦＦ回路 １６ …ＶＣＯ １８ …９０°移相器 ２０ …位相比較器 ２２ …ループフィルタ ６０ …データ識別装置 ６２ …クロック再生回路 ６４ …パルス発生回路 ６６ａ，６６ｂ …カウンタ
Claims (10)
- 【請求項１】変調信号をディジタル化するディジタル化
手段、 制御信号によって発振周波数が制御されかつ第１発振周
波数信号および前記第１発振周波数信号に対して所定の
位相差を有する第２発振周波数信号を出力する発振周波
数信号出力手段、 前記第１発振周波数信号によってディジタル化された変
調信号をラッチする第１ラッチ手段、 前記第２発振周波数信号によって前記ディジタル化され
た変調信号をラッチする第２ラッチ手段、 前記第１ラッチ手段および前記第２ラッチ手段の出力に
基づいて前記ディジタル化された変調信号の位相と前記
第２発振周波数信号の位相とを比較する位相比較手段、
および前記位相比較手段による比較結果をフィルタリン
グするフィルタ手段を備え、前記フィルタ手段の出力を
前記制御信号とする、コスタスループ。 - 【請求項２】前記位相比較手段は、前記第１ラッチ手段
および前記第２ラッチ手段の出力の排他的論理和をとる
演算手段を含む、請求項１記載のコスタスループ。 - 【請求項３】前記位相比較手段は、前記ディジタル化さ
れた変調信号のエッジを検出するエッジ検出手段、前記
エッジ検出手段の出力と前記第１もしくは第２発振周波
数信号との時間間隔をカウントするカウンタを含む、請
求項１記載のコスタスループ。 - 【請求項４】前記フィルタ手段は、前記発振周波数信号
に応じて前記比較結果に相関する信号を順次積分する積
分手段、および前記位相比較結果と前記積分手段による
積分結果とを加算する第１加算手段を含む、請求項１な
いし３のいずれかに記載のコスタスループ。 - 【請求項５】前記積分手段は、前記比較結果および前記
積分結果を加算する第２加算手段、前記第２加算手段に
よる加算結果を前記発振周波数信号でラッチする第３ラ
ッチ手段を含み、前記第３ラッチ手段の出力を前記積分
結果とする、請求項４記載のコスタスループ。 - 【請求項６】前記積分手段は、前記比較結果および前記
積分結果を加算する第２加算手段、前記第２加算手段に
よる加算結果の絶対値がオーバフローしたことを検出す
るオーバフロー検出手段、前記オーバフロー検出手段の
検出結果に応じて前記発振周波数信号にゲートをかける
ゲート手段、および前記加算結果を前記ゲート手段の出
力に従ってラッチする第３ラッチ手段を含み、前記第３
ラッチ手段の出力を前記積分結果とする、請求項４記載
のコスタスループ。 - 【請求項７】前記発振手段は、第１定数を発生する第１
定数発生手段、第２定数を発生する第２定数発生手段、
前記制御信号に従って前記第１定数および前記第２定数
のいずれか一方を選択する選択手段、第３定数を発生す
る第３定数発生手段、前記選択手段の出力を法として前
記第３定数を順次モジュロ加算するモジュロ加算手段、
および前記モジュロ加算手段の桁上げを検出する桁上げ
検出手段を含み、前記桁上げ検出手段の出力を前記発振
周波数信号とする、請求項１ないし６のいずれかに記載
のコスタスループ。 - 【請求項８】ディジタル化された復調信号に所定データ
が含まれるか否かを識別するデータ識別装置であって、 所定長の前記復調信号に含まれる「０」および「１」の
少なくとも一方の数を検出する検出手段、および前記検
出手段による検出結果に応じて前記復調信号に前記所定
データが含まれるか否かを判別する判別手段を備える、
データ識別装置。 - 【請求項９】前記検出手段は、前記復調信号に基づいて
データクロックを再生するクロック再生手段、前記デー
タクロックに基づいて所定周期のパルスを発生させるパ
ルス発生手段、前記パルス間において前記復調信号に含
まれる「０」の数をカウントする第１カウンタ、および
前記パルス間において前記復調信号に含まれる「１」の
数をカウントする第２カウンタを含み、前記第１カウン
タおよび前記第２カウンタのカウント値を前記検出結果
とする、請求項８記載のデータ識別装置。 - 【請求項１０】前記検出手段は、前記復調信号に基づい
てデータクロックを再生するクロック再生手段、前記デ
ータクロックに従って前記復調信号を順次格納するシフ
トレジスタ、前記シフトレジスタに含まれる「０」およ
び「１」のいずれか一方の数を検出する個数検出手段を
含み、前記個数検出手段の出力を前記検出結果とする、
請求項８記載のデータ識別装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26657994A JP3540393B2 (ja) | 1994-10-31 | 1994-10-31 | コスタスループ |
| DE69535841T DE69535841D1 (de) | 1994-10-31 | 1995-10-31 | Erfassung der An- bzw. Abwesenheit eines ARI-Signals |
| US08/551,246 US5652769A (en) | 1994-10-31 | 1995-10-31 | Costas loop and data identification apparatus |
| EP95117181A EP0709992B1 (en) | 1994-10-31 | 1995-10-31 | Costas loop |
| DE69535014T DE69535014T2 (de) | 1994-10-31 | 1995-10-31 | Costas-Schleife |
| EP04027451A EP1523145B1 (en) | 1994-10-31 | 1995-10-31 | Detection of the presence or absence of an ARI signal. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26657994A JP3540393B2 (ja) | 1994-10-31 | 1994-10-31 | コスタスループ |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003176301A Division JP3702281B2 (ja) | 2003-06-20 | 2003-06-20 | データ識別装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08130567A true JPH08130567A (ja) | 1996-05-21 |
| JP3540393B2 JP3540393B2 (ja) | 2004-07-07 |
Family
ID=17432775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26657994A Expired - Lifetime JP3540393B2 (ja) | 1994-10-31 | 1994-10-31 | コスタスループ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5652769A (ja) |
| EP (2) | EP0709992B1 (ja) |
| JP (1) | JP3540393B2 (ja) |
| DE (2) | DE69535841D1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2756685A1 (fr) * | 1996-12-03 | 1998-06-05 | Philips Electronics Nv | Synthetiseur de frequence programmable a faible sensibilite au bruit de phase |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3806815A (en) * | 1973-03-06 | 1974-04-23 | Nasa | Decision feedback loop for tracking a polyphase modulated carrier |
| US4344178A (en) * | 1980-09-26 | 1982-08-10 | Harris Corporation | Costas loop QPSK demodulator |
| FR2581277A1 (fr) * | 1985-04-30 | 1986-10-31 | Labo Electronique Physique | Circuit de recuperation de l'onde porteuse de systemes de transmissions numeriques |
| DE3516282A1 (de) * | 1985-05-07 | 1986-11-13 | Blaupunkt Werke Gmbh | Digitaler demodulator |
| US4704582A (en) * | 1986-10-07 | 1987-11-03 | Motorola, Inc. | Gated demodulator for shaped BPSK signals |
| DE3716025A1 (de) * | 1987-05-14 | 1988-12-01 | Blaupunkt Werke Gmbh | Digitaler demodulator |
| US5025455A (en) * | 1989-11-30 | 1991-06-18 | The United States Of America As Represented By The Administer, National Aeronautics And Space Administration | Phase ambiguity resolution for offset QPSK modulation systems |
| FR2689712B1 (fr) * | 1992-04-03 | 1994-08-19 | Alcatel Telspace | Dispositif de démodulation de signaux numériques modulés selon une technique à constellations de modulation alternées. |
| DE4234603C2 (de) * | 1992-10-14 | 1995-08-10 | Blaupunkt Werke Gmbh | Demodulator- und Fehlerkorrektur-Schaltung für Radio-Daten-Signale |
| EP0618700A1 (en) * | 1993-04-02 | 1994-10-05 | ALCATEL BELL Naamloze Vennootschap | Data synchronization device |
| JPH0787145A (ja) * | 1993-09-16 | 1995-03-31 | Toshiba Corp | Ａｆｃ回路 |
| US5528195A (en) * | 1995-05-09 | 1996-06-18 | Panasonic Technologies, Inc. | Selective type quadrature demodulator |
-
1994
- 1994-10-31 JP JP26657994A patent/JP3540393B2/ja not_active Expired - Lifetime
-
1995
- 1995-10-31 EP EP95117181A patent/EP0709992B1/en not_active Expired - Lifetime
- 1995-10-31 EP EP04027451A patent/EP1523145B1/en not_active Expired - Lifetime
- 1995-10-31 DE DE69535841T patent/DE69535841D1/de not_active Expired - Lifetime
- 1995-10-31 DE DE69535014T patent/DE69535014T2/de not_active Expired - Lifetime
- 1995-10-31 US US08/551,246 patent/US5652769A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP1523145A3 (en) | 2005-06-22 |
| EP0709992B1 (en) | 2006-05-31 |
| DE69535014D1 (de) | 2006-07-06 |
| JP3540393B2 (ja) | 2004-07-07 |
| EP0709992A3 (en) | 2000-07-19 |
| US5652769A (en) | 1997-07-29 |
| EP1523145A2 (en) | 2005-04-13 |
| EP1523145B1 (en) | 2008-09-10 |
| DE69535014T2 (de) | 2007-01-04 |
| EP0709992A2 (en) | 1996-05-01 |
| DE69535841D1 (de) | 2008-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3414052B2 (ja) | 位相変調信号復調方式 | |
| CA2061524C (en) | Phase/frequency comparator for timing recovering circuit | |
| JPS63151246A (ja) | 同期復調装置における搬送波の同期を得るための方法及び装置 | |
| US4965810A (en) | Digital differential phase-shift keyed decoder | |
| US5317602A (en) | Base-band delayed detector with synchronizing circuit | |
| JP3570902B2 (ja) | 位相周波数検出器およびそれが組み込まれた位相ロックループ回路 | |
| JPS5835428B2 (ja) | 搬送波再生回路 | |
| EP0493607B1 (en) | Clock regenerating circuit | |
| JPH08130567A (ja) | コスタスループおよびデータ識別装置 | |
| JPH11146028A (ja) | 搬送波再生回路 | |
| JP3702281B2 (ja) | データ識別装置 | |
| KR100389845B1 (ko) | 디지털 수신기를 동기화하는 장치 | |
| JP4009373B2 (ja) | Ｐｓｋ変調波キャリア再生回路及びその再生方法並びにその制御プログラムを記録した記録媒体 | |
| US5235290A (en) | Method and apparatus for smoothing out phase fluctuations in a monitored signal | |
| JP3462786B2 (ja) | デジタル復調装置 | |
| JP3252670B2 (ja) | Ｐｓｋ搬送波信号再生装置 | |
| JP3048134B2 (ja) | クロック信号再生装置 | |
| JP2536428B2 (ja) | 同期検出回路 | |
| JP3097582B2 (ja) | 周波数掃引回路 | |
| JP3019434B2 (ja) | 周波数シンセサイザ | |
| JPH04326644A (ja) | Ｍｓｋ復調回路の同期検出装置 | |
| JPS5856298B2 (ja) | フエ−ズロツクル−プ | |
| JPH0410777B2 (ja) | ||
| JPS62189849A (ja) | オフセツトｑｐｓｋ変調波の識別点判定装置 | |
| JPH08130468A (ja) | 位相同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040309 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040325 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110402 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120402 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140402 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |