JPH0787145A

JPH0787145A - Ａｆｃ回路

Info

Publication number: JPH0787145A
Application number: JP5229780A
Authority: JP
Inventors: Noboru Taga; 昇多賀; Tatsuya Ishikawa; 石川　　達也; Susumu Komatsu; 進小松
Original assignee: Toshiba Corp; Toshiba AVE Co Ltd
Current assignee: Toshiba Corp; Toshiba AVE Co Ltd
Priority date: 1993-09-16
Filing date: 1993-09-16
Publication date: 1995-03-31
Also published as: EP0649237A1; CA2132145A1; KR970007618B1; KR950010444A; US5440268A

Abstract

(57)【要約】【目的】シンボルレートの±１／４まで周波数引き込み
範囲を拡大する。【構成】入力変調波が検波器２、３で検波され、シンボ
ルレートの２倍のクロックでＡ／Ｄ変換器６、７でデジ
タル化され、デジタルＬＰＦ８、９を介して、複素乗算
器１１で再生キャリアと乗算され、演算出力は周波数誤
差検出回路３３に入力される。この回路３３ではシンボ
ルタイミングのサンプル値とシンボル中間タイミングの
サンプル値とを用い周波数誤差信号を得、またシンボル
タイミングの前後のサンプル値より前記変調波のパター
ンを検出し、前記周波数誤差信号が有効か否かを判定し
第１の有効信号を得、またシンボル中間タイミングのサ
ンプル値の絶対値を検出し、前記周波数誤差信号が有効
か否かを判定し第２の有効信号を得る。第１及び第２の
有効信号によって有効であると示された場合に前記周波
数誤差信号を局部発振手段２２、２３の制御信号として
出力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、衛星通信及び衛星放
送等において利用されるＱＰＳＫ変調（４相位相変調）
波の復調システムに有効なＡＦＣ回路に関する。

【０００２】

【従来の技術】映像信号または音声信号等を伝送するシ
ステムにおいて、高品質な伝送及び周波数利用効率の向
上に役立つデジタル変調技術があり、従来からマイクロ
波地上通信及び業務用の衛星通信分野で用いられてい
る。デジタル変調方式としては、地上マイクロ波回線等
では周波数利用効率のよい１６ＱＰＡＭ（１６値直交振
幅変調）、６４ＱＰＡＭ（６４値直交振幅変調）などが
用いられ、衛星回線では伝送符号誤り率の小さいＢＰＳ
Ｋ（２相位相変調）、ＱＰＳＫ（４相位相変調）方式等
が一般に用いられてきた。

【０００３】図８は、従来の復調装置のブロックであ
る。入力端子１に導入されたＱＰＳＫ変調波は、分配さ
れて同相検波器２、及び直交検波器３へ供給される。検
波器２及び３へ与えられる局部発振信号（以下局発と略
称する）は、固定周波数の局部発振器５の局発が分配器
４で、０度位相の局発、９０度位相の局発とされたもの
である。検波器２、３の出力はそれぞれＡ／Ｄ変換器６
及び７に入力され、デジタル値に変換される。さらにデ
ジタル化された検波出力は同一の周波数伝達特性を有す
るデジタル低域通過フィルタ（ＬＰＦ）８及び９にそれ
ぞれ入力され、スペクトル整形される。これらのデジタ
ル低域通過フィルタ８、９はデジタルデータ伝送におけ
る符号間干渉防止に要求される伝送特性を形成するフィ
ルタであり、一般に送信側のフィルタ特性と組合わせら
れたとき、いわゆるロールオフ特性が得られるように設
計されている。故に、デジタル低域通過フィルタ８、９
の出力において、各検波出力はアイ開口率が十分大きく
なるようにスペクトル整形される。デジタル低域通過フ
ィルタ８、９のそれぞれの出力は分岐されて、一方はク
ロック再生回路１０に供給され、信号中のシンボルタイ
ミング成分が抽出されて、Ａ／Ｄ変換器６及び７の変換
クロック入力へフィードバックされる。分岐された各デ
ジタル低域通過フィルタ８、９の出力は、複素乗算器１
１にそれぞれ入力される。

【０００４】複素乗算器１１は、中間周波数帯における
周波数変換器即ちミキサと全く同じ動作をベースバンド
帯で実現できる（複素数を用いない実数形式の乗算器は
検波動作を行うことはできても、負の周波数成分を表現
できないので一般的周波数変換器とはならない）。複素
乗算器１１の出力は、位相比較器１２に入力され、入力
信号と後述する数値制御発振器（ＮＣＯ）１５との位相
差が検出される。位相比較器１２の出力（位相差情報）
は、データ判定回路１３に入力される。データ判定回路
１３は、位相差情報からＱＰＳＫデータを判定し、つま
り復調しその復調データを出力する。

【０００５】また位相比較器１２からのこの位相差情報
は、キャリア再生のためにループフィルタ１４を介して
数値制御発振器１５の周波数制御端子へ入力される。数
値制御発振器１５は、オーバーフローを禁止しない累積
加算回路であり、周波数制御端子に入力される信号の値
に応じてそのダイナミックレンジまでの加算動作を行う
ため、発振状態となりその発振周波数は、制御信号の値
で変化する。即ち、アナログ回路における電圧制御発振
回路（ＶＣＯ）と全く同じように動作する。一般のＶＣ
Ｏと異なる点は、その発振周波数が非常に安定している
ことであり、いわゆる水晶を用いたＶＣＯ（ＶＣＸＯ）
以上の安定性とＶＣＸＯでは実現できない広い周波数可
変範囲を有する特徴がある。この数値制御発振器１５の
出力は、２つに分配されてそれぞれサイン及びコサイン
特性を有するデータ変換回路１６及び１７を経て複素乗
算器１１に戻る。この一巡のループは完全デジタル構成
のＰＬＬである。ループフィルタ１４に完全積分系を有
する回路が含まれていれば、ＰＬＬの周波数引き込み範
囲は原理的に無限大でありＰＬＬとして理想的な動作が
期待できる。

【０００６】また、Ａ／Ｄ変換器６、７以降はすべてデ
ジタル信号処理であり、ＩＣ化すれば無調整で復調装置
を実現でき、かつ非常にコンパクトな装置とできる。次
にこのシステムには、ＡＦＣループが形成されている。
即ち、位相比較器１２から出力された位相誤差信号は、
周波数誤差検出回路１９に供給される。周波数誤差検出
回路１９は、入力と局発との周波数誤差を検出する。こ
の周波数誤差成分は、ＡＦＣループフィルタ２０で平滑
化されてラッチ回路２１を経て数値制御発振器２２の周
波数制御端子に供給される。数値制御発振器２２の発振
出力は、鋸状波の信号であるために、サイン、またはコ
サインの変換特性を持つデータ変換器２４に入力され
る。データ変換器２４の出力は、Ｄ／Ａ変換器１５に供
給されアナログ信号に変換される。このＤ／Ａ変換器２
５の出力は、周波数逓倍回路を構成する位相検波器２６
に供給される。周波数逓倍回路から出力された発振出力
は、局発として分配器４に入力され、先に説明した９０
度の局発と、０度の局発とに分配される。

【０００７】ＡＦＣ動作により周波数離調が十分小さく
なると、周波数誤差検出回路１９の周波数誤差検出出力
が変化する。これにより周波数誤差検出回路１９から
は、ループ切換え信号が出力されるとともにＡＦＣホー
ルド信号が出力される。この信号は実質的に同一であ
る。ループ切換え信号は、ＰＬＬにおけるループフィル
タ１４を動作状態に切換える。これによりＰＬＬ動作が
開始され、またＡＦＣループにおける誤差情報は、ＡＦ
Ｃ状態が最良の状態でホールドされる。ＰＬＬ動作は、
キャリア同期となるように引き込み動作を開始する。

【０００８】次に、先の周波数変換器２３における周波
数逓倍回路について説明する。周波数逓倍回路は、位相
検波器２６、この検波出力を増幅する増幅器２７、この
増幅器２７の出力が周波数制御端子に供給される電圧制
御発振器２８、この電圧制御発振器２８の出力をＮ分周
する分周器２９からなる。分周器２９の出力は位相検波
器２６に供給されている。この回路はＰＬＬを構成して
いる。例えばＤ／Ａ変換器２５の出力が４．３７５ＭＨ
ｚであり、分周器２９の分周比が３２であれば、電圧制
御発振器２８の発振周波数は１４０ＭＨｚとなる。なお
周波数誤差がない状態で数値制御発振器２２の発振周波
数を４．２７５ＭＨｚとするには、予め数値制御発振器
２２の周波数制御入力にこの発振周波数に相当するオフ
セット分を加えておけばよい。

【０００９】この結果、数値制御発振器２２から電圧制
御発振器２８までを１つの１４０ＭＨｚ数値制御発振器
と見なすことができる。故に、この発振周波数は極めて
安定であり通常の電圧制御発振器の数１０倍の安定度を
得ることができる。なお、周波数逓倍回路に含まれてい
る増幅器２７は通常はループフィルタであるが、この場
合にはなるべく周波数逓倍回路の応答を高速にしたほう
がＡＦＣループ全体の設計が容易になる利点がある。故
に、ここでは敢えてループフィルタとせず、単に増幅器
として示してある（周波数逓倍回路の応答が低速である
と、この時定数がＡＦＣループフィルタの時定数の総合
特性で決定される）。電圧制御発振器２８の出力は、０
度と９０度の分配器４に入力されて、それぞれ同相検波
及び直交検波の局発とされる。

【００１０】この装置での局発は、周波数誤差出力でフ
ィードバック制御されているために、ほとんど周波数離
調のない状態で直交同期検波される。故にデジタル低域
通過フィルタでスペクトル整形されるときにスペクトル
が削りとられることもなく、ほぼ理想的な状態で復調可
能である。

【００１１】また、前述のようにキャリア再生ＰＬＬ内
部には大きな遅延素子を含まないので、ジッタ特性の良
好なキャリア再生動作が可能である。またＰＬＬの周波
数引き込み範囲も広くとれるのでＡＦＣ動作に非常に厳
密な特性は要求されない。即ち、このＰＬＬ回路のプル
インレンジ内の周波数誤差が残留してもキャリア再生動
作は可能である。

【００１２】図９（Ａ）は、ＡＦＣループ用の数値制御
発振器２２の具体例である。この数値制御発振器２２
は、ＰＬＬにおける数値制御発振器１５と内容は同じで
ある。周波数制御端子２００に入力された信号は、加算
器２０１の一方の入力に供給され、他方の入力には加算
器２０１の出力がラッチ回路２０２で１クロック分遅延
されて入力される。この結果、ラッチ回路２０２の出力
は、同図中に示すようにアキュムレータとして動作し鋸
状波を出力する。この発振周波数はクロックが固定周波
数であれば制御端子２００に加えられる数値により制御
することができる。

【００１３】図９（Ｂ）は、上記実施例における周波数
誤差検出回路１９の構成例である。入力端子３００には
位相誤差信号が入力されているものとする。デジタル変
調波のシンボルタイミングをクロックとするラッチ回路
３０１及び減算器３０２から構成される回路はデジタル
変調波の各シンボル間の位相変化を検出する。このこと
は周波数誤差を求めていることに他ならない。故にこの
出力は、周波数誤差検出出力としても出力端子３０３へ
出力される。また周波数誤差検出出力は、低域通過フィ
ルタ３０４へも分岐され、ここで十分平滑化された後、
正負の符号を除去する絶対値回路３０５を経て２値化回
路３０６で２値化される。この２値化出力はＡＦＣ又は
ＰＬＬのどちらの動作を行うべきかを制御する信号（先
のＡＦＣホールド及びループ切換え信号）として出力さ
れる。

【００１４】

【発明が解決しようとする課題】上記したシステムのＡ
ＦＣ回路は、周波数引き込み範囲の問題がある。このＡ
ＦＣ回路は、周波数誤差検出をシンボル間の位相変化で
求めているため、周波数誤差検出はＱＰＳＫ変調波のシ
ンボルレートの±１／８までしか求めることができな
い。したがってＡＦＣ回路の周波数引き込み範囲は、Ｑ
ＰＳＫ変調波のシンボルレートの±１／８であり、それ
以上の周波数ずれには対応できない。そこでこの発明
は、シンボルレートの±１／４まで周波数引き込み可能
なＡＦＣ回路を提供することを目的とする。

【００１５】

【課題を解決するための手段】この発明は、変調波入力
に対して局部発振器からの局部発振周波数信号を乗算す
ることにより検波出力を得る手段と、前記検波出力をシ
ンボルレートの２倍の周波数のクロックでデジタル変換
するデジタル変換手段と、前記デジタル変換手段の出力
のシンボルタイミングのサンプル値とシンボル中間タイ
ミングのサンプル値とを用いて周波数誤差信号を出力す
る周波数誤差検出手段と、前記シンボルタイミングの前
後のサンプル値より前記変調波入力のパターンを検出
し、この検出結果から前記周波数誤差信号が有効である
か否かを判定し、第１の有効信号を出力する第１の有効
判定手段と、前記シンボル中間タイミングのサンプル値
の絶対値を検出し、この検出結果から前記周波数誤差信
号が有効であるか否かを判定し、第２の有効信号を出力
する第２の有効判定手段と、前記第１及び第２の有効信
号によって有効であると示された場合に前記周波数誤差
信号を前記局部発振器の発振周波数制御用の周波数制御
信号として出力する有効周波数誤差抽出手段とを備える
ものである。

【００１６】

【作用】上記の手段により、シンボルレートの２倍の周
波数のクロックでサンプリングし、シンボルタイミング
のサンプル値とシンボル中間タイミングのサンプル値と
を用いて、シンボルタイミングサンプル間の象限変化と
その中間タイミングサンプルの象限情報により周波数誤
差の方向を検出することができ、ＡＦＣの周波数引き込
み範囲をＱＰＳＫ変調波のシンボルレートの±１／４ま
で拡大することができる。

【００１７】

【実施例】以下、この発明の実施例を図面を参照して説
明する。図１はこの発明の一実施例である。先の図８で
説明した回路と同一部分には同一符号を付している。

【００１８】入力端子１に導入されたＱＰＳＫ変調波
は、分配されて同相検波器２、及び直交検波器３へ供給
される。検波器２及び３へ与えられる局部発振信号（以
下局発と略称する）は、固定周波数の局部発振器５の局
発が分配器４で、０度位相の局発、９０度位相の局発と
されたものである。検波器２、３の出力はそれぞれＡ／
Ｄ変換器６及び７に入力され、デジタル値に変換され
る。

【００１９】ここで、Ａ／Ｄ変換器６、７は、後述する
クロック再生回路１０から供給されるＱＰＳＫ変調波の
シンボルレートの２倍の周波数のクロックでデジタル化
を行っている。

【００２０】デジタル化された検波出力は、同一の周波
数伝達特性を有するデジタル低域通過フィルタ（ＬＰ
Ｆ）８及び９にそれぞれ入力され、スペクトル整形され
る。これらのデジタル低域通過フィルタ８、９はデジタ
ルデータ伝送における符号間干渉防止に要求される伝送
特性を形成するフィルタであり、一般に送信側のフィル
タ特性と組合わせられたとき、いわゆるロールオフ特性
が得られるように設計されている。故に、デジタル低域
通過フィルタ８、９の出力において、各検波出力はアイ
開口率が十分大きくなるようにスペクトル整形される。
デジタル低域通過フィルタ８、９の出力は、複素乗算器
１１にそれぞれ入力される。

【００２１】複素乗算器１１は、中間周波数帯における
周波数変換器即ちミキサと全く同じ動作をベースバンド
帯で実現できる（複素数を用いない実数形式の乗算器は
検波動作を行うことはできても、負の周波数成分を表現
できないので一般的周波数変換器とはならない）。複素
乗算器１１の出力は、４つに分岐され、クロック再生回
路１０、データ再生回路３０、位相比較器１２、周波数
誤差検出回路３３に入力される。クロック再生回路１０
では、信号中のシンボルタイミング成分が抽出されて、
Ａ／Ｄ変換器６及び７の変換クロック入力にフィードバ
ックされる。データ再生回路１０では、シンボルタイミ
ングの入力信号を２値化し、即ちＱＰＳＫデータを再生
し、出力端子にＩデータ及びＱデータを出力する。

【００２２】また位相比較器１２では、入力信号と数値
制御発振器１５との位相差が検出される。この位相比較
器１２からの位相差情報は、キャリア再生のためにルー
プフィルタ３１を介して数値制御発振器１５の周波数制
御端子に入力される。この数値制御発振器１５の出力
は、２つに分配されてそれぞれサイン及びコサイン特性
を有するデータ変換回路１６及び１７を経て複素乗算器
１１に戻る。この一巡のループは完全デジタル構成のＰ
ＬＬである。

【００２３】次に、ＡＦＣループについて説明する。複
素乗算器１１の出力は、周波数誤差検出回路３３に入力
され、ここでは、入力と局発との周波数誤差の生じてい
る方向が検出される。この周波数誤差検出回路３３につ
いては、後でさらに詳しく説明する。

【００２４】周波数誤差検出回路３３からの出力は、Ａ
ＦＣループフィルタ３４で平滑された後、数値制御発振
器２２の周波数制御端子に供給される。数値制御発振器
２２の発振出力は、鋸歯状波のためサイン又はコサイン
の変換特性を持つデータ変換回路２４に入力される。デ
ータ変換回路２４の出力は、周波数逓倍回路２３を構成
する位相検波器２６に供給される。周波数逓倍回路２３
から出力された発振出力は、局発として分配器４に入力
されて、先の９０度の局発と０度の局発となる。

【００２５】ループ切換え制御回路３５からは、動作開
始時はＡＦＣが動作し、ＰＬＬは動作しないようにルー
プ切換え信号が出力され、ＰＬＬループフィルタ３１及
びＡＦＣループフィルタ３４に与えられる。その後、一
定時間が経過するとＡＦＣがホールド状態に制御され、
ＰＬＬが動作を開始するように制御される。

【００２６】図２は、周波数誤差検出の原理を説明する
ために示した図である。図２はΔｆの周波数ずれが存在
するときのＩ−Ｑベクトル図である。図２（Ａ）におい
て、ｎ番目のシンボルが白丸の位置のとき、Δｆの周波
数ずれが存在するために、ｎ＋１番目のシンボルは黒丸
の位置に現れる。このとき例えば、ｎ番目のシンボルが
第１象限に存在し、ｎ＋１番目のシンボルが第３象限に
現れるようなシンボルが対角に移動する場合の中間点の
サンプルは黒四角の位置のように第２象限に現れる。こ
のようにシンボルが対角に移動したときその中間のサン
プルがどの象限に存在するかにより、周波数ずれの方向
を検出することができる。また図２（Ｂ）に示すよう
に、周波数ずれΔｆが存在する場合にもΔｆの大きさ及
びシンボルの位相によっては、上記と同様にシンボルが
第１象限から第３象限に移動する場合にもその中間点が
第４象限に現れることがある。これは逆方向の周波数ず
れを検出したことを意味し、誤検出ということになる。
そこでこのような誤検出を取り除くために、中間点が破
線で示した中に存在するときはその周波数誤差信号を無
効とする、いわゆる不感帯を設ける。この手法により、
シンボルレートの±１／４までの周波数ずれの方向を検
出することが可能となる。

【００２７】次に、周波数誤差検出回路３３について説
明する。図３は周波数誤差検出回路３３の具体的構成例
を示している。ｆｓはシンボルタイミングに同期したシ
ンボルレートの周波数のクロックであり、２ｆｓはシン
ボルレートの２倍の周波数のクロックである。入力端子
６１、６２にはそれぞれシンボルレートの２倍の周波数
のクロックでサンプリングされたＩ信号とＱ信号が供給
される。この信号は、周波数誤差判定回路６３、第１の
有効判定回路６４、第２の有効判定回路６６に入力され
る。

【００２８】周波数誤差判定回路６３は、シンボルタイ
ミングのサンプル値の象限情報とシンボル中間タイミン
グのサンプル値の象限情報とにより周波数ずれの方向を
検出し、周波数誤差信号として出力する。周波数誤差判
定回路６３は、Ｉ信号及びＱ信号を２ｆｓのクロックで
ラッチするラッチ回路６８を有する。そしてこのラッチ
回路６８の出力が供給されるラッチ回路６９（クロック
２ｆｓで動作）及びラッチ回路７０（クロックｆｓで動
作）を有する。ラッチ回路７０には、ラッチ回路６９の
出力も供給されている。ラッチ回路７０の出力は、判定
ＲＯＭ７１に供給されている。判定ＲＯＭ７１には、Ｉ
信号及びＱ信号のシンボルタイミングのサンプル値の象
限情報（符号ビット）と、シンボル中間タイミングのサ
ンプル値の象限情報（符号ビット）とが入力されること
になる。これらの情報を用いて判定ＲＯＭ７１は、図４
に示すような出力を得る。図４（Ａ）は象限情報の符号
ビットを示している。また図４（Ｂ）は、シンボルタイ
ミングのサンプル値、シンボル中間タイミングのサンプ
ル値の各符号ビットに応じて判定ＲＯＭ７１から出力さ
れるデータである。判定ＲＯＭ７１から出力されるデー
タは、有効周波数誤差抽出回路６７のラッチ回路８３に
与えられる。

【００２９】第１の有効判定回路６４は、シンボルタイ
ミングのサンプル値が連続する２サンプル間で対角の象
限に移動したか否かを検出する回路であり、第１の有効
判定信号を出力する。Ｉ信号及びＱ信号が供給されるラ
ッチ回路（クロックｆｓで動作）を有し、このラッチ回
路７２から出力されるＩ信号の符号ビット、Ｑ信号の符
号ビットは、それぞれイクスクルーシブオア回路７３、
７４の各一方端に供給される。このイクスクルーシブオ
ア回路７３、７４の他方の入力端には、先のラッチ回路
７０の出力（Ｑ信号の符号ビット、Ｉ信号の符号ビッ
ト）が供給されている。イクスクルーシブオア回路７
３、７４は、それぞれ前後のサンプル値の符号ビットが
第１、第２入力として与えられることになる。イクスク
ルーシブオア回路７３、７４の出力は、アンド回路７５
に入力される。これにより、シンボルタイミングのサン
プル値が連続する２サンプル間で対角の象限に移動した
か否かを検出し、移動した場合は論理１の第１の有効判
定信号を出力する。

【００３０】第２の有効判定回路６５は、シンボル中間
タイミングのサンプル値の絶対値が所定の値より大きい
か否かを判定し、大きい場合には有効とする第２の有効
判定信号を出力する。Ｉ信号及びＱ信号は、ラッチ回路
（クロック２ｆｓで動作）に入力され、続いてラッチ回
路７７（クロックｆｓで動作）に入力される。ラッチ回
路７７から得られるＩ信号のシンボル中間タイミングの
サンプルは絶対値回路７８へ、Ｑ信号のシンボル中間タ
イミングのサンプルは絶対値回路７９へ入力される。各
絶対値回路７８、７９の出力は、比較器８０、８１に入
力されて基準値と比較される。ここで、比較器８０、８
１は入力が基準値より大きい場合は論理１を出力し、小
さい場合は論理０を出力する。比較器８０、８１の出力
は、オア回路８２を介して、第２の有効信号としてアン
ド回路６６の一方の入力端に供給されている。アンド回
路６６の他方の入力端には、第１の有効信号が供給され
る。アンド回路６６の出力は、有効周波数誤差抽出回路
６７のラッチ回路８３のクリア入力端に供給されてい
る。

【００３１】有効周波数誤差抽出回路６７は、第１の有
効判定信号と第２の有効判定信号の論理積をとった信号
により、周波数誤差判定回路６３からの周波数誤差信号
をリセットする。つまり、シンボルタイミングのサンプ
ルが対角の象限に移動し、かつＩ信号またはＱ信号のシ
ンボル中間タイミングのサンプルの絶対値が所定の値よ
り大きいときに、周波数誤差判定回路６３からの周波数
誤差信号がラッチされて出力される。

【００３２】図５（Ａ）には、ＡＦＣのＣ／Ｎに対する
周波数引き込み時間を求めた計算機シミュレーション結
果を示す。ここでは、ＱＰＳＫ変調波のシンボルレート
を２０ＭＨｚ、初期の周波数ずれを３．５ＭＨｚ、第２
の有効判定回路６５の所定の値（不感帯の領域を決定す
る値）を図５（Ｂ）に示すようにＩ信号、Ｑ信号それぞ
れのシンボル位置の１／２とし、３回のシミュレーショ
ン結果の平均で示している。Ｃ／Ｎ＝２ｄＢにおいても
１５０ｍｓｅｃ程度で引き込めることがわかる。

【００３３】図６はこの発明に係わる周波数誤差検出回
路の他の実施例である。図３の周波数誤差検出回路と同
一部分には同一符号を付している。この実施例の場合、
図３の実施例に比べて、第２の有効判定回路１００とＣ
／Ｎ検出回路１０１の部分が異なる。Ｉ信号とＱ信号
は、Ｃ／Ｎ検出回路１０１にも入力される、Ｃ／Ｎ検出
回路１０１では、シンボルタイミングのサンプル値の絶
対値の分散を求めることにより、Ｃ／Ｎを検出し、Ｃ／
Ｎ検出信号を第２の有効判定回路１００に与える。Ｃ／
Ｎ検出信号は、第２の有効判定回路１００においては、
不感帯の大きさを調整する信号として利用されるもの
で、図３に示した比較器８０、８１に与えられている基
準信号を可変とするものである。Ｃ／Ｎが低いときは、
不感帯を大きくし、誤検出を減らすように利用され、こ
れにより周波数引き込み時間を短くすることができる。

【００３４】図７は、この発明のさらに他の実施例を示
している。図１の実施例と同一部分には同一符号を付し
ている。図１の実施例と異なる部分は、乗算器２、３の
局発を得るための発振器が固定周波数の局部発振器４０
であること、Ａ／Ｄ変換器６、７の出力が複素乗算器４
１に入力され、この複素乗算器４１の出力がデジタル低
域通過フィルタ８、９に入力されることである。さら
に、ＮＣＯ２２の出力が、サイン特性とコサイン特性の
キャリアを得るデータ変換回路４２に入力され、このデ
ータ変換回路４２からのキャリアが複素乗算器４１に入
力されることである。入力変調波は、固定周波数の局部
発振器４０からの０度位相の局発と、９０度位相の局発
により同相及び直交検波される。検波器２、３からの検
波出力は、Ａ／Ｄ変換器６、７でデジタル化された後、
複素乗算器４１で複素乗算される。複素乗算結果は、デ
ジタル低域通過フィルタ８、９を通って、複素乗算器１
１に入力される。ここでの複素乗算結果は、周波数誤差
検出回路３３に入力される。周波数誤差検出回路３３か
ら得られた周波数誤差信号は、先の実施例と同様に取り
出され、数値制御発振器２２の発振周波数を制御する。
数値制御発振器２２の発振出力は、サイン及びコサイン
の変換特性を持つデータ変換回路４２に入力される。こ
のデータ変換回路４２から得られた変換出力は、周波数
変換キャリアとして複素乗算器４１に供給される。この
一巡のループによりＡＦＣループが構成されている。こ
の発明は、上記の実施例に限定されるものではなく、そ
の要旨を変更しない範囲で種々な変形実施が可能であ
る。

【００３５】

【発明の効果】以上説明したようにこの発明によれば、
シンボルレートの２倍の周波数のクロックでサンプリン
グし、シンボルタイミングのサンプルとシンボル中間タ
イミングのサンプルを用い、シンボルタイミングのサン
プル間の象限変化とその中間タイミングのサンプルの象
限情報により周波数誤差の方向を検出し、ＱＰＳＫ変調
波のシンボルレートの±１／４までの周波数離調を引き
込むことができる。

【図面の簡単な説明】

【図１】この発明の一実施例を示す図。

【図２】周波数誤差検出の原理説明図。

【図３】図１の周波数誤差検出回路の具体的構成例を示
す図。

【図４】図３の周波数誤差判定回路の動作説明のために
示した説明図。

【図５】図１のシステムの周波数引き込み時間をシミュ
レーションした結果とその動作の不感帯の例を示す図。

【図６】図３の周波数誤差判定回路の他の構成例を示す
図。

【図７】この発明の他の実施例を示す図。

【図８】従来のＱＰＳＫ復調装置を示す図。

【図９】図８の数値制御発振器及び周波数誤差検出回路
を示す図。

【符号の説明】

２…同相検波器、３…直交検波器、４…分配器、６、７
…Ａ／Ｄ変換器、８、９…デジタル低域通過フィルタ、
１０…クロック再生回路、１１…複素乗算器、１２…位
相比較器、１４…ループフィルタ、１５…数値制御発振
器、１６、１７…データ変換器、２１…ラッチ回路、２
２…数値制御発振器、２４…データ変換器、２６〜２９
…周波数逓倍回路、３３…周波数誤差検出回路、３４…
ＡＦＣループフィルタ、３５…ループ切換え制御回路。

───────────────────────────────────────────────────── フロントページの続き (72)発明者小松進東京都港区新橋３丁目３番９号東芝エー・ブイ・イー株式会社内

Claims

【特許請求の範囲】

【請求項１】変調波入力に対して局部発振器からの局部
発振周波数信号を乗算することにより検波出力を得る手
段と、前記検波出力をシンボルレートの２倍の周波数のクロッ
クでデジタル変換するデジタル変換手段と、前記デジタル変換手段の出力のシンボルタイミングのサ
ンプル値とシンボル中間タイミングのサンプル値とを用
いて周波数誤差信号を出力する周波数誤差検出手段と、前記シンボルタイミングの前後のサンプル値より前記変
調波入力のパターンを検出し、この検出結果から前記周
波数誤差信号が有効であるか否かを判定し、第１の有効
信号を出力する第１の有効判定手段と、前記シンボル中間タイミングのサンプル値の絶対値を検
出し、この検出結果から前記周波数誤差信号が有効であ
るか否かを判定し、第２の有効信号を出力する第２の有
効判定手段と、前記第１及び第２の有効信号によって有効であると示さ
れた場合に前記周波数誤差信号を前記局部発振器の発振
周波数制御用の周波数制御信号として出力する有効周波
数誤差抽出手段とを具備したことを特徴とするＡＦＣ回
路。
【請求項２】変調波入力に対して局部発振器からの局部
発振周波数信号を乗算することにより検波出力を得る手
段と、前記検波出力をシンボルレートの２倍の周波数のクロッ
クでデジタル変換するデジタル変換手段と、前記デジタル変換手段の出力に周波数変換キャリアを乗
算して複素乗算を施し周波数変換を得る周波数変換手段
と、前記周波数変換手段の出力のシンボルタイミングのサン
プル値とシンボル中間タイミングのサンプル値とを用い
て周波数誤差信号を出力する周波数誤差検出手段と、前記シンボルタイミングの前後のサンプル値より前記変
調波入力のパターンを検出し、この検出結果から前記周
波数誤差信号が有効であるか否かを判定し、第１の有効
信号を出力する第１の有効判定手段と、前記シンボル中間タイミングのサンプル値の絶対値を検
出し、この検出結果から前記周波数誤差信号が有効であ
るか否かを判定し、第２の有効信号を出力する第２の有
効判定手段と、前記第１及び第２の有効信号によって有効であると示さ
れた場合に前記周波数誤差信号を前記周波数変換キャリ
アの発振周波数制御用の周波数制御信号として出力する
有効周波数誤差抽出手段とを具備したことを特徴とする
ＡＦＣ回路。
【請求項３】前記第２の有効判定手段は、前記変調波入
力のＣ／Ｎを検出し、Ｃ／Ｎ検出結果に基づいて前記第
２の有効信号の判定基準を、Ｃ／Ｎが低いときに判定基
準を大きくするように変化させることを特徴とする請求
項１又は２記載のＡＦＣ回路。