JPH08136590A - Current detection circuit and current monitoring device - Google Patents
Current detection circuit and current monitoring deviceInfo
- Publication number
- JPH08136590A JPH08136590A JP6272530A JP27253094A JPH08136590A JP H08136590 A JPH08136590 A JP H08136590A JP 6272530 A JP6272530 A JP 6272530A JP 27253094 A JP27253094 A JP 27253094A JP H08136590 A JPH08136590 A JP H08136590A
- Authority
- JP
- Japan
- Prior art keywords
- current
- resistor
- voltage
- collector
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electric Status Of Batteries (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Control Of Voltage And Current In General (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】
【目的】電流検出用抵抗に流れる双方向の電流を検出す
ることのできる電流検出回路を提供する。
【構成】第１の変換回路部１は、電流に応じて電流検出
用抵抗Ｒs で発生した電圧降下に基づく電位差を入力
し、その電位差に応じた差となる電流に変換し出力す
る。第２の変換回路部２は、第１の変換回路部１から出
力される電流を入力し、その電流の差に応じた電位差を
生成する。そして、第２の変換回路図２は、入力した基
準電圧ＶR に対して生成した電位差を加算し、その加算
した電圧を出力電圧Ｖo として出力する。
(57) [Summary] [Object] To provide a current detection circuit capable of detecting a bidirectional current flowing through a current detection resistor. A first conversion circuit section 1 inputs a potential difference based on a voltage drop generated in a current detection resistor Rs according to a current, converts it into a current having a difference according to the potential difference, and outputs it. The second conversion circuit unit 2 receives the current output from the first conversion circuit unit 1 and generates a potential difference according to the difference between the currents. Then, the second conversion circuit FIG. 2 adds the generated potential difference to the input reference voltage VR and outputs the added voltage as the output voltage Vo.
Description
【０００１】[0001]
【産業上の利用分野】本発明は、電流検出回路及び電流
監視装置に係り、詳しくはバッテリの放電電流及び充電
電流の監視に好適な電流検出回路及び電流監視装置に関
するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a current detection circuit and a current monitoring device, and more particularly to a current detection circuit and a current monitoring device suitable for monitoring a discharge current and a charging current of a battery.
【０００２】近年、ノートブック型パソコン等の可搬性
の高い電子機器が普及している。これらの電子機器に
は、充電可能なバッテリが搭載され、該バッテリを駆動
電源として使用している。従って、バッテリの電力残量
及び充電量等は、正確に把握する必要があり、これら電
力残量及び充電量を把握する上で正確な電流検出回路が
望まれている。しかも、可搬性の高い電子機器は、小型
化及び軽量化が求められ、該電子機器に使用される電流
検出回路においても、小型化及び軽量化に寄与する回路
が求められている。In recent years, highly portable electronic devices such as notebook personal computers have become widespread. A rechargeable battery is mounted on these electronic devices, and the battery is used as a drive power source. Therefore, it is necessary to accurately grasp the remaining amount of power and the amount of charge of the battery, and an accurate current detection circuit is desired to grasp these remaining amount of power and the amount of charge. Moreover, highly portable electronic devices are required to be small and lightweight, and current detection circuits used in the electronic devices are also required to be circuits that contribute to miniaturization and weight reduction.
【０００３】[0003]
【従来の技術】従来ノートブック型パソコン等の可搬性
の高い電子機器には、充電可能なバッテリが搭載されて
いる。このバッテリを充電する際、充電回路からの充電
電流を検出してバッテリの最適な充電量となるように充
電制御していた。2. Description of the Related Art Conventionally, portable electronic devices such as notebook type personal computers are equipped with rechargeable batteries. When this battery is charged, the charging current from the charging circuit is detected and the charging is controlled so that the battery has an optimal charging amount.
【０００４】図１１は、従来の電流検出回路の回路図で
ある。充電回路からバッテリに充電電流ＩL が供給され
る電源線Ｌ１には、電流検出用抵抗Ｒs が接続されてい
る。抵抗Ｒs の外部電源側の電源線Ｌ１と低電位Ｖss
（＝０ボルト）の電源線との間には、抵抗Ｒ11，Ｒ12か
らなる分圧回路が設けられている。FIG. 11 is a circuit diagram of a conventional current detection circuit. A current detecting resistor Rs is connected to the power supply line L1 to which the charging current IL is supplied from the charging circuit to the battery. The power supply line L1 on the external power supply side of the resistor Rs and the low potential Vss
A voltage dividing circuit including resistors R11 and R12 is provided between the power source line (= 0 volt).
【０００５】オペアンプＯＰ11は、その非反転入力端子
が前記分圧回路の抵抗Ｒ11，Ｒ12の接続点に接続されて
いるとともに、反転入力端子が抵抗Ｒ13を介して電流検
出用抵抗Ｒs のバッテリ側の電源線Ｌ１に接続されてい
る。又、オペアンプＯＰ11の出力端子と反転入力端子と
の間には、帰還抵抗Ｒ14が接続されている。The operational amplifier OP11 has its non-inverting input terminal connected to the connection point of the resistors R11 and R12 of the voltage dividing circuit, and its inverting input terminal connected to the battery side of the current detecting resistor Rs via the resistor R13. It is connected to the power line L1. A feedback resistor R14 is connected between the output terminal and the inverting input terminal of the operational amplifier OP11.
【０００６】次に、オペアンプＯＰ11の出力電圧Ｖo を
求める。充電回路からバッテリに印加する電圧をＶccと
し、分圧回路からオペアンプＯＰ11の非反転入力端子に
入力される電圧をＶ１、非反転入力端子に入力される電
圧をＶ２とすると、電圧Ｖ１は、Next, the output voltage Vo of the operational amplifier OP11 is obtained. Assuming that the voltage applied from the charging circuit to the battery is Vcc, the voltage input from the voltage dividing circuit to the non-inverting input terminal of the operational amplifier OP11 is V1 and the voltage input to the non-inverting input terminal is V2, the voltage V1 is
【０００７】[0007]
【数１】 [Equation 1]
【０００８】となり、電圧Ｖ２は、Therefore, the voltage V2 is
【０００９】[0009]
【数２】 [Equation 2]
【００１０】となる。そして、オペアンプＯＰ11に帰還
がかかっていることから、Ｖ１＝Ｖ２となるので、[0010] Since feedback is applied to the operational amplifier OP11, V1 = V2, so
【００１１】[0011]
【数３】 (Equation 3)
【００１２】となる。ここで、## EQU1 ## here,
【００１３】[0013]
【数４】 [Equation 4]
【００１４】とすると、式（３）（４）から、Then, from equations (3) and (4),
【００１５】[0015]
【数５】 (Equation 5)
【００１６】となる。従って、式（５）から明らかなよ
うに、オペアンプＯＰ11は、充電電流ＩL に比例した出
力電圧Ｖo を出力する。[0016] Therefore, as is clear from the equation (5), the operational amplifier OP11 outputs the output voltage Vo proportional to the charging current IL.
【００１７】そして、この出力電圧Ｖo は、Ａ／Ｄ変換
器により一定のサンプリング周波数でアナログ・デジタ
ル変換（Ａ／Ｄ変換）されてマイクロコンピュータに出
力される。マイクロコンピュータは、Ａ／Ｄ変換器の出
力信号を積算してバッテリに充電される充電量を演算す
る。その演算した充電量に基づいてマイクロコンピュー
タは、充電の継続又は停止を制御するとともに、バッテ
リの電力残量を表示する。The output voltage Vo is analog-digital converted (A / D converted) at a constant sampling frequency by the A / D converter and output to the microcomputer. The microcomputer integrates the output signals of the A / D converter to calculate the charge amount charged in the battery. Based on the calculated charge amount, the microcomputer controls continuation or stop of charging and displays the remaining amount of power of the battery.
【００１８】[0018]
【発明が解決しようとする課題】ところで、上記電流検
出回路は、バッテリを充電する充電電流ＩL を検出する
ことはできるが、充電電流ＩL と反対の方向に流れるバ
ッテリからの放電電流を検出することができなかった。
つまり、オペアンプＯＰ11の電源端子は、電圧Ｖccの電
源線と電圧Ｖssの電源線に接続され、プラスの電圧Ｖcc
を動作電圧として動作するため、充電電流ＩL と反対の
方向に流れる放電電流に基づく電流検出用抵抗Ｒs の電
圧降下を検出することができなかった。By the way, the current detection circuit can detect the charging current IL for charging the battery, but detect the discharging current from the battery flowing in the opposite direction to the charging current IL. I couldn't.
That is, the power supply terminal of the operational amplifier OP11 is connected to the power supply line of the voltage Vcc and the power supply line of the voltage Vss, and the positive voltage Vcc.
Therefore, the voltage drop of the current detection resistor Rs based on the discharge current flowing in the direction opposite to the charging current IL could not be detected.
【００１９】従って、バッテリの放電電流を検出する場
合には、別の電流検出回路を設けなければならず、Ａ／
Ｄ変換回路等の周辺回路も別個に必要となる。この結
果、回路規模が大型化するという問題があった。Therefore, in order to detect the discharge current of the battery, another current detection circuit must be provided, and A / A
Peripheral circuits such as a D conversion circuit are also required separately. As a result, there is a problem that the circuit scale becomes large.
【００２０】本発明は上記問題点を解決するためになさ
れたものであって、その目的は、電流検出用抵抗に流れ
る双方向の電流を検出することのできる電流検出回路を
提供することにある。また、そのような電流検出回路を
用いた電流監視装置を提供することにある。The present invention has been made to solve the above problems, and an object thereof is to provide a current detection circuit capable of detecting a bidirectional current flowing in a current detection resistor. . Another object is to provide a current monitoring device using such a current detection circuit.
【００２１】[0021]
【課題を解決するための手段】図１は、本発明の原理説
明図である。即ち、第１の変換回路部１は、電流検出用
抵抗に流れる双方向の電流に基づいて、その電流検出用
抵抗の両端に発生する電位差を入力し、その電位差を電
流差に変換して出力する。第２の変換回路部２は、第１
の変換回路部１の出力信号と基準電圧ＶR とを入力し、
前記出力信号に応じた電圧を前記基準電圧ＶR に対し、
前記双方向の電流の方向に基づいて加減算した電圧Ｖo
を出力する。FIG. 1 is a diagram for explaining the principle of the present invention. That is, the first conversion circuit unit 1 inputs the potential difference generated at both ends of the current detection resistor based on the bidirectional current flowing in the current detection resistor, converts the potential difference into a current difference, and outputs it. To do. The second conversion circuit unit 2 has a first
Input the output signal of the conversion circuit unit 1 and the reference voltage VR,
A voltage corresponding to the output signal with respect to the reference voltage VR,
The voltage Vo added and subtracted based on the directions of the bidirectional currents
Is output.
【００２２】請求項２に記載の発明は、電流検出用抵抗
Ｒs に流れる電流ＩL に応じた出力電圧Ｖo を出力する
電流検出回路において、前記電流検出用抵抗Ｒs の両端
に、ベースが互いに接続されるとともに定電流駆動され
るマルチコレクタトランジスタである第１及び第２のＰ
ＮＰトランジスタＱ１，Ｑ２のエミッタを第１，第２の
抵抗Ｒ１，Ｒ２を介して接続し、両ＰＮＰトランジスタ
Ｑ１，Ｑ２の１つのコレクタをそれぞれベースに接続
し、第１及び第２のＰＮＰトランジスタＱ１，Ｑ２の他
のコレクタを第３の抵抗Ｒ３を介して互いに接続し、前
記第３の抵抗Ｒ３の両端を第３，第４のＰＮＰトランジ
スタＱ３，Ｑ４のエミッタにそれぞれ接続し、第３のＰ
ＮＰトランジスタのコレクタＱ３と前記第２のＰＮＰト
ランジスタＱ２の残りのコレクタは第１のカレントミラ
ー回路を構成する一対のＮＰＮトランジスタＱ５，Ｑ６
のコレクタにそれぞれ接続し、前記第１のＰＮＰトラン
ジスタＱ１の残りのコレクタと前記第４のＰＮＰトラン
ジスタＱ４のコレクタは第２のカレントミラー回路を構
成する一対のＮＰＮトランジスタＱ７，Ｑ８のコレクタ
にそれぞれ接続し、前記第３，第４のＰＮＰトランジス
タＱ３，Ｑ４のコレクタはオペアンプＯＰ１の入力端子
に接続し、前記第３のＰＮＰトランジスタＱ３のベース
に第４の抵抗Ｒ５を介して基準電源の電圧を入力し、前
記第４のＰＮＰトランジスタＱ４のベースに直接基準電
源の電圧を入力し、前記オペアンプＯＰ１の出力端子は
第５の抵抗Ｒ４を介して前記第４のＰＮＰトランジスタ
Ｑ４のベースに接続し、そのオペアンプＯＰ１から出力
電圧Ｖo を出力することを要旨とする。According to a second aspect of the present invention, in a current detection circuit that outputs an output voltage Vo corresponding to the current IL flowing through the current detection resistor Rs, the bases are connected to each other at both ends of the current detection resistor Rs. And a first and second P, which are multi-collector transistors driven by a constant current.
The emitters of the NP transistors Q1 and Q2 are connected via the first and second resistors R1 and R2, and the collectors of the PNP transistors Q1 and Q2 are connected to their respective bases, and the first and second PNP transistors Q1 are connected. , Q2 are connected to each other through a third resistor R3, and both ends of the third resistor R3 are connected to the emitters of the third and fourth PNP transistors Q3 and Q4, respectively.
The collector Q3 of the NP transistor and the remaining collector of the second PNP transistor Q2 are a pair of NPN transistors Q5 and Q6 forming a first current mirror circuit.
Of the first PNP transistor Q1 and the collector of the fourth PNP transistor Q4 are respectively connected to the collectors of a pair of NPN transistors Q7 and Q8 forming a second current mirror circuit. The collectors of the third and fourth PNP transistors Q3 and Q4 are connected to the input terminal of the operational amplifier OP1, and the voltage of the reference power source is input to the base of the third PNP transistor Q3 via the fourth resistor R5. Then, the voltage of the reference power source is directly input to the base of the fourth PNP transistor Q4, and the output terminal of the operational amplifier OP1 is connected to the base of the fourth PNP transistor Q4 via the fifth resistor R4. The gist is that the output voltage Vo is output from the operational amplifier OP1.
【００２３】請求項３に記載の発明は、請求項２に記載
の電流検出回路において、前記第１，第２のＰＮＰトラ
ンジスタＱ１，Ｑ２の残りのコレクタにはマルチコレク
タトランジスタである第５，第６のＰＮＰトランジスタ
Ｑ９，Ｑ１０のエミッタをそれぞれ接続し、第５，第６
のＰＮＰトランジスタＱ９，Ｑ１０のベースを第３の抵
抗Ｒ３の両端に接続し、両ＰＮＰトランジスタＱ９，Ｑ
１０の１つのコレクタを互いに他のトランジスタの残り
のコレクタに接続するとともに、前記第１，第２のカレ
ントミラー回路を構成するＮＰＮトランジスタＱ５〜Ｑ
７にそれぞれ接続したことを要旨とする。According to a third aspect of the present invention, in the current detection circuit according to the second aspect, the remaining collectors of the first and second PNP transistors Q1 and Q2 are multi-collector transistors. The emitters of the PNP transistors Q9 and Q10 of No. 6 are connected to the fifth and sixth
The bases of the PNP transistors Q9 and Q10 are connected to both ends of the third resistor R3, and both PNP transistors Q9 and Q10 are connected.
One collector of 10 is connected to the other collectors of the other transistors, and NPN transistors Q5 to Q that form the first and second current mirror circuits.
The point is that each is connected to 7.
【００２４】請求項４に記載の発明は、電流検出用抵抗
Ｒs に流れる電流ＩL に応じた出力電圧Ｖo を出力する
電流検出回路において、前記電流検出用抵抗Ｒs の両端
にベースが互いに接続されるとともに定電流駆動される
マルチコレクタトランジスタである第１及び第２のＰＮ
ＰトランジスタＱ１，Ｑ２のエミッタを第１及び第２の
抵抗Ｒ１，Ｒ２を介して接続し、両ＰＮＰトランジスタ
Ｑ１，Ｑ２の１つのコレクタをそれぞれベースに接続
し、第１及び第２のＰＮＰトランジスタＱ１，Ｑ２の他
のコレクタを第３の抵抗Ｒ３を介して互いに接続し、前
記第３の抵抗Ｒ３の両端を第３，第４のＰＮＰトランジ
スタＱ３，Ｑ４のエミッタにそれぞれ接続し、第３のＰ
ＮＰトランジスタＱ３のコレクタと前記第２のＰＮＰト
ランジスタＱ２の残りのコレクタは第１のカレントミラ
ー回路を構成する一対のＮＰＮトランジスタＱ５，Ｑ６
のコレクタにそれぞれ接続し、前記第１のＰＮＰトラン
ジスタＱ１の残りのコレクタと前記第４のＰＮＰトラン
ジスタのコレクタＱ４は第２のカレントミラー回路を構
成する一対のＮＰＮトランジスタＱ７，Ｑ８のコレクタ
にそれぞれ接続し、前記第３，第４のＰＮＰトランジス
タＱ３，Ｑ４のコレクタはコンパレータＣＰ１の入力端
子に接続し、前記第３のＰＮＰトランジスタＱ３のベー
スに基準電源の電圧ＶR を入力し、前記第４のＰＮＰト
ランジスタＱ４のベースに外部端子４１を介して所定の
周波数の鋸歯状波の信号Ｓ１を入力し、前記コンパレー
タＣＰ１から出力電圧Ｖout を出力することを要旨とす
る。According to a fourth aspect of the present invention, in a current detection circuit that outputs an output voltage Vo corresponding to the current IL flowing through the current detection resistor Rs, bases are connected to each other at both ends of the current detection resistor Rs. Together with the first and second PNs which are constant current driven multi-collector transistors
The emitters of P transistors Q1 and Q2 are connected via first and second resistors R1 and R2, and the collectors of both PNP transistors Q1 and Q2 are connected to their respective bases, and first and second PNP transistors Q1 are connected. , Q2 are connected to each other via a third resistor R3, and both ends of the third resistor R3 are connected to the emitters of the third and fourth PNP transistors Q3 and Q4, respectively.
The collector of the NP transistor Q3 and the remaining collector of the second PNP transistor Q2 are a pair of NPN transistors Q5 and Q6 forming a first current mirror circuit.
Of the first PNP transistor Q1 and the collector Q4 of the fourth PNP transistor Q4 are respectively connected to the collectors of a pair of NPN transistors Q7 and Q8 forming a second current mirror circuit. However, the collectors of the third and fourth PNP transistors Q3 and Q4 are connected to the input terminal of the comparator CP1, and the voltage VR of the reference power source is input to the base of the third PNP transistor Q3. The gist is that a sawtooth wave signal S1 having a predetermined frequency is input to the base of the transistor Q4 via the external terminal 41, and the output voltage Vout is output from the comparator CP1.
【００２５】請求項５に記載の発明は、バッテリ１０
と、充電回路及び負荷回路との間に介在された電流検出
用抵抗Ｒs と、電流検出用抵抗Ｒs の両端に接続され、
該電流検出用抵抗Ｒs に流れる電流に応じたパルス幅の
信号を出力する電流検出回路４０と、電流検出回路４０
から信号Ｖout を入力し、その信号Ｖout に基づいてバ
ッテリ１０の充電量を積算し、その積算した充電量に基
づいて充電回路を制御し、電流検出回路４０からの信号
Ｖout に基づいてバッテリ１０の放電量を積算し、その
積算した放電量に基づいて該バッテリ１０の残量表示を
行なう制御マイコン４４とから構成されたことを要旨と
する。The invention described in claim 5 is a battery 10
And a resistor Rs for current detection interposed between the charging circuit and the load circuit and both ends of the resistor Rs for current detection,
A current detection circuit 40 that outputs a signal having a pulse width corresponding to the current flowing through the current detection resistor Rs;
From the current detection circuit 40, the charge amount of the battery 10 is integrated based on the signal Vout, and the charging circuit is controlled based on the integrated charge amount. The gist is that the control microcomputer 44 is configured to integrate the discharge amount and display the remaining amount of the battery 10 based on the integrated discharge amount.
【００２６】[0026]
【作用】従って、請求項１に記載の発明によれば、電流
検出用抵抗Ｒs に流れる双方向の電流に基づいて、その
電流検出用抵抗Ｒs の両端に発生する電位差が電流差に
変換され出力信号として出力される。そして、その出力
信号は、第２の変換回路部２により基準電圧ＶR に対し
て双方向の電流の方向に基づいて加減算され、その加減
算された電圧が出力される。Therefore, according to the first aspect of the invention, based on the bidirectional current flowing through the current detecting resistor Rs, the potential difference generated at both ends of the current detecting resistor Rs is converted into a current difference and output. It is output as a signal. Then, the output signal is added / subtracted by the second conversion circuit section 2 based on the direction of the bidirectional current with respect to the reference voltage VR, and the added / subtracted voltage is output.
【００２７】また、請求項２に記載の発明によれば、第
１，第２のＰＮＰトランジスタＱ１，Ｑ２のエミッタに
は電流ＩL により電流検出用抵抗Ｒs に発生する電圧降
下に応じた差の電流が流れる。そして、第３の抵抗Ｒ３
の両端には、その電流差に比例した電圧が発生する。そ
して、オペアンプＯＰ1 は、その第３の抵抗Ｒ３の発生
した電圧を基準電圧ＶR とに基づいて出力信号Ｖo を出
力する。According to the second aspect of the invention, the emitters of the first and second PNP transistors Q1 and Q2 have a difference current corresponding to the voltage drop generated in the current detecting resistor Rs by the current IL. Flows. And the third resistor R3
A voltage proportional to the current difference is generated at both ends of the. Then, the operational amplifier OP1 outputs the output signal Vo based on the voltage generated by the third resistor R3 based on the reference voltage VR.
【００２８】請求項３に記載の発明によれば、第１，第
２のカレントミラー回路には、電流検出用抵抗Ｒs に発
生する電圧降下に応じた差の電流がＰＮＰトランジスタ
Ｑ１，Ｑ２，Ｑ９，Ｑ１０を介して流れる。そして、第
３の抵抗Ｒ３の両端には、その電流差に比例した電圧が
発生する。そして、オペアンプＯＰ1 は、その第３の抵
抗Ｒ３の発生した電圧を基準電圧ＶR とに基づいた出力
電圧Ｖo を出力する。According to the third aspect of the invention, in the first and second current mirror circuits, the difference currents corresponding to the voltage drop generated in the current detecting resistor Rs are PNP transistors Q1, Q2 and Q9. , Q10. Then, a voltage proportional to the current difference is generated across the third resistor R3. Then, the operational amplifier OP1 outputs the output voltage Vo based on the voltage generated by the third resistor R3 based on the reference voltage VR.
【００２９】請求項４に記載の発明によれば、第１，第
２のＰＮＰトランジスタＱ１，Ｑ２のエミッタには電流
ＩL により電流検出用抵抗Ｒs に発生する電圧降下に応
じた差の電流が流れる。そして、第３の抵抗Ｒ３の両端
には、その電流差に比例した電圧が発生する。そして、
コンパレータＣＰ1 は、その第３の抵抗Ｒ３の発生した
電圧及び基準電圧ＶR と、鋸歯状波の信号Ｓ１の電圧と
を比較し、その比較結果に基づいたパルス幅となる出力
信号Ｖout を出力する。According to the fourth aspect of the invention, a current having a difference according to the voltage drop generated in the current detecting resistor Rs due to the current IL flows through the emitters of the first and second PNP transistors Q1 and Q2. . Then, a voltage proportional to the current difference is generated across the third resistor R3. And
The comparator CP1 compares the voltage generated by the third resistor R3 and the reference voltage VR with the voltage of the sawtooth wave signal S1, and outputs an output signal Vout having a pulse width based on the comparison result.
【００３０】請求項５に記載の発明によれば、バッテリ
１０と、充電回路及び負荷回路との間に介在された電流
検出用抵抗Ｒs には、バッテリ１０への充電電流ＩL 又
はバッテリ１０からの放電電流−ＩL が流れる。電流検
出回路４０は電流検出用抵抗Ｒs の両端に接続され、そ
の電流検出用抵抗Ｒs に流れる電流に応じたパルス幅の
信号を出力する。制御マイコン４４は、電流検出回路４
０から信号Ｖout を入力し、その信号Ｖout に基づいて
バッテリ１０の充電量を積算し、その積算した充電量に
基づいて充電回路を制御する。また、制御マイコン４４
は、電流検出回路４０からの信号Ｖout に基づいてバッ
テリ１０の放電量を積算し、その積算した放電量に基づ
いて該バッテリ１０の残量表示を行なう。According to the fifth aspect of the invention, the current detecting resistor Rs interposed between the battery 10 and the charging circuit and the load circuit has a charging current IL to the battery 10 or a charging current IL from the battery 10. Discharge current -IL flows. The current detection circuit 40 is connected to both ends of the current detection resistor Rs and outputs a signal having a pulse width corresponding to the current flowing through the current detection resistor Rs. The control microcomputer 44 uses the current detection circuit 4
The signal Vout is input from 0, the charge amount of the battery 10 is integrated based on the signal Vout, and the charging circuit is controlled based on the integrated charge amount. In addition, the control microcomputer 44
Displays the remaining amount of the battery 10 based on the integrated discharge amount based on the signal Vout from the current detection circuit 40.
【００３１】[0031]
（第一実施例）以下、本発明を具体化した第一実施例を
図２〜図４に従って説明する。(First Embodiment) A first embodiment of the present invention will be described below with reference to FIGS.
【００３２】図２は、バッテリの電流監視装置のブロッ
ク回路図である。図３は、電流監視装置を構成する電流
検出回路の回路図である。図２において、バッテリ１０
は、ノートブック型パソコン等の可搬性の高い電子機器
に搭載された充電可能なバッテリであって、電子機器内
に設けられた各回路装置に電源線Ｌ１を介して負荷電流
を供給する。前記バッテリ１０は、電源線Ｌ１を介して
充電回路に接続され、その充電回路は電子機器外から供
給される外部電源に基づいてバッテリ１０に充電電流Ｉ
L を供給する。FIG. 2 is a block circuit diagram of the battery current monitoring device. FIG. 3 is a circuit diagram of a current detection circuit that constitutes the current monitoring device. In FIG. 2, the battery 10
Is a rechargeable battery mounted in a highly portable electronic device such as a notebook computer, and supplies a load current to each circuit device provided in the electronic device through a power supply line L1. The battery 10 is connected to a charging circuit via a power supply line L1, and the charging circuit supplies a charging current I to the battery 10 based on an external power source supplied from outside the electronic device.
Supply L.
【００３３】前記電源線Ｌ１には、電流検出用抵抗Ｒs
が介在され、その抵抗Ｒs の両端が電流検出回路１１に
接続される。即ち、前記電流検出回路１１には、充電回
路からバッテリ１０に向かって流れる充電電流ＩL と、
バッテリ１０から負荷回路に向かって流れる放電電流−
ＩL とにより前記抵抗Ｒs で発生する電圧降下に基づく
電位差が入力される。そして、電流検出回路１１は、バ
ッテリ１０の充電電流ＩL 又は放電電流−ＩL の電流値
に基づく出力電圧Ｖo をＡ／Ｄ変換器１２へ出力する。A resistor Rs for current detection is connected to the power supply line L1.
Is interposed, and both ends of the resistor Rs are connected to the current detection circuit 11. That is, the current detection circuit 11 has a charging current IL flowing from the charging circuit toward the battery 10,
Discharge current flowing from the battery 10 toward the load circuit −
With IL, the potential difference based on the voltage drop generated in the resistor Rs is input. Then, the current detection circuit 11 outputs the output voltage Vo based on the current value of the charging current IL or the discharging current −IL of the battery 10 to the A / D converter 12.
【００３４】Ａ／Ｄ変換器１２は、電流検出回路１１の
出力電圧Ｖo を所定のサンプリング周波数でＡ／Ｄ変換
して制御マイコン１３へ出力する。制御マイコン１３
は、入力されたデジタル信号を積算して、バッテリ１０
の充電動作時には充電回路からバッテリ１０に流れる充
電電流量を積算する。そして、積算された充電量に基づ
いて、制御マイコン１３は充電の継続又は停止を制御す
る。The A / D converter 12 A / D converts the output voltage Vo of the current detection circuit 11 at a predetermined sampling frequency and outputs it to the control microcomputer 13. Control microcomputer 13
Is a battery 10 that integrates the input digital signals.
During the charging operation of, the amount of charging current flowing from the charging circuit to the battery 10 is integrated. Then, based on the accumulated charge amount, the control microcomputer 13 controls continuation or stop of charging.
【００３５】また、バッテリ１０から負荷回路に電流が
供給されるときには、制御マイコン１３は、入力された
デジタル信号を積算してバッテリ１０から流れる放電電
流量を積算する。そして、積算された放電量に基づい
て、制御マイコン１３はバッテリ１０の残量表示を行な
う。When current is supplied from the battery 10 to the load circuit, the control microcomputer 13 integrates the input digital signals to integrate the discharge current amount flowing from the battery 10. Then, the control microcomputer 13 displays the remaining amount of the battery 10 based on the accumulated discharge amount.
【００３６】前記電流検出回路１１の具体的構成を図３
に従って説明する。前記電流検出用抵抗Ｒs の一端は抵
抗Ｒ１を介してＰＮＰトランジスタＱ１のエミッタに接
続され、他端は抵抗Ｒ２を介してＰＮＰトランジスタＱ
２のエミッタに接続されている。ＰＮＰトランジスタＱ
１，Ｑ２のベースは、定電流源Ｉａを介して低電位側電
源Ｖssに接続されている。ＰＮＰトランジスタＱ１，Ｑ
２は、それぞれ第１〜第３のコレクタを備えたマルチコ
レクタ・トランジスタであって、第１のコレクタはそれ
ぞれベースに接続されている。ＰＮＰトランジスタＱ
１，Ｑ２は、電気的特性が一致するように同じサイズで
形成される。また、ＰＮＰトランジスタＱ１，Ｑ２の各
コレクタは、同一のコレクタ電流が流れるように設定さ
れる。A concrete structure of the current detection circuit 11 is shown in FIG.
Follow the instructions below. One end of the current detecting resistor Rs is connected to the emitter of the PNP transistor Q1 via the resistor R1, and the other end is connected to the PNP transistor Q via the resistor R2.
It is connected to two emitters. PNP transistor Q
The bases of 1 and Q2 are connected to the low potential side power source Vss via the constant current source Ia. PNP transistors Q1, Q
Reference numeral 2 is a multi-collector transistor having first to third collectors, and the first collector is connected to the base. PNP transistor Q
1 and Q2 are formed with the same size so that the electrical characteristics match. Further, the collectors of the PNP transistors Q1 and Q2 are set so that the same collector current flows.
【００３７】前記抵抗Ｒ１，Ｒ２、ＰＮＰトランジスタ
Ｑ１，Ｑ２により第１の変換回路部１が構成される。Ｐ
ＮＰトランジスタＱ１の第２のコレクタは、ＰＮＰトラ
ンジスタＱ３のエミッタに接続され、ＰＮＰトランジス
タＱ２の第２のコレクタは、ＰＮＰトランジスタＱ４の
エミッタに接続されている。また、ＰＮＰトランジスタ
Ｑ３，Ｑ４のエミッタは、抵抗Ｒ３を介して接続され
る。ＰＮＰトランジスタＱ３のコレクタは、第１のカレ
ントミラー回路２１に接続され、ＰＮＰトランジスタＱ
４のコレクタは、第２のカレントミラー回路２２に接続
されている。また、ＰＮＰトランジスタＱ３のコレクタ
は、オペアンプＯＰ1 の非反転入力端子に接続され、Ｐ
ＮＰトランジスタＱ４のコレクタは、オペアンプＯＰ1
の反転入力端子に接続されている。ＰＮＰトランジスタ
Ｑ４のベースには、基準電源から基準電圧ＶR が供給さ
れている。The resistors R1 and R2 and the PNP transistors Q1 and Q2 constitute a first conversion circuit section 1. P
The second collector of the NP transistor Q1 is connected to the emitter of the PNP transistor Q3, and the second collector of the PNP transistor Q2 is connected to the emitter of the PNP transistor Q4. The emitters of the PNP transistors Q3 and Q4 are connected via the resistor R3. The collector of the PNP transistor Q3 is connected to the first current mirror circuit 21, and the PNP transistor Q3 is connected.
The collector of 4 is connected to the second current mirror circuit 22. The collector of the PNP transistor Q3 is connected to the non-inverting input terminal of the operational amplifier OP1,
The collector of the NP transistor Q4 is an operational amplifier OP1.
It is connected to the inverting input terminal of. A reference voltage VR is supplied from a reference power source to the base of the PNP transistor Q4.
【００３８】第１のカレントミラー回路２１は、一対の
ＮＰＮトランジスタＱ５，Ｑ６により構成されている。
ＮＰＮトランジスタＱ５のコレクタは、前記ＰＮＰトラ
ンジスタＱ３のコレクタに接続され、ＮＰＮトランジス
タＱ６のコレクタは、前記ＰＮＰトランジスタＱ２の第
３のコレクタに接続されている。The first current mirror circuit 21 is composed of a pair of NPN transistors Q5 and Q6.
The collector of the NPN transistor Q5 is connected to the collector of the PNP transistor Q3, and the collector of the NPN transistor Q6 is connected to the third collector of the PNP transistor Q2.
【００３９】第２のカレントミラー回路２２は、一対の
ＮＰＮトランジスタＱ７，Ｑ８により構成されている。
ＮＰＮトランジスタＱ７のコレクタは前記ＰＮＰトラン
ジスタＱ１の第３のコレクタに接続され、ＮＰＮトラン
ジスタＱ８のコレクタは前記ＰＮＰトランジスタＱ４の
コレクタに接続されている。The second current mirror circuit 22 is composed of a pair of NPN transistors Q7 and Q8.
The collector of the NPN transistor Q7 is connected to the third collector of the PNP transistor Q1, and the collector of the NPN transistor Q8 is connected to the collector of the PNP transistor Q4.
【００４０】前記オペアンプＯＰ1 の出力端子には、抵
抗Ｒ４，Ｒ５を介して前記基準電源が接続され、抵抗Ｒ
４，Ｒ５の接続点が前記ＰＮＰトランジスタＱ３のベー
スに接続される。そして、オペアンプＯＰ1 の出力端子
から出力電圧Ｖo が出力される。The reference power source is connected to the output terminal of the operational amplifier OP1 via resistors R4 and R5, and the resistance R
The connection point of 4, R5 is connected to the base of the PNP transistor Q3. Then, the output voltage Vo is output from the output terminal of the operational amplifier OP1.
【００４１】前記抵抗Ｒ３〜Ｒ５、ＰＮＰトランジスタ
Ｑ３，Ｑ４、ＮＰＮトランジスタＱ５〜Ｑ８及びオペア
ンプＯＰ1 により第２の変換回路部２が構成される。次
に、このように構成された電流検出回路の動作を説明す
る。The resistors R3 to R5, the PNP transistors Q3 and Q4, the NPN transistors Q5 to Q8 and the operational amplifier OP1 constitute a second conversion circuit section 2. Next, the operation of the current detection circuit configured as described above will be described.
【００４２】バッテリ１０に対して充電を行なう場合、
電流検出用抵抗Ｒs に充電電流ＩLが流れ、その充電電
流ＩL に応じて抵抗Ｒs に電圧降下が生じる。すると、
抵抗Ｒ１を介してＰＮＰトランジスタＱ１のエミッタに
流れる電流Ｉ１と、抵抗Ｒ２を介してＰＮＰトランジス
タＱ２のエミッタに流れる電流Ｉ２には、抵抗Ｒs に生
じた電圧降下に比例して差が生じる。このとき、抵抗Ｒ
s と抵抗Ｒ１との間のノードＮ１と、ＰＮＰトランジス
タＱ１のベースとの間の電圧ＶN1は、When charging the battery 10,
The charging current IL flows through the current detecting resistor Rs, and a voltage drop occurs in the resistor Rs according to the charging current IL. Then
A current I1 flowing through the resistor R1 into the emitter of the PNP transistor Q1 and a current I2 flowing through the resistor R2 into the emitter of the PNP transistor Q2 have a difference in proportion to the voltage drop across the resistor Rs. At this time, the resistance R
The voltage VN1 between the node N1 between s and the resistor R1 and the base of the PNP transistor Q1 is
【００４３】[0043]
【数６】 (Equation 6)
【００４４】となる。尚、式（６）の第２項はＰＮＰト
ランジスタＱ１のベース・エミッタ間電圧であって、ｑ
は電荷量、Ｋはボルツマン定数、Ｔは絶対温度、ＡはＰ
ＮＰトランジスタＱ１のエミッタサイズ、Ｉs はＰＮＰ
トランジスタＱ１の飽和電流である。It becomes The second term of the equation (6) is the base-emitter voltage of the PNP transistor Q1, and q
Is the amount of charge, K is the Boltzmann constant, T is the absolute temperature, A is P
NP transistor Q1 emitter size, Is is PNP
It is the saturation current of the transistor Q1.
【００４５】また、ノードＮ１とＰＮＰトランジスタＱ
２のベースとの間の電圧ＶN2は、ＰＮＰトランジスタＱ
１，Ｑ２が同じ大きさに形成され、電気的特性が同じで
あることから、In addition, the node N1 and the PNP transistor Q
The voltage VN2 between the two bases is the PNP transistor Q
Since 1 and Q2 are formed in the same size and have the same electrical characteristics,
【００４６】[0046]
【数７】 (Equation 7)
【００４７】となる。ここで、Ｒ１＝Ｒ２とする。ま
た、ＰＮＰトランジスタＱ１，Ｑ２のベースは互いに接
続されていることから、ＶN1＝ＶN2となるので、式
（６）（７）より、電流検出用抵抗Ｒs における電圧降
下は、It becomes Here, R1 = R2. Further, since the bases of the PNP transistors Q1 and Q2 are connected to each other, VN1 = VN2. Therefore, from the equations (6) and (7), the voltage drop in the current detection resistor Rs is
【００４８】[0048]
【数８】 (Equation 8)
【００４９】となる。次に、ＰＮＰトランジスタＱ１，
Ｑ２のエミッタ電流Ｉ１，Ｉ２は、トランジスタＱ１，
Ｑ２の各コレクタが同じ比率に形成されているので、そ
れぞれ３等分されて各コレクタに流れる。そして、トラ
ンジスタＱ１，Ｑ２の第２のコレクタ間は抵抗Ｒ３を介
して接続されていることから、抵抗Ｒ３には、電流Ｉ
１，Ｉ２の差に応じた電流が流れることになり、抵抗Ｒ
３の両端には、電流検出用抵抗Ｒs における電圧降下に
比例した電圧が発生する。It becomes Next, the PNP transistor Q1,
The emitter currents I1 and I2 of Q2 are
Since the collectors of Q2 are formed in the same ratio, they are divided into three equal parts and flow into each collector. Since the second collectors of the transistors Q1 and Q2 are connected via the resistor R3, the current I flows to the resistor R3.
A current corresponding to the difference between 1 and I2 will flow, and the resistance R
A voltage proportional to the voltage drop across the current detection resistor Rs is generated at both ends of 3.
【００５０】ところで、ＰＮＰトランジスタＱ２の第３
のコレクタは第１のカレントミラー回路２１を構成する
ＮＰＮトランジスタＱ６のコレクタに接続され、Ｉ２／
３のコレクタ電流が流れる。従って、トランジスタＱ
５，Ｑ３には、Ｉ２／３のコレクタ電流が流れる。By the way, the third PNP transistor Q2
Is connected to the collector of the NPN transistor Q6 that constitutes the first current mirror circuit 21, and I2 /
The collector current of 3 flows. Therefore, the transistor Q
A collector current of I2 / 3 flows through Q5 and Q3.
【００５１】また、ＰＮＰトランジスタＱ１の第３のコ
レクタは第２のカレントミラー回路２２を構成するＮＰ
ＮトランジスタＱ７のコレクタに接続され、Ｉ１／３の
コレクタ電流が流れる。従って、トランジスタＱ８，Ｑ
４には、Ｉ１／３のコレクタ電流が流れる。The third collector of the PNP transistor Q1 is an NP which constitutes the second current mirror circuit 22.
It is connected to the collector of the N-transistor Q7, and the collector current of I1 / 3 flows. Therefore, the transistors Q8, Q
A collector current of I1 / 3 flows through 4.
【００５２】ここで、ＰＮＰトランジスタＱ３と抵抗Ｒ
３との間のノードＮ２と、基準電源ＶR と抵抗Ｒ４との
間のノードＮ３との間の電圧を計算する。先ず、ノード
Ｎ２と、ＰＮＰトランジスタＱ３のエミッタ・ベース、
抵抗Ｒ５を介したノードＮ３との間の電圧ＶM1は、抵抗
Ｒ５の両端の電圧をΔＶo とすると、Here, the PNP transistor Q3 and the resistor R
Calculate the voltage between node N2 between node 3 and node N3 between reference power supply VR and resistor R4. First, the node N2 and the emitter / base of the PNP transistor Q3,
The voltage VM1 between the node N3 and the resistor R5 is ΔVo when the voltage across the resistor R5 is ΔVo.
【００５３】[0053]
【数９】 [Equation 9]
【００５４】となる。また、ノードＮ２と、抵抗Ｒ３、
ＰＮＰトランジスタＱ４のエミッタ・ベースを介したノ
ードＮ３との間の電圧ＶM2は、It becomes Also, the node N2 and the resistor R3,
The voltage VM2 between the node N3 and the emitter / base of the PNP transistor Q4 is
【００５５】[0055]
【数１０】 [Equation 10]
【００５６】となる。ここで、ＶM1＝ＶM2となることか
ら、式（９）（１０）より、電圧ΔＶo は、It becomes Since VM1 = VM2, the voltage ΔVo can be calculated from the equations (9) and (10) as follows.
【００５７】[0057]
【数１１】 [Equation 11]
【００５８】となる。ここで、３Ｒ１＝３Ｒ２＝Ｒ３と
すると、式（８）（１１）から、電圧ΔＶo は、It becomes Here, assuming that 3R1 = 3R2 = R3, from the equations (8) and (11), the voltage ΔVo is
【００５９】[0059]
【数１２】 (Equation 12)
【００６０】となる。即ち、抵抗Ｒ５の両端の電圧ΔＶ
o は、電流検出用抵抗Ｒs により降下する電圧と等しく
なる。そして、電圧ΔＶo が抵抗Ｒ5 の両端の電圧であ
って、抵抗Ｒ４と基準電源ＶR とから、出力電圧Ｖo
は、It becomes That is, the voltage ΔV across the resistor R5
o becomes equal to the voltage dropped by the current detection resistor Rs. The voltage ΔVo is the voltage across the resistor R5, and the output voltage Vo is obtained from the resistor R4 and the reference power source VR.
Is
【００６１】[0061]
【数１３】 (Equation 13)
【００６２】となる。従って、式（１２）（１３）か
ら、出力電圧Ｖo は、Is obtained. Therefore, from the equations (12) and (13), the output voltage Vo is
【００６３】[0063]
【数１４】 [Equation 14]
【００６４】となる。この充電電流ＩL に対する出力電
圧Ｖo は、図４のように示される。即ち、電流検出回路
１１は、基準電圧ＶR に対して充電電流ＩL に比例した
電圧を加算した出力電圧Ｖo を出力する。It becomes The output voltage Vo for this charging current IL is shown in FIG. That is, the current detection circuit 11 outputs the output voltage Vo obtained by adding the voltage proportional to the charging current IL to the reference voltage VR.
【００６５】尚、充電電流ＩL がマイナスの領域は、バ
ッテリ１０から電子機器の負荷回路へ供給される負荷電
流である。そして、基準電源の基準電圧ＶR を適宜設定
することにより、電流検出回路１１は、放電電流−ＩL
に対しても、プラスの出力電圧Ｖo を出力する。The region where the charging current IL is negative is the load current supplied from the battery 10 to the load circuit of the electronic device. Then, by appropriately setting the reference voltage VR of the reference power source, the current detection circuit 11 can make the discharge current −IL
Also, a positive output voltage Vo is output.
【００６６】このように、本実施例によれば、電流検出
回路１１は、バッテリ１０に流れる充電電流ＩL と、バ
ッテリ１０から流れる放電電流−ＩL との双方向の電流
を検出することができ、その電流に応じた出力電圧Ｖo
を出力することができる。また、従来のように、充電電
流ＩL と放電電流−ＩL とに対して２つの電流検出回路
を設ける必要がなく、また、Ａ／Ｄ変換回路等の周辺回
路も１つ設けるだけでよいので、回路構成を簡単にする
ことができる。As described above, according to this embodiment, the current detection circuit 11 can detect a bidirectional current of the charging current IL flowing in the battery 10 and the discharging current −IL flowing from the battery 10, Output voltage Vo according to the current
Can be output. Further, unlike the conventional case, it is not necessary to provide two current detection circuits for the charging current IL and the discharging current −IL, and only one peripheral circuit such as an A / D conversion circuit is required. The circuit configuration can be simplified.
【００６７】（第二実施例）次に、本発明を具体化した
第二実施例を図５及び図６に従って説明する。尚、第一
実施例と同様な構成部分については、同じ符号を付しそ
の説明を省略する。(Second Embodiment) Next, a second embodiment of the present invention will be described with reference to FIGS. The same components as those in the first embodiment are designated by the same reference numerals and the description thereof will be omitted.
【００６８】図５に示すように、電流検出回路３０に
は、ＰＮＰトランジスタＱ９，Ｑ１０が設けられてい
る。ＰＮＰトランジスタＱ９，Ｑ１０は、それぞれ２個
のコレクタを備えたマルチコレクタ・トランジスタであ
る。ＰＮＰトランジスタＱ９，Ｑ１０は、同一サイズに
形成され、電気的特性が同じとなっている。また、ＰＮ
ＰトランジスタＱ９，Ｑ１０の各コレクタは、同一のコ
レクタ電流が流れるように設定される。As shown in FIG. 5, the current detection circuit 30 is provided with PNP transistors Q9 and Q10. The PNP transistors Q9 and Q10 are multi-collector transistors each having two collectors. The PNP transistors Q9 and Q10 are formed in the same size and have the same electrical characteristics. Also, PN
The collectors of the P transistors Q9 and Q10 are set so that the same collector current flows.
【００６９】ＰＮＰトランジスタＱ９のベースはＰＮＰ
トランジスタＱ１の第２のコレクタに接続され、エミッ
タはＰＮＰトランジスタＱ１の第３のコレクタに接続さ
れている。ＰＮＰトランジスタＱ９の第１のコレクタは
第１のカレントミラー回路２１を構成するＮＰＮトラン
ジスタＱ６のコレクタに接続され、第２のコレクタは第
２のカレントミラー回路２２を構成するＮＰＮトランジ
スタＱ７のコレクタに接続されている。The base of the PNP transistor Q9 is PNP.
It is connected to the second collector of the transistor Q1 and its emitter is connected to the third collector of the PNP transistor Q1. The first collector of the PNP transistor Q9 is connected to the collector of the NPN transistor Q6 forming the first current mirror circuit 21, and the second collector is connected to the collector of the NPN transistor Q7 forming the second current mirror circuit 22. Has been done.
【００７０】ＰＮＰトランジスタＱ１０のベースはＰＮ
ＰトランジスタＱ２の第２のコレクタに接続され、エミ
ッタはＰＮＰトランジスタＱ２の第３のコレクタに接続
されている。ＰＮＰトランジスタＱ１０の第１のコレク
タは第１のカレントミラー回路２２を構成するＮＰＮト
ランジスタＱ７のコレクタに接続され、第２のコレクタ
は第１のカレントミラー回路２１を構成するＮＰＮトラ
ンジスタＱ６のコレクタに接続されている。The base of the PNP transistor Q10 is PN.
It is connected to the second collector of the P transistor Q2 and its emitter is connected to the third collector of the PNP transistor Q2. The first collector of the PNP transistor Q10 is connected to the collector of the NPN transistor Q7 forming the first current mirror circuit 22, and the second collector is connected to the collector of the NPN transistor Q6 forming the first current mirror circuit 21. Has been done.
【００７１】次に、このように構成された電流検出回路
の動作を説明する。充電電流ＩL により電流検出用抵抗
Ｒs に発生する電圧降下は、第一実施例と構成が同じで
あるので、式（８）のようになる。Next, the operation of the current detection circuit thus constructed will be described. The voltage drop generated in the current detection resistor Rs due to the charging current IL has the same configuration as that of the first embodiment, and therefore, is represented by the equation (8).
【００７２】ＰＮＰトランジスタＱ９，Ｑ１０のエミッ
タは、それぞれＰＮＰトランジスタＱ１，Ｑ２の第３の
コレクタに接続され、それぞれ電流Ｉ１／３，Ｉ２／３
が流れる。また、ＰＮＰトランジスタＱ９，Ｑ１０の各
コレクタは、同じ比率で形成されているので、ＰＮＰト
ランジスタＱ９，Ｑ１０の各コレクタに流れる電流は、
それぞれＩ１／６，Ｉ２／６となる。The emitters of the PNP transistors Q9 and Q10 are connected to the third collectors of the PNP transistors Q1 and Q2, respectively, and the currents I1 / 3 and I2 / 3 are respectively supplied.
Flows. Further, since the collectors of the PNP transistors Q9 and Q10 are formed at the same ratio, the current flowing through the collectors of the PNP transistors Q9 and Q10 is
They are I1 / 6 and I2 / 6, respectively.
【００７３】従って、ノードＮ２と、ＰＮＰトランジス
タＱ３のエミッタ・ベース、抵抗Ｒ５を介したノードＮ
３との間の電圧ＶM1は、Therefore, the node N2 and the node N via the emitter / base of the PNP transistor Q3 and the resistor R5 are connected.
The voltage VM1 between 3 and
【００７４】[0074]
【数１５】 (Equation 15)
【００７５】となる。また、ノードＮ２と、抵抗Ｒ３、
ＰＮＰトランジスタＱ４のエミッタ・ベースを介したノ
ードＮ３との間の電圧ＶM2は、It becomes Also, the node N2 and the resistor R3,
The voltage VM2 between the node N3 and the emitter / base of the PNP transistor Q4 is
【００７６】[0076]
【数１６】 [Equation 16]
【００７７】となる。ここで、ＶM1＝ＶM2となることか
ら、式（１５）（１６）より、電圧ΔＶo は、It becomes Here, since VM1 = VM2, from equations (15) and (16), the voltage ΔVo is
【００７８】[0078]
【数１７】 [Equation 17]
【００７９】となる。ここで、６Ｒ1 ＝６Ｒ2 ＝Ｒ3 と
すると、第一実施例の式（８）と式（１７）とから、It becomes Here, assuming that 6R 1 = 6R 2 = R 3 , from the formula (8) and the formula (17) of the first embodiment,
【００８０】[0080]
【数１８】 (Equation 18)
【００８１】となる。即ち、第一実施例と同様に、抵抗
Ｒ５の両端の電圧ΔＶo は、電流検出用抵抗Ｒs により
降下する電圧と等しくなる。従って、出力電圧Ｖo は、
第一実施例の式（１４）のように表すことができるの
で、第一実施例と同様に、双方向の電流を検出すること
ができる。It becomes That is, as in the first embodiment, the voltage ΔVo across the resistor R5 becomes equal to the voltage dropped by the current detecting resistor Rs. Therefore, the output voltage Vo is
Since it can be expressed as the formula (14) of the first embodiment, the bidirectional current can be detected as in the first embodiment.
【００８２】ここで、各ＰＮＰトランジスタＱ１，Ｑ
２，Ｑ９，Ｑ１０におけるベース接地電流増幅率をα
（ｈfb）、エミッタ接地の電流増幅率をβ（＝−ｈfe）
とすると、オペアンプＯＰ1 の非反転入力端子に流れる
電流Ｉ11は、Here, each PNP transistor Q1, Q
2, the base ground current amplification factor in Q9, Q10 is α
(H fb ), the current amplification factor of grounded emitter is β (= −h fe ).
Then, the current I11 flowing through the non-inverting input terminal of the operational amplifier OP1 is
【００８３】[0083]
【数１９】 [Formula 19]
【００８４】となる。また、オペアンプＯＰ1 の反転入
力端子に流れる電流Ｉ21は、It becomes The current I21 flowing through the inverting input terminal of the operational amplifier OP1 is
【００８５】[0085]
【数２０】 (Equation 20)
【００８６】となる。Ｉ11＝Ｉ21となるので、式（１
９）（２０）より、抵抗Ｒ３に流れる電流ΔＩは、It becomes Since I11 = I21, the formula (1
9) From (20), the current ΔI flowing through the resistor R3 is
【００８７】[0087]
【数２１】 [Equation 21]
【００８８】となる。従って、電流Ｉ１，Ｉ２の差と、
その差に応じて抵抗Ｒ３に流れる電流ΔＩは、It becomes Therefore, the difference between the currents I1 and I2,
The current ΔI flowing through the resistor R3 according to the difference is
【００８９】[0089]
【数２２】 [Equation 22]
【００９０】となる。ところで、同様に第一実施例の電
流検出回路１１について、同様にＰＮＰトランジスタＱ
１，Ｑ２の電流増幅率αについて求めると、第一実施例
のオペアンプＯＰ1 の非反転入力端子に流れる電流Ｉ11
は、## EQU10 ## By the way, similarly, regarding the current detection circuit 11 of the first embodiment, similarly, the PNP transistor Q
When the current amplification factors α of 1 and Q2 are calculated, the current I11 flowing through the non-inverting input terminal of the operational amplifier OP1 of the first embodiment is obtained.
Is
【００９１】[0091]
【数２３】 (Equation 23)
【００９２】となる。また、第一実施例のオペアンプＯ
Ｐ1 の反転入力端子に流れる電流Ｉ21は、It becomes In addition, the operational amplifier O of the first embodiment
The current I21 flowing through the inverting input terminal of P1 is
【００９３】[0093]
【数２４】 [Equation 24]
【００９４】となる。同様に、Ｉ11＝Ｉ21となるので、
式（２３）（２４）より、抵抗Ｒ３に流れる電流ΔＩ
は、It becomes Similarly, since I11 = I21,
From equations (23) and (24), the current ΔI flowing through the resistor R3
Is
【００９５】[0095]
【数２５】 (Equation 25)
【００９６】となる。従って、第一実施例の電流検出回
路１１の場合、電流Ｉ１，Ｉ２の差と、その差に応じて
抵抗Ｒ３に流れる電流ΔＩは、It becomes Therefore, in the case of the current detection circuit 11 of the first embodiment, the difference between the currents I1 and I2 and the current ΔI flowing through the resistor R3 according to the difference are:
【００９７】[0097]
【数２６】 (Equation 26)
【００９８】となる。ここで、電流増幅率α，βは、It becomes Here, the current amplification factors α and β are
【００９９】[0099]
【数２７】 [Equation 27]
【０１００】であるから、第一実施例の電流検出回路１
１と、本実施例の電流検出回路３０とにおける電流Ｉ
１，Ｉ２と抵抗Ｒ３に流れる電流ΔＩを電流増幅率β＝
１００，５０，２０，１０について求めると、式（２
２）（２６）から、図６のようになる。Therefore, the current detection circuit 1 of the first embodiment is
1 and the current I in the current detection circuit 30 of the present embodiment.
1, I2 and the current ΔI flowing through the resistor R3 are expressed by the current amplification factor β =
For 100, 50, 20, and 10, the equation (2
2) From (26), the result is as shown in FIG.
【０１０１】図６から明らかなように、第一実施例の検
出回路１１に比べて第二実施例の電流検出回路３０の方
が更に増幅率の影響が少ないことが判る。このように、
本実施例によれば、第一実施例と同様に、電流検出回路
３０は、バッテリ１０に流れる充電電流ＩL と、バッテ
リ１０から流れる放電電流−ＩLとの双方向の電流を検
出することができ、その電流に応じた出力電圧Ｖo を出
力することができる。As is apparent from FIG. 6, the current detection circuit 30 of the second embodiment has a smaller influence of the amplification factor than the detection circuit 11 of the first embodiment. in this way,
According to the present embodiment, as in the first embodiment, the current detection circuit 30 can detect the bidirectional current of the charging current IL flowing in the battery 10 and the discharging current −IL flowing from the battery 10. The output voltage Vo corresponding to the current can be output.
【０１０２】また、第一実施例に比べて、電流増幅率の
影響を更に少なくすることができ、精度の高い検出を行
なうことができる。 （第三実施例）次に、本発明を具体化した第三実施例を
図７〜図１０に従って説明する。Further, compared to the first embodiment, the influence of the current amplification factor can be further reduced, and highly accurate detection can be performed. (Third Embodiment) Next, a third embodiment of the present invention will be described with reference to FIGS.
【０１０３】尚、第一実施例と同様な構成部分について
は、同じ符号を付しその説明を省略する。図７に示すよ
うに、電流検出回路４０のＰＮＰトランジスタＱ３は、
そのベースが基準電源に接続され、電圧ＶR が供給され
ている。一方、ＰＮＰトランジスタＱ４のベースは、外
部端子４１に接続されている。外部端子４１には、抵抗
４２とコンデンサ４３とからなるフィルタを介して図示
しない発振器に接続され、その発振器から、所定の周波
数の鋸歯状波の信号Ｓ１が入力されている。The same components as those in the first embodiment are designated by the same reference numerals and the description thereof will be omitted. As shown in FIG. 7, the PNP transistor Q3 of the current detection circuit 40 is
Its base is connected to a reference power supply and is supplied with a voltage VR. On the other hand, the base of the PNP transistor Q4 is connected to the external terminal 41. The external terminal 41 is connected to an oscillator (not shown) via a filter including a resistor 42 and a capacitor 43, and a sawtooth wave signal S1 having a predetermined frequency is input from the oscillator.
【０１０４】ＰＮＰトランジスタＱ３のコレクタはコン
パレータＣＰ1 の非反転入力端子に接続され、ＰＮＰト
ランジスタＱ４のコレクタはコンパレータＣＰ1 の反転
入力端子に接続されている。そして、コンパレータＣＰ
1 は、その出力端子から出力信号Ｖout を出力してい
る。The collector of the PNP transistor Q3 is connected to the non-inverting input terminal of the comparator CP1 and the collector of the PNP transistor Q4 is connected to the inverting input terminal of the comparator CP1. And the comparator CP
1 outputs the output signal Vout from its output terminal.
【０１０５】次に、上記のように構成された電流検出回
路の動作を説明する。抵抗Ｒ３には、その両端に、第一
実施例と同様に、電流検出用抵抗Ｒs に発生した電圧降
下に比例した電圧を発生させることができる。その抵抗
Ｒ３の両端の電圧をΔＶout とすると、コンパレータＣ
Ｐ1 の入力端子には、基準電源の電圧ＶR と抵抗Ｒ３の
電圧ΔＶout とを加算した電圧と、信号Ｓ１とが入力さ
れる。従って、コンパレータＣＰ1 は、入力された電圧
を比較し、その比較結果に基づいた出力信号Ｖout を出
力する。Next, the operation of the current detection circuit configured as described above will be described. A voltage proportional to the voltage drop generated in the current detecting resistor Rs can be generated across the resistor R3, as in the first embodiment. If the voltage across the resistor R3 is ΔVout, the comparator C
The signal S1 and the voltage obtained by adding the voltage VR of the reference power source and the voltage .DELTA.Vout of the resistor R3 are input to the input terminal of P1. Therefore, the comparator CP1 compares the input voltages and outputs the output signal Vout based on the comparison result.
【０１０６】即ち、図８に示すように、基準電源の電圧
ＶR と抵抗Ｒ３の電圧ΔＶout とを加算した電圧に比べ
て信号Ｓ１の電圧の方が高い場合、コンパレータＣＰ1
は、Ｈレベルの出力信号Ｖout を出力する。逆に、基準
電源の電圧ＶR と抵抗Ｒ３の電圧ΔＶout とを加算した
電圧に比べて信号Ｓ１の電圧の方が低い場合、コンパレ
ータＣＰ1 は、Ｌレベルの出力信号Ｖout を出力する。That is, as shown in FIG. 8, when the voltage of the signal S1 is higher than the voltage obtained by adding the voltage VR of the reference power source and the voltage ΔVout of the resistor R3, the comparator CP1
Outputs an H-level output signal Vout. On the contrary, when the voltage of the signal S1 is lower than the voltage obtained by adding the voltage VR of the reference power source and the voltage ΔVout of the resistor R3, the comparator CP1 outputs the L-level output signal Vout.
【０１０７】信号Ｓ１は、所定の周波数の鋸歯状波であ
ることから、出力信号Ｖout は、信号Ｓ１の電圧が基準
電源の電圧ＶR と抵抗Ｒ３の電圧ΔＶout とを加算した
電圧より高い間Ｈレベルとなるパルス信号として出力さ
れる。Since the signal S1 is a sawtooth wave having a predetermined frequency, the output signal Vout is at the H level while the voltage of the signal S1 is higher than the voltage obtained by adding the voltage VR of the reference power source and the voltage ΔVout of the resistor R3. Is output as a pulse signal.
【０１０８】そして、出力信号Ｖout がＨレベルとなる
期間は、抵抗Ｒ３の電圧ΔＶout により決定される。即
ち、電圧ΔＶout が大きいほど、出力信号Ｖout がＨレ
ベルとなる期間は短くなる。そして、電圧ΔＶout は、
抵抗Ｒs における電圧降下に比例していることから、出
力信号Ｖout がＨレベルとなる期間は抵抗Ｒs に流れる
充電電流ＩL に比例し、その充電電流ＩL が多いほど、
Ｈレベルとなる期間が短くなる。The period in which the output signal Vout is at H level is determined by the voltage ΔVout of the resistor R3. That is, the greater the voltage ΔVout, the shorter the period in which the output signal Vout is at the H level. And the voltage ΔVout is
Since it is proportional to the voltage drop across the resistor Rs, the period during which the output signal Vout is at H level is proportional to the charging current IL flowing through the resistor Rs, and the larger the charging current IL, the more
The period during which the H level is maintained becomes shorter.
【０１０９】一方、抵抗Ｒs に充電電流ＩL とは逆方向
の放電電流−ＩL が流れる場合、抵抗Ｒ３には、その放
電電流−ＩL に比例した電圧−ΔＶout が発生する。コ
ンパレータＣＰ1 は、この電圧−ΔＶout と基準電源の
電圧ＶR とを加算した電圧と、信号Ｓ１の電圧とを比較
した出力信号Ｖout を出力する。従って、出力信号Ｖou
t は、充電電流ＩL の場合とは逆に、放電電流−ＩL が
多いほどＬレベルの期間が短くなる。On the other hand, when the discharge current -IL in the direction opposite to the charge current IL flows through the resistor Rs, a voltage -ΔVout proportional to the discharge current -IL is generated at the resistor R3. The comparator CP1 outputs an output signal Vout obtained by comparing the voltage obtained by adding the voltage −ΔVout and the voltage VR of the reference power supply with the voltage of the signal S1. Therefore, the output signal Vou
Contrary to the charging current IL, t has a shorter L level period as the discharging current −IL increases.
【０１１０】そして、抵抗Ｒs に電流が流れない場合、
コンパレータＣＰ1 は、基準電源の電圧ＶR と信号Ｓ１
の電圧とを比較し、Ｈレベルの期間とＬレベルの期間と
が等しい、即ち、デューティが５０％の出力信号Ｖout
を出力する。そして、充電電流ＩL 及び放電電流−ＩL
に対する出力信号Ｖout のデューティは、図１０に示す
ようになる。If no current flows through the resistor Rs,
The comparator CP1 has a voltage VR of the reference power source and a signal S1.
Of the output signal Vout of which the H level period is equal to the L level period, that is, the duty is 50%.
Is output. Then, the charging current IL and the discharging current −IL
The duty of the output signal Vout with respect to is as shown in FIG.
【０１１１】図９に示すように、制御マイコン４４に
は、この出力信号Ｖout が入力される。そして、制御マ
イコン４４は、出力信号Ｖout のデューティを計測する
ことにより、抵抗Ｒs に流れる充電電流ＩL 及び放電電
流−ＩL を積算することができる。この出力信号Ｖout
のデューティは、例えば、出力信号Ｖout の立ち上がり
から立ち下がりまでの時間を基準クロック信号により測
定し、その時間と信号Ｓ１の周波数とにより計測するこ
とができる。As shown in FIG. 9, the output signal Vout is input to the control microcomputer 44. Then, the control microcomputer 44 can integrate the charging current IL and the discharging current -IL flowing through the resistor Rs by measuring the duty of the output signal Vout. This output signal Vout
The duty of can be measured, for example, by measuring the time from the rise to the fall of the output signal Vout using the reference clock signal and measuring the time and the frequency of the signal S1.
【０１１２】このように、本実施例の電流検出回路４０
によれば、電流検出用抵抗Ｒs に流れる充電電流ＩL 及
び放電電流−ＩL に応じたデューティのパルスとなる出
力信号Ｖout を出力することができる。As described above, the current detection circuit 40 of the present embodiment.
According to this, it is possible to output the output signal Vout which becomes a pulse having a duty corresponding to the charging current IL and the discharging current -IL flowing through the current detecting resistor Rs.
【０１１３】また、制御マイコン４４は、直接出力信号
Ｖout を入力し、その出力信号Ｖout のデューティに基
づいて充電電流ＩL 又は放電電流−ＩL を積算すること
ができるので、第一，第二実施例に比べて、Ａ／Ｄ変換
器１２を省略することができ、更に電子機器の小型化に
寄与することができる。Further, the control microcomputer 44 can directly input the output signal Vout and integrate the charging current IL or the discharging current -IL based on the duty of the output signal Vout. The A / D converter 12 can be omitted as compared with the above, and the electronic device can be further downsized.
【０１１４】[0114]
【発明の効果】以上詳述したように、請求項１に記載の
発明によれば、電流検出用抵抗に流れる双方向の電流を
検出することができる。As described above in detail, according to the first aspect of the invention, it is possible to detect the bidirectional current flowing through the current detecting resistor.
【０１１５】また、請求項２に記載の発明によれば、電
流検出用抵抗に生じる電圧降下に応じた電位差と、基準
電圧とを加算した出力電圧を出力することができるの
で、電流検出用抵抗に流れる双方向の電流を検出するこ
とができる。According to the second aspect of the invention, the output voltage obtained by adding the potential difference according to the voltage drop occurring in the current detecting resistor and the reference voltage can be output. It is possible to detect a bidirectional current flowing in the.
【０１１６】請求項３に記載の発明によれば、請求項２
に記載の発明の効果に加えて、トランジスタの増幅率の
影響を低減できる。請求項４に記載の発明によれば、電
流検出用抵抗に生じる電圧降下に応じたデューティの出
力信号を出力することができるので、電流検出用抵抗に
流れる双方向の電流を検出することができる。According to the invention of claim 3, claim 2
In addition to the effect of the invention described in (1), the influence of the amplification factor of the transistor can be reduced. According to the invention described in claim 4, since the output signal of the duty corresponding to the voltage drop generated in the current detection resistor can be output, the bidirectional current flowing in the current detection resistor can be detected. .
【０１１７】請求項５に記載の発明によれば、Ａ／Ｄ変
換器を省略した構成にすることができ、電子機器を小型
化することができる。According to the invention described in claim 5, the A / D converter can be omitted, and the electronic equipment can be downsized.
【図１】 本発明の原理説明図である。FIG. 1 is a diagram illustrating the principle of the present invention.
【図２】 電流監視装置のブロック回路図である。FIG. 2 is a block circuit diagram of a current monitoring device.
【図３】 第一実施例の電流検出回路の回路図である。FIG. 3 is a circuit diagram of a current detection circuit of the first embodiment.
【図４】 第一実施例の電流検出回路の特性図である。FIG. 4 is a characteristic diagram of the current detection circuit of the first embodiment.
【図５】 第二実施例の電流検出回路の回路図である。FIG. 5 is a circuit diagram of a current detection circuit according to a second embodiment.
【図６】 電流増幅率の影響を示す説明図である。FIG. 6 is an explanatory diagram showing the influence of the current amplification factor.
【図７】 第三実施例の電流検出回路の回路図である。FIG. 7 is a circuit diagram of a current detection circuit according to a third embodiment.
【図８】 第三実施例の電流検出回路の波形図である。FIG. 8 is a waveform diagram of a current detection circuit according to a third embodiment.
【図９】 第三実施例の電流監視装置のブロック回路図
である。FIG. 9 is a block circuit diagram of a current monitoring device of a third embodiment.
【図１０】 第三実施例の電流検出回路の特性図であ
る。FIG. 10 is a characteristic diagram of the current detection circuit of the third embodiment.
【図１１】 従来の電流検出回路の回路図である。FIG. 11 is a circuit diagram of a conventional current detection circuit.
ＩL 充電電流 −ＩL 放電電流 ＯＰ1 オペアンプ Ｑ１ 第１のＰＮＰトランジスタ Ｑ２ 第２のＰＮＰトランジスタ Ｑ３ 第３のＰＮＰトランジスタ Ｑ４ 第４のＰＮＰトランジスタ Ｒ３ 抵抗 Ｒ４ 抵抗 Ｒ５ 抵抗 Ｒs 電流検出用抵抗 Ｖo 出力電圧 ＶR 電圧 Ｑ９ 第５のＰＮＰトランジスタ Ｑ１０ 第６のＰＮＰトランジスタ ＣＰ1 コンパレータ Ｓ１ 信号（鋸歯状波） Ｖout 出力信号 IL charge current −IL discharge current OP1 operational amplifier Q1 first PNP transistor Q2 second PNP transistor Q3 third PNP transistor Q4 fourth PNP transistor R3 resistor R4 resistor R5 resistor Rs current detection resistor Vo output voltage VR voltage Q9 Fifth PNP transistor Q10 Sixth PNP transistor CP1 Comparator S1 signal (sawtooth wave) Vout output signal
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松本 敬史 愛知県春日井市高蔵寺町二丁目1844番２ 富士通ヴィエルエスアイ株式会社内 (72)発明者 佐野 芳昭 愛知県春日井市高蔵寺町二丁目1844番２ 富士通ヴィエルエスアイ株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Takashi Matsumoto 1844-2, Kozoji-cho, Kasugai-shi, Aichi Within Fujitsu Vielle SII Co., Ltd. (72) Inventor Yoshiaki Sano 2-844, Kozoji-cho, Kasugai-shi, Aichi Fujitsu Within VIS Co., Ltd.
Claims (5)
力電圧を出力する電流検出回路において、 前記電流検出用抵抗に流れる双方向の電流に基づいて同
電流検出用抵抗の両端に発生する電位差を入力し、その
電位差を電流差に変化して出力する第１の変換回路部
と、 前記第１の変換回路部の出力信号と基準電圧とを入力
し、前記出力信号に応じた電圧を前記基準電圧に対し、
前記双方向の電流の方向に基づいて加減算した電圧を出
力する第２の変換回路部とから構成された電流検出回
路。1. A current detecting circuit for outputting an output voltage according to a current flowing through a current detecting resistor, wherein a potential difference generated across the current detecting resistor based on a bidirectional current flowing through the current detecting resistor. A first conversion circuit section for inputting, outputting the potential difference changed to a current difference, and an output signal of the first conversion circuit section and a reference voltage, and inputting a voltage corresponding to the output signal. For reference voltage,
And a second conversion circuit section that outputs a voltage that is added or subtracted based on the directions of the bidirectional currents.
力電圧を出力する電流検出回路において、前記電流検出
用抵抗の両端に、ベースが互いに接続されるとともに定
電流駆動されるマルチコレクタトランジスタである第１
及び第２のＰＮＰトランジスタのエミッタを第１，第２
の抵抗を介してそれぞれ接続し、両ＰＮＰトランジスタ
の１つのコレクタをそれぞれベースに接続し、第１及び
第２のＰＮＰトランジスタの他のコレクタを第３の抵抗
を介して互いに接続し、前記第３の抵抗の両端を第３，
第４のＰＮＰトランジスタのエミッタにそれぞれ接続
し、第３のＰＮＰトランジスタのコレクタと前記第２の
ＰＮＰトランジスタの残りのコレクタは第１のカレント
ミラー回路を構成する一対のＮＰＮトランジスタのコレ
クタにそれぞれ接続し、前記第１のＰＮＰトランジスタ
の残りのコレクタと前記第４のＰＮＰトランジスタのコ
レクタは第２のカレントミラー回路を構成する一対のＮ
ＰＮトランジスタのコレクタにそれぞれ接続し、前記第
３，第４のＰＮＰトランジスタのコレクタはオペアンプ
の入力端子に接続し、前記第３のＰＮＰトランジスタの
ベースに第４の抵抗を介して基準電源の電圧を入力し、
前記第４のＰＮＰトランジスタのベースに直接基準電源
の電圧を入力し、前記オペアンプの出力端子は第５の抵
抗を介して前記第４のＰＮＰトランジスタのベースに接
続し、そのオペアンプから出力電圧を出力するようにし
た電流検出回路。2. A current detecting circuit for outputting an output voltage according to a current flowing through a current detecting resistor, wherein a multi-collector transistor having bases connected to both ends of the current detecting resistor and being driven with a constant current. There is a first
And the emitters of the second PNP transistor to the first and second
The respective collectors of the two PNP transistors are connected to the respective bases, and the other collectors of the first and second PNP transistors are connected to each other via the third resistor. Both ends of the resistance of the 3rd
The collectors of the third PNP transistor and the remaining collectors of the second PNP transistor are respectively connected to the emitters of the fourth PNP transistor, and the collectors of the pair of NPN transistors forming the first current mirror circuit. , The remaining collector of the first PNP transistor and the collector of the fourth PNP transistor form a pair of N's constituting a second current mirror circuit.
The collectors of the PN transistors are respectively connected, the collectors of the third and fourth PNP transistors are connected to the input terminal of the operational amplifier, and the voltage of the reference power source is supplied to the base of the third PNP transistor via the fourth resistor. Input,
The voltage of the reference power source is directly input to the base of the fourth PNP transistor, the output terminal of the operational amplifier is connected to the base of the fourth PNP transistor via the fifth resistor, and the output voltage is output from the operational amplifier. Current detection circuit.
て、 前記第１，第２のＰＮＰトランジスタの残りのコレクタ
にはマルチコレクタトランジスタである第５，第６のＰ
ＮＰトランジスタのエミッタをそれぞれ接続し、第５，
第６のＰＮＰトランジスタのベースは第３の抵抗の両端
に接続し、両ＰＮＰトランジスタの１つのコレクタは互
いに他のトランジスタの残りのコレクタに接続するとと
もに、前記第１，第２のカレントミラー回路を構成する
ＮＰＮトランジスタにそれぞれ接続した電流検出回路。3. The current detection circuit according to claim 2, wherein the remaining collectors of the first and second PNP transistors are fifth and sixth P transistors which are multi-collector transistors.
The emitters of the NP transistors are connected to each other,
The base of the sixth PNP transistor is connected to both ends of the third resistor, one collector of both PNP transistors is connected to the remaining collectors of the other transistors, and the first and second current mirror circuits are connected. Current detection circuit connected to each NPN transistor.
力電圧を出力する電流検出回路において、前記電流検出
用抵抗の両端にベースが互いに接続されるとともに定電
流駆動されるマルチコレクタトランジスタである第１及
び第２のＰＮＰトランジスタのエミッタを第１，第２の
抵抗を介して接続し、両ＰＮＰトランジスタの１つのコ
レクタをそれぞれベースに接続し、第１及び第２のＰＮ
Ｐトランジスタの他のコレクタを第３の抵抗を介して互
いに接続し、前記第３の抵抗の両端を第３，第４のＰＮ
Ｐトランジスタのエミッタにそれぞれ接続し、第３のＰ
ＮＰトランジスタのコレクタと前記第２のＰＮＰトラン
ジスタの残りのコレクタは第１のカレントミラー回路を
構成する一対のＮＰＮトランジスタのコレクタにそれぞ
れ接続し、前記第１のＰＮＰトランジスタの残りのコレ
クタと前記第４のＰＮＰトランジスタのコレクタは第２
のカレントミラー回路を構成する一対のＮＰＮトランジ
スタのコレクタにそれぞれ接続し、前記第３，第４のＰ
ＮＰトランジスタのコレクタはコンパレータの入力端子
に接続し、前記第３のＰＮＰトランジスタのベースに基
準電源の電圧を入力し、前記第４のＰＮＰトランジスタ
のベースに外部端子を介して所定の周波数の鋸歯状波の
信号を入力し、前記コンパレータから出力電圧を出力す
るようにした電流検出回路。4. A current detection circuit for outputting an output voltage according to a current flowing through a current detection resistor, wherein a base is connected to both ends of the current detection resistor and a multi-collector transistor driven at a constant current. The emitters of the first and second PNP transistors are connected via the first and second resistors, and the collectors of both PNP transistors are connected to their respective bases.
The other collectors of the P-transistor are connected to each other through a third resistor, and both ends of the third resistor are connected to the third and fourth PN.
The third P is connected to the emitters of the P transistors.
The collector of the NP transistor and the remaining collector of the second PNP transistor are respectively connected to the collectors of a pair of NPN transistors forming the first current mirror circuit, and the remaining collector of the first PNP transistor and the fourth collector of the first PNP transistor are connected to each other. Second collector of PNP transistor
Connected to the collectors of a pair of NPN transistors which form the current mirror circuit of
The collector of the NP transistor is connected to the input terminal of the comparator, the voltage of the reference power source is input to the base of the third PNP transistor, and the sawtooth shape of a predetermined frequency is input to the base of the fourth PNP transistor via the external terminal. A current detection circuit that inputs a wave signal and outputs an output voltage from the comparator.
間に介在された電流検出用抵抗と、 前記電流検出用抵抗の両端に接続され、該電流検出用抵
抗に流れる電流に応じたパルス幅の信号を出力する電流
検出回路と、 前記電流検出回路から信号を入力し、その信号に基づい
て前記バッテリの充電量を積算し、その積算した充電量
に基づいて前記充電回路を制御し、前記電流検出回路か
らの信号に基づいて前記バッテリの放電量を積算し、そ
の積算した放電量に基づいて該バッテリの残量表示を行
なう制御マイコンとから構成された電流監視装置。5. A current detection resistor interposed between a battery and a charging circuit and a load circuit, and a pulse width connected to both ends of the current detection resistor and corresponding to a current flowing through the current detection resistor. A current detection circuit that outputs a signal of, a signal is input from the current detection circuit, the charge amount of the battery is integrated based on the signal, the charging circuit is controlled based on the integrated charge amount, A current monitoring device comprising: a control microcomputer that integrates the discharge amount of the battery based on a signal from a current detection circuit and displays the remaining amount of the battery based on the integrated discharge amount.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27253094A JP3481323B2 (en) | 1994-11-07 | 1994-11-07 | Current detection circuit and current monitoring device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27253094A JP3481323B2 (en) | 1994-11-07 | 1994-11-07 | Current detection circuit and current monitoring device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08136590A true JPH08136590A (en) | 1996-05-31 |
| JP3481323B2 JP3481323B2 (en) | 2003-12-22 |
Family
ID=17515183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27253094A Expired - Lifetime JP3481323B2 (en) | 1994-11-07 | 1994-11-07 | Current detection circuit and current monitoring device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3481323B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003043075A (en) * | 2001-08-02 | 2003-02-13 | Fuji Electric Co Ltd | Current detection circuit |
| WO2013128991A1 (en) * | 2012-03-02 | 2013-09-06 | ダイキン工業株式会社 | Power conversion device |
| JP2020148465A (en) * | 2019-03-11 | 2020-09-17 | エイブリック株式会社 | Current sense circuit |
| TWI776715B (en) * | 2020-12-21 | 2022-09-01 | 張成君 | Cable assembly capable of detecting bidirectional charging-current |
| CN115128327A (en) * | 2022-06-30 | 2022-09-30 | 杭州衡驰科技有限公司 | High-side current detection method for switching power supply |
-
1994
- 1994-11-07 JP JP27253094A patent/JP3481323B2/en not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003043075A (en) * | 2001-08-02 | 2003-02-13 | Fuji Electric Co Ltd | Current detection circuit |
| WO2013128991A1 (en) * | 2012-03-02 | 2013-09-06 | ダイキン工業株式会社 | Power conversion device |
| JP2013183546A (en) * | 2012-03-02 | 2013-09-12 | Daikin Ind Ltd | Power converter |
| JP2020148465A (en) * | 2019-03-11 | 2020-09-17 | エイブリック株式会社 | Current sense circuit |
| TWI776715B (en) * | 2020-12-21 | 2022-09-01 | 張成君 | Cable assembly capable of detecting bidirectional charging-current |
| CN115128327A (en) * | 2022-06-30 | 2022-09-30 | 杭州衡驰科技有限公司 | High-side current detection method for switching power supply |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3481323B2 (en) | 2003-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6054861A (en) | Apparatus for monitoring power of battery to supply electric power to load | |
| TWI812472B (en) | Closed-loop circuit of simulating inductor current | |
| JP4161673B2 (en) | Current detection circuit | |
| JP3481323B2 (en) | Current detection circuit and current monitoring device | |
| JPH05111241A (en) | Dc/dc converter | |
| JP2001324519A (en) | Current measuring circuit and current measuring circuit | |
| JPS60187120A (en) | Monostable multivibrator circuit | |
| US8476942B2 (en) | Summation circuit in DC-DC converter | |
| US12166489B2 (en) | Discrete time analog circuit | |
| JP2003143011A (en) | Analog-digital conversion circuit | |
| JP3587714B2 (en) | Displacement detector | |
| JP4492003B2 (en) | Current detection circuit | |
| JP3180188B2 (en) | Battery charging circuit and battery charger | |
| JP3036756B2 (en) | Oscillation circuit | |
| JP2003032117A (en) | Integral type analog to digital converter | |
| JPH0725715Y2 (en) | Frequency measuring device | |
| CN117856737A (en) | A voltage-frequency oscillator with high sensitivity to detect input voltage changes | |
| JP2003284334A (en) | Reference voltage generating circuit and battery charging circuit employing it | |
| JP4596697B2 (en) | Integrating A / D converter | |
| JP4015920B2 (en) | Time constant circuit | |
| JPH01318970A (en) | Peak value detection circuit | |
| JP3022010B2 (en) | Peak value detection device using level shift circuit, and monitor device using level shift circuit | |
| JP3254897B2 (en) | A / D converter | |
| JP2522655Y2 (en) | Voltage comparator | |
| JPS60223226A (en) | camera |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030930 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071010 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081010 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081010 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081010 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081010 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091010 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091010 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101010 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101010 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131010 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |