JPH08136590A - 電流検出回路及び電流監視装置 - Google Patents
電流検出回路及び電流監視装置Info
- Publication number
- JPH08136590A JPH08136590A JP6272530A JP27253094A JPH08136590A JP H08136590 A JPH08136590 A JP H08136590A JP 6272530 A JP6272530 A JP 6272530A JP 27253094 A JP27253094 A JP 27253094A JP H08136590 A JPH08136590 A JP H08136590A
- Authority
- JP
- Japan
- Prior art keywords
- current
- resistor
- voltage
- collector
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Tests Of Electric Status Of Batteries (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Control Of Voltage And Current In General (AREA)
Abstract
(57)【要約】
【目的】電流検出用抵抗に流れる双方向の電流を検出す
ることのできる電流検出回路を提供する。 【構成】第１の変換回路部１は、電流に応じて電流検出
用抵抗Ｒs で発生した電圧降下に基づく電位差を入力
し、その電位差に応じた差となる電流に変換し出力す
る。第２の変換回路部２は、第１の変換回路部１から出
力される電流を入力し、その電流の差に応じた電位差を
生成する。そして、第２の変換回路図２は、入力した基
準電圧ＶR に対して生成した電位差を加算し、その加算
した電圧を出力電圧Ｖo として出力する。
ることのできる電流検出回路を提供する。 【構成】第１の変換回路部１は、電流に応じて電流検出
用抵抗Ｒs で発生した電圧降下に基づく電位差を入力
し、その電位差に応じた差となる電流に変換し出力す
る。第２の変換回路部２は、第１の変換回路部１から出
力される電流を入力し、その電流の差に応じた電位差を
生成する。そして、第２の変換回路図２は、入力した基
準電圧ＶR に対して生成した電位差を加算し、その加算
した電圧を出力電圧Ｖo として出力する。
Description
【０００１】
【産業上の利用分野】本発明は、電流検出回路及び電流
監視装置に係り、詳しくはバッテリの放電電流及び充電
電流の監視に好適な電流検出回路及び電流監視装置に関
するものである。
監視装置に係り、詳しくはバッテリの放電電流及び充電
電流の監視に好適な電流検出回路及び電流監視装置に関
するものである。
【０００２】近年、ノートブック型パソコン等の可搬性
の高い電子機器が普及している。これらの電子機器に
は、充電可能なバッテリが搭載され、該バッテリを駆動
電源として使用している。従って、バッテリの電力残量
及び充電量等は、正確に把握する必要があり、これら電
力残量及び充電量を把握する上で正確な電流検出回路が
望まれている。しかも、可搬性の高い電子機器は、小型
化及び軽量化が求められ、該電子機器に使用される電流
検出回路においても、小型化及び軽量化に寄与する回路
が求められている。
の高い電子機器が普及している。これらの電子機器に
は、充電可能なバッテリが搭載され、該バッテリを駆動
電源として使用している。従って、バッテリの電力残量
及び充電量等は、正確に把握する必要があり、これら電
力残量及び充電量を把握する上で正確な電流検出回路が
望まれている。しかも、可搬性の高い電子機器は、小型
化及び軽量化が求められ、該電子機器に使用される電流
検出回路においても、小型化及び軽量化に寄与する回路
が求められている。
【０００３】
【従来の技術】従来ノートブック型パソコン等の可搬性
の高い電子機器には、充電可能なバッテリが搭載されて
いる。このバッテリを充電する際、充電回路からの充電
電流を検出してバッテリの最適な充電量となるように充
電制御していた。
の高い電子機器には、充電可能なバッテリが搭載されて
いる。このバッテリを充電する際、充電回路からの充電
電流を検出してバッテリの最適な充電量となるように充
電制御していた。
【０００４】図１１は、従来の電流検出回路の回路図で
ある。充電回路からバッテリに充電電流ＩL が供給され
る電源線Ｌ１には、電流検出用抵抗Ｒs が接続されてい
る。抵抗Ｒs の外部電源側の電源線Ｌ１と低電位Ｖss
（＝０ボルト）の電源線との間には、抵抗Ｒ11，Ｒ12か
らなる分圧回路が設けられている。
ある。充電回路からバッテリに充電電流ＩL が供給され
る電源線Ｌ１には、電流検出用抵抗Ｒs が接続されてい
る。抵抗Ｒs の外部電源側の電源線Ｌ１と低電位Ｖss
（＝０ボルト）の電源線との間には、抵抗Ｒ11，Ｒ12か
らなる分圧回路が設けられている。
【０００５】オペアンプＯＰ11は、その非反転入力端子
が前記分圧回路の抵抗Ｒ11，Ｒ12の接続点に接続されて
いるとともに、反転入力端子が抵抗Ｒ13を介して電流検
出用抵抗Ｒs のバッテリ側の電源線Ｌ１に接続されてい
る。又、オペアンプＯＰ11の出力端子と反転入力端子と
の間には、帰還抵抗Ｒ14が接続されている。
が前記分圧回路の抵抗Ｒ11，Ｒ12の接続点に接続されて
いるとともに、反転入力端子が抵抗Ｒ13を介して電流検
出用抵抗Ｒs のバッテリ側の電源線Ｌ１に接続されてい
る。又、オペアンプＯＰ11の出力端子と反転入力端子と
の間には、帰還抵抗Ｒ14が接続されている。
【０００６】次に、オペアンプＯＰ11の出力電圧Ｖo を
求める。充電回路からバッテリに印加する電圧をＶccと
し、分圧回路からオペアンプＯＰ11の非反転入力端子に
入力される電圧をＶ１、非反転入力端子に入力される電
圧をＶ２とすると、電圧Ｖ１は、
求める。充電回路からバッテリに印加する電圧をＶccと
し、分圧回路からオペアンプＯＰ11の非反転入力端子に
入力される電圧をＶ１、非反転入力端子に入力される電
圧をＶ２とすると、電圧Ｖ１は、
【０００７】
【数１】
【０００８】となり、電圧Ｖ２は、
【０００９】
【数２】
【００１０】となる。そして、オペアンプＯＰ11に帰還
がかかっていることから、Ｖ１＝Ｖ２となるので、
がかかっていることから、Ｖ１＝Ｖ２となるので、
【００１１】
【数３】
【００１２】となる。ここで、
【００１３】
【数４】
【００１４】とすると、式（３）（４）から、
【００１５】
【数５】
【００１６】となる。従って、式（５）から明らかなよ
うに、オペアンプＯＰ11は、充電電流ＩL に比例した出
力電圧Ｖo を出力する。
うに、オペアンプＯＰ11は、充電電流ＩL に比例した出
力電圧Ｖo を出力する。
【００１７】そして、この出力電圧Ｖo は、Ａ／Ｄ変換
器により一定のサンプリング周波数でアナログ・デジタ
ル変換（Ａ／Ｄ変換）されてマイクロコンピュータに出
力される。マイクロコンピュータは、Ａ／Ｄ変換器の出
力信号を積算してバッテリに充電される充電量を演算す
る。その演算した充電量に基づいてマイクロコンピュー
タは、充電の継続又は停止を制御するとともに、バッテ
リの電力残量を表示する。
器により一定のサンプリング周波数でアナログ・デジタ
ル変換（Ａ／Ｄ変換）されてマイクロコンピュータに出
力される。マイクロコンピュータは、Ａ／Ｄ変換器の出
力信号を積算してバッテリに充電される充電量を演算す
る。その演算した充電量に基づいてマイクロコンピュー
タは、充電の継続又は停止を制御するとともに、バッテ
リの電力残量を表示する。
【００１８】
【発明が解決しようとする課題】ところで、上記電流検
出回路は、バッテリを充電する充電電流ＩL を検出する
ことはできるが、充電電流ＩL と反対の方向に流れるバ
ッテリからの放電電流を検出することができなかった。
つまり、オペアンプＯＰ11の電源端子は、電圧Ｖccの電
源線と電圧Ｖssの電源線に接続され、プラスの電圧Ｖcc
を動作電圧として動作するため、充電電流ＩL と反対の
方向に流れる放電電流に基づく電流検出用抵抗Ｒs の電
圧降下を検出することができなかった。
出回路は、バッテリを充電する充電電流ＩL を検出する
ことはできるが、充電電流ＩL と反対の方向に流れるバ
ッテリからの放電電流を検出することができなかった。
つまり、オペアンプＯＰ11の電源端子は、電圧Ｖccの電
源線と電圧Ｖssの電源線に接続され、プラスの電圧Ｖcc
を動作電圧として動作するため、充電電流ＩL と反対の
方向に流れる放電電流に基づく電流検出用抵抗Ｒs の電
圧降下を検出することができなかった。
【００１９】従って、バッテリの放電電流を検出する場
合には、別の電流検出回路を設けなければならず、Ａ／
Ｄ変換回路等の周辺回路も別個に必要となる。この結
果、回路規模が大型化するという問題があった。
合には、別の電流検出回路を設けなければならず、Ａ／
Ｄ変換回路等の周辺回路も別個に必要となる。この結
果、回路規模が大型化するという問題があった。
【００２０】本発明は上記問題点を解決するためになさ
れたものであって、その目的は、電流検出用抵抗に流れ
る双方向の電流を検出することのできる電流検出回路を
提供することにある。また、そのような電流検出回路を
用いた電流監視装置を提供することにある。
れたものであって、その目的は、電流検出用抵抗に流れ
る双方向の電流を検出することのできる電流検出回路を
提供することにある。また、そのような電流検出回路を
用いた電流監視装置を提供することにある。
【００２１】
【課題を解決するための手段】図１は、本発明の原理説
明図である。即ち、第１の変換回路部１は、電流検出用
抵抗に流れる双方向の電流に基づいて、その電流検出用
抵抗の両端に発生する電位差を入力し、その電位差を電
流差に変換して出力する。第２の変換回路部２は、第１
の変換回路部１の出力信号と基準電圧ＶR とを入力し、
前記出力信号に応じた電圧を前記基準電圧ＶR に対し、
前記双方向の電流の方向に基づいて加減算した電圧Ｖo
を出力する。
明図である。即ち、第１の変換回路部１は、電流検出用
抵抗に流れる双方向の電流に基づいて、その電流検出用
抵抗の両端に発生する電位差を入力し、その電位差を電
流差に変換して出力する。第２の変換回路部２は、第１
の変換回路部１の出力信号と基準電圧ＶR とを入力し、
前記出力信号に応じた電圧を前記基準電圧ＶR に対し、
前記双方向の電流の方向に基づいて加減算した電圧Ｖo
を出力する。
【００２２】請求項２に記載の発明は、電流検出用抵抗
Ｒs に流れる電流ＩL に応じた出力電圧Ｖo を出力する
電流検出回路において、前記電流検出用抵抗Ｒs の両端
に、ベースが互いに接続されるとともに定電流駆動され
るマルチコレクタトランジスタである第１及び第２のＰ
ＮＰトランジスタＱ１，Ｑ２のエミッタを第１，第２の
抵抗Ｒ１，Ｒ２を介して接続し、両ＰＮＰトランジスタ
Ｑ１，Ｑ２の１つのコレクタをそれぞれベースに接続
し、第１及び第２のＰＮＰトランジスタＱ１，Ｑ２の他
のコレクタを第３の抵抗Ｒ３を介して互いに接続し、前
記第３の抵抗Ｒ３の両端を第３，第４のＰＮＰトランジ
スタＱ３，Ｑ４のエミッタにそれぞれ接続し、第３のＰ
ＮＰトランジスタのコレクタＱ３と前記第２のＰＮＰト
ランジスタＱ２の残りのコレクタは第１のカレントミラ
ー回路を構成する一対のＮＰＮトランジスタＱ５，Ｑ６
のコレクタにそれぞれ接続し、前記第１のＰＮＰトラン
ジスタＱ１の残りのコレクタと前記第４のＰＮＰトラン
ジスタＱ４のコレクタは第２のカレントミラー回路を構
成する一対のＮＰＮトランジスタＱ７，Ｑ８のコレクタ
にそれぞれ接続し、前記第３，第４のＰＮＰトランジス
タＱ３，Ｑ４のコレクタはオペアンプＯＰ１の入力端子
に接続し、前記第３のＰＮＰトランジスタＱ３のベース
に第４の抵抗Ｒ５を介して基準電源の電圧を入力し、前
記第４のＰＮＰトランジスタＱ４のベースに直接基準電
源の電圧を入力し、前記オペアンプＯＰ１の出力端子は
第５の抵抗Ｒ４を介して前記第４のＰＮＰトランジスタ
Ｑ４のベースに接続し、そのオペアンプＯＰ１から出力
電圧Ｖo を出力することを要旨とする。
Ｒs に流れる電流ＩL に応じた出力電圧Ｖo を出力する
電流検出回路において、前記電流検出用抵抗Ｒs の両端
に、ベースが互いに接続されるとともに定電流駆動され
るマルチコレクタトランジスタである第１及び第２のＰ
ＮＰトランジスタＱ１，Ｑ２のエミッタを第１，第２の
抵抗Ｒ１，Ｒ２を介して接続し、両ＰＮＰトランジスタ
Ｑ１，Ｑ２の１つのコレクタをそれぞれベースに接続
し、第１及び第２のＰＮＰトランジスタＱ１，Ｑ２の他
のコレクタを第３の抵抗Ｒ３を介して互いに接続し、前
記第３の抵抗Ｒ３の両端を第３，第４のＰＮＰトランジ
スタＱ３，Ｑ４のエミッタにそれぞれ接続し、第３のＰ
ＮＰトランジスタのコレクタＱ３と前記第２のＰＮＰト
ランジスタＱ２の残りのコレクタは第１のカレントミラ
ー回路を構成する一対のＮＰＮトランジスタＱ５，Ｑ６
のコレクタにそれぞれ接続し、前記第１のＰＮＰトラン
ジスタＱ１の残りのコレクタと前記第４のＰＮＰトラン
ジスタＱ４のコレクタは第２のカレントミラー回路を構
成する一対のＮＰＮトランジスタＱ７，Ｑ８のコレクタ
にそれぞれ接続し、前記第３，第４のＰＮＰトランジス
タＱ３，Ｑ４のコレクタはオペアンプＯＰ１の入力端子
に接続し、前記第３のＰＮＰトランジスタＱ３のベース
に第４の抵抗Ｒ５を介して基準電源の電圧を入力し、前
記第４のＰＮＰトランジスタＱ４のベースに直接基準電
源の電圧を入力し、前記オペアンプＯＰ１の出力端子は
第５の抵抗Ｒ４を介して前記第４のＰＮＰトランジスタ
Ｑ４のベースに接続し、そのオペアンプＯＰ１から出力
電圧Ｖo を出力することを要旨とする。
【００２３】請求項３に記載の発明は、請求項２に記載
の電流検出回路において、前記第１，第２のＰＮＰトラ
ンジスタＱ１，Ｑ２の残りのコレクタにはマルチコレク
タトランジスタである第５，第６のＰＮＰトランジスタ
Ｑ９，Ｑ１０のエミッタをそれぞれ接続し、第５，第６
のＰＮＰトランジスタＱ９，Ｑ１０のベースを第３の抵
抗Ｒ３の両端に接続し、両ＰＮＰトランジスタＱ９，Ｑ
１０の１つのコレクタを互いに他のトランジスタの残り
のコレクタに接続するとともに、前記第１，第２のカレ
ントミラー回路を構成するＮＰＮトランジスタＱ５〜Ｑ
７にそれぞれ接続したことを要旨とする。
の電流検出回路において、前記第１，第２のＰＮＰトラ
ンジスタＱ１，Ｑ２の残りのコレクタにはマルチコレク
タトランジスタである第５，第６のＰＮＰトランジスタ
Ｑ９，Ｑ１０のエミッタをそれぞれ接続し、第５，第６
のＰＮＰトランジスタＱ９，Ｑ１０のベースを第３の抵
抗Ｒ３の両端に接続し、両ＰＮＰトランジスタＱ９，Ｑ
１０の１つのコレクタを互いに他のトランジスタの残り
のコレクタに接続するとともに、前記第１，第２のカレ
ントミラー回路を構成するＮＰＮトランジスタＱ５〜Ｑ
７にそれぞれ接続したことを要旨とする。
【００２４】請求項４に記載の発明は、電流検出用抵抗
Ｒs に流れる電流ＩL に応じた出力電圧Ｖo を出力する
電流検出回路において、前記電流検出用抵抗Ｒs の両端
にベースが互いに接続されるとともに定電流駆動される
マルチコレクタトランジスタである第１及び第２のＰＮ
ＰトランジスタＱ１，Ｑ２のエミッタを第１及び第２の
抵抗Ｒ１，Ｒ２を介して接続し、両ＰＮＰトランジスタ
Ｑ１，Ｑ２の１つのコレクタをそれぞれベースに接続
し、第１及び第２のＰＮＰトランジスタＱ１，Ｑ２の他
のコレクタを第３の抵抗Ｒ３を介して互いに接続し、前
記第３の抵抗Ｒ３の両端を第３，第４のＰＮＰトランジ
スタＱ３，Ｑ４のエミッタにそれぞれ接続し、第３のＰ
ＮＰトランジスタＱ３のコレクタと前記第２のＰＮＰト
ランジスタＱ２の残りのコレクタは第１のカレントミラ
ー回路を構成する一対のＮＰＮトランジスタＱ５，Ｑ６
のコレクタにそれぞれ接続し、前記第１のＰＮＰトラン
ジスタＱ１の残りのコレクタと前記第４のＰＮＰトラン
ジスタのコレクタＱ４は第２のカレントミラー回路を構
成する一対のＮＰＮトランジスタＱ７，Ｑ８のコレクタ
にそれぞれ接続し、前記第３，第４のＰＮＰトランジス
タＱ３，Ｑ４のコレクタはコンパレータＣＰ１の入力端
子に接続し、前記第３のＰＮＰトランジスタＱ３のベー
スに基準電源の電圧ＶR を入力し、前記第４のＰＮＰト
ランジスタＱ４のベースに外部端子４１を介して所定の
周波数の鋸歯状波の信号Ｓ１を入力し、前記コンパレー
タＣＰ１から出力電圧Ｖout を出力することを要旨とす
る。
Ｒs に流れる電流ＩL に応じた出力電圧Ｖo を出力する
電流検出回路において、前記電流検出用抵抗Ｒs の両端
にベースが互いに接続されるとともに定電流駆動される
マルチコレクタトランジスタである第１及び第２のＰＮ
ＰトランジスタＱ１，Ｑ２のエミッタを第１及び第２の
抵抗Ｒ１，Ｒ２を介して接続し、両ＰＮＰトランジスタ
Ｑ１，Ｑ２の１つのコレクタをそれぞれベースに接続
し、第１及び第２のＰＮＰトランジスタＱ１，Ｑ２の他
のコレクタを第３の抵抗Ｒ３を介して互いに接続し、前
記第３の抵抗Ｒ３の両端を第３，第４のＰＮＰトランジ
スタＱ３，Ｑ４のエミッタにそれぞれ接続し、第３のＰ
ＮＰトランジスタＱ３のコレクタと前記第２のＰＮＰト
ランジスタＱ２の残りのコレクタは第１のカレントミラ
ー回路を構成する一対のＮＰＮトランジスタＱ５，Ｑ６
のコレクタにそれぞれ接続し、前記第１のＰＮＰトラン
ジスタＱ１の残りのコレクタと前記第４のＰＮＰトラン
ジスタのコレクタＱ４は第２のカレントミラー回路を構
成する一対のＮＰＮトランジスタＱ７，Ｑ８のコレクタ
にそれぞれ接続し、前記第３，第４のＰＮＰトランジス
タＱ３，Ｑ４のコレクタはコンパレータＣＰ１の入力端
子に接続し、前記第３のＰＮＰトランジスタＱ３のベー
スに基準電源の電圧ＶR を入力し、前記第４のＰＮＰト
ランジスタＱ４のベースに外部端子４１を介して所定の
周波数の鋸歯状波の信号Ｓ１を入力し、前記コンパレー
タＣＰ１から出力電圧Ｖout を出力することを要旨とす
る。
【００２５】請求項５に記載の発明は、バッテリ１０
と、充電回路及び負荷回路との間に介在された電流検出
用抵抗Ｒs と、電流検出用抵抗Ｒs の両端に接続され、
該電流検出用抵抗Ｒs に流れる電流に応じたパルス幅の
信号を出力する電流検出回路４０と、電流検出回路４０
から信号Ｖout を入力し、その信号Ｖout に基づいてバ
ッテリ１０の充電量を積算し、その積算した充電量に基
づいて充電回路を制御し、電流検出回路４０からの信号
Ｖout に基づいてバッテリ１０の放電量を積算し、その
積算した放電量に基づいて該バッテリ１０の残量表示を
行なう制御マイコン４４とから構成されたことを要旨と
する。
と、充電回路及び負荷回路との間に介在された電流検出
用抵抗Ｒs と、電流検出用抵抗Ｒs の両端に接続され、
該電流検出用抵抗Ｒs に流れる電流に応じたパルス幅の
信号を出力する電流検出回路４０と、電流検出回路４０
から信号Ｖout を入力し、その信号Ｖout に基づいてバ
ッテリ１０の充電量を積算し、その積算した充電量に基
づいて充電回路を制御し、電流検出回路４０からの信号
Ｖout に基づいてバッテリ１０の放電量を積算し、その
積算した放電量に基づいて該バッテリ１０の残量表示を
行なう制御マイコン４４とから構成されたことを要旨と
する。
【００２６】
【作用】従って、請求項１に記載の発明によれば、電流
検出用抵抗Ｒs に流れる双方向の電流に基づいて、その
電流検出用抵抗Ｒs の両端に発生する電位差が電流差に
変換され出力信号として出力される。そして、その出力
信号は、第２の変換回路部２により基準電圧ＶR に対し
て双方向の電流の方向に基づいて加減算され、その加減
算された電圧が出力される。
検出用抵抗Ｒs に流れる双方向の電流に基づいて、その
電流検出用抵抗Ｒs の両端に発生する電位差が電流差に
変換され出力信号として出力される。そして、その出力
信号は、第２の変換回路部２により基準電圧ＶR に対し
て双方向の電流の方向に基づいて加減算され、その加減
算された電圧が出力される。
【００２７】また、請求項２に記載の発明によれば、第
１，第２のＰＮＰトランジスタＱ１，Ｑ２のエミッタに
は電流ＩL により電流検出用抵抗Ｒs に発生する電圧降
下に応じた差の電流が流れる。そして、第３の抵抗Ｒ３
の両端には、その電流差に比例した電圧が発生する。そ
して、オペアンプＯＰ1 は、その第３の抵抗Ｒ３の発生
した電圧を基準電圧ＶR とに基づいて出力信号Ｖo を出
力する。
１，第２のＰＮＰトランジスタＱ１，Ｑ２のエミッタに
は電流ＩL により電流検出用抵抗Ｒs に発生する電圧降
下に応じた差の電流が流れる。そして、第３の抵抗Ｒ３
の両端には、その電流差に比例した電圧が発生する。そ
して、オペアンプＯＰ1 は、その第３の抵抗Ｒ３の発生
した電圧を基準電圧ＶR とに基づいて出力信号Ｖo を出
力する。
【００２８】請求項３に記載の発明によれば、第１，第
２のカレントミラー回路には、電流検出用抵抗Ｒs に発
生する電圧降下に応じた差の電流がＰＮＰトランジスタ
Ｑ１，Ｑ２，Ｑ９，Ｑ１０を介して流れる。そして、第
３の抵抗Ｒ３の両端には、その電流差に比例した電圧が
発生する。そして、オペアンプＯＰ1 は、その第３の抵
抗Ｒ３の発生した電圧を基準電圧ＶR とに基づいた出力
電圧Ｖo を出力する。
２のカレントミラー回路には、電流検出用抵抗Ｒs に発
生する電圧降下に応じた差の電流がＰＮＰトランジスタ
Ｑ１，Ｑ２，Ｑ９，Ｑ１０を介して流れる。そして、第
３の抵抗Ｒ３の両端には、その電流差に比例した電圧が
発生する。そして、オペアンプＯＰ1 は、その第３の抵
抗Ｒ３の発生した電圧を基準電圧ＶR とに基づいた出力
電圧Ｖo を出力する。
【００２９】請求項４に記載の発明によれば、第１，第
２のＰＮＰトランジスタＱ１，Ｑ２のエミッタには電流
ＩL により電流検出用抵抗Ｒs に発生する電圧降下に応
じた差の電流が流れる。そして、第３の抵抗Ｒ３の両端
には、その電流差に比例した電圧が発生する。そして、
コンパレータＣＰ1 は、その第３の抵抗Ｒ３の発生した
電圧及び基準電圧ＶR と、鋸歯状波の信号Ｓ１の電圧と
を比較し、その比較結果に基づいたパルス幅となる出力
信号Ｖout を出力する。
２のＰＮＰトランジスタＱ１，Ｑ２のエミッタには電流
ＩL により電流検出用抵抗Ｒs に発生する電圧降下に応
じた差の電流が流れる。そして、第３の抵抗Ｒ３の両端
には、その電流差に比例した電圧が発生する。そして、
コンパレータＣＰ1 は、その第３の抵抗Ｒ３の発生した
電圧及び基準電圧ＶR と、鋸歯状波の信号Ｓ１の電圧と
を比較し、その比較結果に基づいたパルス幅となる出力
信号Ｖout を出力する。
【００３０】請求項５に記載の発明によれば、バッテリ
１０と、充電回路及び負荷回路との間に介在された電流
検出用抵抗Ｒs には、バッテリ１０への充電電流ＩL 又
はバッテリ１０からの放電電流−ＩL が流れる。電流検
出回路４０は電流検出用抵抗Ｒs の両端に接続され、そ
の電流検出用抵抗Ｒs に流れる電流に応じたパルス幅の
信号を出力する。制御マイコン４４は、電流検出回路４
０から信号Ｖout を入力し、その信号Ｖout に基づいて
バッテリ１０の充電量を積算し、その積算した充電量に
基づいて充電回路を制御する。また、制御マイコン４４
は、電流検出回路４０からの信号Ｖout に基づいてバッ
テリ１０の放電量を積算し、その積算した放電量に基づ
いて該バッテリ１０の残量表示を行なう。
１０と、充電回路及び負荷回路との間に介在された電流
検出用抵抗Ｒs には、バッテリ１０への充電電流ＩL 又
はバッテリ１０からの放電電流−ＩL が流れる。電流検
出回路４０は電流検出用抵抗Ｒs の両端に接続され、そ
の電流検出用抵抗Ｒs に流れる電流に応じたパルス幅の
信号を出力する。制御マイコン４４は、電流検出回路４
０から信号Ｖout を入力し、その信号Ｖout に基づいて
バッテリ１０の充電量を積算し、その積算した充電量に
基づいて充電回路を制御する。また、制御マイコン４４
は、電流検出回路４０からの信号Ｖout に基づいてバッ
テリ１０の放電量を積算し、その積算した放電量に基づ
いて該バッテリ１０の残量表示を行なう。
【００３１】
（第一実施例）以下、本発明を具体化した第一実施例を
図２〜図４に従って説明する。
図２〜図４に従って説明する。
【００３２】図２は、バッテリの電流監視装置のブロッ
ク回路図である。図３は、電流監視装置を構成する電流
検出回路の回路図である。図２において、バッテリ１０
は、ノートブック型パソコン等の可搬性の高い電子機器
に搭載された充電可能なバッテリであって、電子機器内
に設けられた各回路装置に電源線Ｌ１を介して負荷電流
を供給する。前記バッテリ１０は、電源線Ｌ１を介して
充電回路に接続され、その充電回路は電子機器外から供
給される外部電源に基づいてバッテリ１０に充電電流Ｉ
L を供給する。
ク回路図である。図３は、電流監視装置を構成する電流
検出回路の回路図である。図２において、バッテリ１０
は、ノートブック型パソコン等の可搬性の高い電子機器
に搭載された充電可能なバッテリであって、電子機器内
に設けられた各回路装置に電源線Ｌ１を介して負荷電流
を供給する。前記バッテリ１０は、電源線Ｌ１を介して
充電回路に接続され、その充電回路は電子機器外から供
給される外部電源に基づいてバッテリ１０に充電電流Ｉ
L を供給する。
【００３３】前記電源線Ｌ１には、電流検出用抵抗Ｒs
が介在され、その抵抗Ｒs の両端が電流検出回路１１に
接続される。即ち、前記電流検出回路１１には、充電回
路からバッテリ１０に向かって流れる充電電流ＩL と、
バッテリ１０から負荷回路に向かって流れる放電電流−
ＩL とにより前記抵抗Ｒs で発生する電圧降下に基づく
電位差が入力される。そして、電流検出回路１１は、バ
ッテリ１０の充電電流ＩL 又は放電電流−ＩL の電流値
に基づく出力電圧Ｖo をＡ／Ｄ変換器１２へ出力する。
が介在され、その抵抗Ｒs の両端が電流検出回路１１に
接続される。即ち、前記電流検出回路１１には、充電回
路からバッテリ１０に向かって流れる充電電流ＩL と、
バッテリ１０から負荷回路に向かって流れる放電電流−
ＩL とにより前記抵抗Ｒs で発生する電圧降下に基づく
電位差が入力される。そして、電流検出回路１１は、バ
ッテリ１０の充電電流ＩL 又は放電電流−ＩL の電流値
に基づく出力電圧Ｖo をＡ／Ｄ変換器１２へ出力する。
【００３４】Ａ／Ｄ変換器１２は、電流検出回路１１の
出力電圧Ｖo を所定のサンプリング周波数でＡ／Ｄ変換
して制御マイコン１３へ出力する。制御マイコン１３
は、入力されたデジタル信号を積算して、バッテリ１０
の充電動作時には充電回路からバッテリ１０に流れる充
電電流量を積算する。そして、積算された充電量に基づ
いて、制御マイコン１３は充電の継続又は停止を制御す
る。
出力電圧Ｖo を所定のサンプリング周波数でＡ／Ｄ変換
して制御マイコン１３へ出力する。制御マイコン１３
は、入力されたデジタル信号を積算して、バッテリ１０
の充電動作時には充電回路からバッテリ１０に流れる充
電電流量を積算する。そして、積算された充電量に基づ
いて、制御マイコン１３は充電の継続又は停止を制御す
る。
【００３５】また、バッテリ１０から負荷回路に電流が
供給されるときには、制御マイコン１３は、入力された
デジタル信号を積算してバッテリ１０から流れる放電電
流量を積算する。そして、積算された放電量に基づい
て、制御マイコン１３はバッテリ１０の残量表示を行な
う。
供給されるときには、制御マイコン１３は、入力された
デジタル信号を積算してバッテリ１０から流れる放電電
流量を積算する。そして、積算された放電量に基づい
て、制御マイコン１３はバッテリ１０の残量表示を行な
う。
【００３６】前記電流検出回路１１の具体的構成を図３
に従って説明する。前記電流検出用抵抗Ｒs の一端は抵
抗Ｒ１を介してＰＮＰトランジスタＱ１のエミッタに接
続され、他端は抵抗Ｒ２を介してＰＮＰトランジスタＱ
２のエミッタに接続されている。ＰＮＰトランジスタＱ
１，Ｑ２のベースは、定電流源Ｉａを介して低電位側電
源Ｖssに接続されている。ＰＮＰトランジスタＱ１，Ｑ
２は、それぞれ第１〜第３のコレクタを備えたマルチコ
レクタ・トランジスタであって、第１のコレクタはそれ
ぞれベースに接続されている。ＰＮＰトランジスタＱ
１，Ｑ２は、電気的特性が一致するように同じサイズで
形成される。また、ＰＮＰトランジスタＱ１，Ｑ２の各
コレクタは、同一のコレクタ電流が流れるように設定さ
れる。
に従って説明する。前記電流検出用抵抗Ｒs の一端は抵
抗Ｒ１を介してＰＮＰトランジスタＱ１のエミッタに接
続され、他端は抵抗Ｒ２を介してＰＮＰトランジスタＱ
２のエミッタに接続されている。ＰＮＰトランジスタＱ
１，Ｑ２のベースは、定電流源Ｉａを介して低電位側電
源Ｖssに接続されている。ＰＮＰトランジスタＱ１，Ｑ
２は、それぞれ第１〜第３のコレクタを備えたマルチコ
レクタ・トランジスタであって、第１のコレクタはそれ
ぞれベースに接続されている。ＰＮＰトランジスタＱ
１，Ｑ２は、電気的特性が一致するように同じサイズで
形成される。また、ＰＮＰトランジスタＱ１，Ｑ２の各
コレクタは、同一のコレクタ電流が流れるように設定さ
れる。
【００３７】前記抵抗Ｒ１，Ｒ２、ＰＮＰトランジスタ
Ｑ１，Ｑ２により第１の変換回路部１が構成される。Ｐ
ＮＰトランジスタＱ１の第２のコレクタは、ＰＮＰトラ
ンジスタＱ３のエミッタに接続され、ＰＮＰトランジス
タＱ２の第２のコレクタは、ＰＮＰトランジスタＱ４の
エミッタに接続されている。また、ＰＮＰトランジスタ
Ｑ３，Ｑ４のエミッタは、抵抗Ｒ３を介して接続され
る。ＰＮＰトランジスタＱ３のコレクタは、第１のカレ
ントミラー回路２１に接続され、ＰＮＰトランジスタＱ
４のコレクタは、第２のカレントミラー回路２２に接続
されている。また、ＰＮＰトランジスタＱ３のコレクタ
は、オペアンプＯＰ1 の非反転入力端子に接続され、Ｐ
ＮＰトランジスタＱ４のコレクタは、オペアンプＯＰ1
の反転入力端子に接続されている。ＰＮＰトランジスタ
Ｑ４のベースには、基準電源から基準電圧ＶR が供給さ
れている。
Ｑ１，Ｑ２により第１の変換回路部１が構成される。Ｐ
ＮＰトランジスタＱ１の第２のコレクタは、ＰＮＰトラ
ンジスタＱ３のエミッタに接続され、ＰＮＰトランジス
タＱ２の第２のコレクタは、ＰＮＰトランジスタＱ４の
エミッタに接続されている。また、ＰＮＰトランジスタ
Ｑ３，Ｑ４のエミッタは、抵抗Ｒ３を介して接続され
る。ＰＮＰトランジスタＱ３のコレクタは、第１のカレ
ントミラー回路２１に接続され、ＰＮＰトランジスタＱ
４のコレクタは、第２のカレントミラー回路２２に接続
されている。また、ＰＮＰトランジスタＱ３のコレクタ
は、オペアンプＯＰ1 の非反転入力端子に接続され、Ｐ
ＮＰトランジスタＱ４のコレクタは、オペアンプＯＰ1
の反転入力端子に接続されている。ＰＮＰトランジスタ
Ｑ４のベースには、基準電源から基準電圧ＶR が供給さ
れている。
【００３８】第１のカレントミラー回路２１は、一対の
ＮＰＮトランジスタＱ５，Ｑ６により構成されている。
ＮＰＮトランジスタＱ５のコレクタは、前記ＰＮＰトラ
ンジスタＱ３のコレクタに接続され、ＮＰＮトランジス
タＱ６のコレクタは、前記ＰＮＰトランジスタＱ２の第
３のコレクタに接続されている。
ＮＰＮトランジスタＱ５，Ｑ６により構成されている。
ＮＰＮトランジスタＱ５のコレクタは、前記ＰＮＰトラ
ンジスタＱ３のコレクタに接続され、ＮＰＮトランジス
タＱ６のコレクタは、前記ＰＮＰトランジスタＱ２の第
３のコレクタに接続されている。
【００３９】第２のカレントミラー回路２２は、一対の
ＮＰＮトランジスタＱ７，Ｑ８により構成されている。
ＮＰＮトランジスタＱ７のコレクタは前記ＰＮＰトラン
ジスタＱ１の第３のコレクタに接続され、ＮＰＮトラン
ジスタＱ８のコレクタは前記ＰＮＰトランジスタＱ４の
コレクタに接続されている。
ＮＰＮトランジスタＱ７，Ｑ８により構成されている。
ＮＰＮトランジスタＱ７のコレクタは前記ＰＮＰトラン
ジスタＱ１の第３のコレクタに接続され、ＮＰＮトラン
ジスタＱ８のコレクタは前記ＰＮＰトランジスタＱ４の
コレクタに接続されている。
【００４０】前記オペアンプＯＰ1 の出力端子には、抵
抗Ｒ４，Ｒ５を介して前記基準電源が接続され、抵抗Ｒ
４，Ｒ５の接続点が前記ＰＮＰトランジスタＱ３のベー
スに接続される。そして、オペアンプＯＰ1 の出力端子
から出力電圧Ｖo が出力される。
抗Ｒ４，Ｒ５を介して前記基準電源が接続され、抵抗Ｒ
４，Ｒ５の接続点が前記ＰＮＰトランジスタＱ３のベー
スに接続される。そして、オペアンプＯＰ1 の出力端子
から出力電圧Ｖo が出力される。
【００４１】前記抵抗Ｒ３〜Ｒ５、ＰＮＰトランジスタ
Ｑ３，Ｑ４、ＮＰＮトランジスタＱ５〜Ｑ８及びオペア
ンプＯＰ1 により第２の変換回路部２が構成される。次
に、このように構成された電流検出回路の動作を説明す
る。
Ｑ３，Ｑ４、ＮＰＮトランジスタＱ５〜Ｑ８及びオペア
ンプＯＰ1 により第２の変換回路部２が構成される。次
に、このように構成された電流検出回路の動作を説明す
る。
【００４２】バッテリ１０に対して充電を行なう場合、
電流検出用抵抗Ｒs に充電電流ＩLが流れ、その充電電
流ＩL に応じて抵抗Ｒs に電圧降下が生じる。すると、
抵抗Ｒ１を介してＰＮＰトランジスタＱ１のエミッタに
流れる電流Ｉ１と、抵抗Ｒ２を介してＰＮＰトランジス
タＱ２のエミッタに流れる電流Ｉ２には、抵抗Ｒs に生
じた電圧降下に比例して差が生じる。このとき、抵抗Ｒ
s と抵抗Ｒ１との間のノードＮ１と、ＰＮＰトランジス
タＱ１のベースとの間の電圧ＶN1は、
電流検出用抵抗Ｒs に充電電流ＩLが流れ、その充電電
流ＩL に応じて抵抗Ｒs に電圧降下が生じる。すると、
抵抗Ｒ１を介してＰＮＰトランジスタＱ１のエミッタに
流れる電流Ｉ１と、抵抗Ｒ２を介してＰＮＰトランジス
タＱ２のエミッタに流れる電流Ｉ２には、抵抗Ｒs に生
じた電圧降下に比例して差が生じる。このとき、抵抗Ｒ
s と抵抗Ｒ１との間のノードＮ１と、ＰＮＰトランジス
タＱ１のベースとの間の電圧ＶN1は、
【００４３】
【数６】
【００４４】となる。尚、式（６）の第２項はＰＮＰト
ランジスタＱ１のベース・エミッタ間電圧であって、ｑ
は電荷量、Ｋはボルツマン定数、Ｔは絶対温度、ＡはＰ
ＮＰトランジスタＱ１のエミッタサイズ、Ｉs はＰＮＰ
トランジスタＱ１の飽和電流である。
ランジスタＱ１のベース・エミッタ間電圧であって、ｑ
は電荷量、Ｋはボルツマン定数、Ｔは絶対温度、ＡはＰ
ＮＰトランジスタＱ１のエミッタサイズ、Ｉs はＰＮＰ
トランジスタＱ１の飽和電流である。
【００４５】また、ノードＮ１とＰＮＰトランジスタＱ
２のベースとの間の電圧ＶN2は、ＰＮＰトランジスタＱ
１，Ｑ２が同じ大きさに形成され、電気的特性が同じで
あることから、
２のベースとの間の電圧ＶN2は、ＰＮＰトランジスタＱ
１，Ｑ２が同じ大きさに形成され、電気的特性が同じで
あることから、
【００４６】
【数７】
【００４７】となる。ここで、Ｒ１＝Ｒ２とする。ま
た、ＰＮＰトランジスタＱ１，Ｑ２のベースは互いに接
続されていることから、ＶN1＝ＶN2となるので、式
（６）（７）より、電流検出用抵抗Ｒs における電圧降
下は、
た、ＰＮＰトランジスタＱ１，Ｑ２のベースは互いに接
続されていることから、ＶN1＝ＶN2となるので、式
（６）（７）より、電流検出用抵抗Ｒs における電圧降
下は、
【００４８】
【数８】
【００４９】となる。次に、ＰＮＰトランジスタＱ１，
Ｑ２のエミッタ電流Ｉ１，Ｉ２は、トランジスタＱ１，
Ｑ２の各コレクタが同じ比率に形成されているので、そ
れぞれ３等分されて各コレクタに流れる。そして、トラ
ンジスタＱ１，Ｑ２の第２のコレクタ間は抵抗Ｒ３を介
して接続されていることから、抵抗Ｒ３には、電流Ｉ
１，Ｉ２の差に応じた電流が流れることになり、抵抗Ｒ
３の両端には、電流検出用抵抗Ｒs における電圧降下に
比例した電圧が発生する。
Ｑ２のエミッタ電流Ｉ１，Ｉ２は、トランジスタＱ１，
Ｑ２の各コレクタが同じ比率に形成されているので、そ
れぞれ３等分されて各コレクタに流れる。そして、トラ
ンジスタＱ１，Ｑ２の第２のコレクタ間は抵抗Ｒ３を介
して接続されていることから、抵抗Ｒ３には、電流Ｉ
１，Ｉ２の差に応じた電流が流れることになり、抵抗Ｒ
３の両端には、電流検出用抵抗Ｒs における電圧降下に
比例した電圧が発生する。
【００５０】ところで、ＰＮＰトランジスタＱ２の第３
のコレクタは第１のカレントミラー回路２１を構成する
ＮＰＮトランジスタＱ６のコレクタに接続され、Ｉ２／
３のコレクタ電流が流れる。従って、トランジスタＱ
５，Ｑ３には、Ｉ２／３のコレクタ電流が流れる。
のコレクタは第１のカレントミラー回路２１を構成する
ＮＰＮトランジスタＱ６のコレクタに接続され、Ｉ２／
３のコレクタ電流が流れる。従って、トランジスタＱ
５，Ｑ３には、Ｉ２／３のコレクタ電流が流れる。
【００５１】また、ＰＮＰトランジスタＱ１の第３のコ
レクタは第２のカレントミラー回路２２を構成するＮＰ
ＮトランジスタＱ７のコレクタに接続され、Ｉ１／３の
コレクタ電流が流れる。従って、トランジスタＱ８，Ｑ
４には、Ｉ１／３のコレクタ電流が流れる。
レクタは第２のカレントミラー回路２２を構成するＮＰ
ＮトランジスタＱ７のコレクタに接続され、Ｉ１／３の
コレクタ電流が流れる。従って、トランジスタＱ８，Ｑ
４には、Ｉ１／３のコレクタ電流が流れる。
【００５２】ここで、ＰＮＰトランジスタＱ３と抵抗Ｒ
３との間のノードＮ２と、基準電源ＶR と抵抗Ｒ４との
間のノードＮ３との間の電圧を計算する。先ず、ノード
Ｎ２と、ＰＮＰトランジスタＱ３のエミッタ・ベース、
抵抗Ｒ５を介したノードＮ３との間の電圧ＶM1は、抵抗
Ｒ５の両端の電圧をΔＶo とすると、
３との間のノードＮ２と、基準電源ＶR と抵抗Ｒ４との
間のノードＮ３との間の電圧を計算する。先ず、ノード
Ｎ２と、ＰＮＰトランジスタＱ３のエミッタ・ベース、
抵抗Ｒ５を介したノードＮ３との間の電圧ＶM1は、抵抗
Ｒ５の両端の電圧をΔＶo とすると、
【００５３】
【数９】
【００５４】となる。また、ノードＮ２と、抵抗Ｒ３、
ＰＮＰトランジスタＱ４のエミッタ・ベースを介したノ
ードＮ３との間の電圧ＶM2は、
ＰＮＰトランジスタＱ４のエミッタ・ベースを介したノ
ードＮ３との間の電圧ＶM2は、
【００５５】
【数１０】
【００５６】となる。ここで、ＶM1＝ＶM2となることか
ら、式（９）（１０）より、電圧ΔＶo は、
ら、式（９）（１０）より、電圧ΔＶo は、
【００５７】
【数１１】
【００５８】となる。ここで、３Ｒ１＝３Ｒ２＝Ｒ３と
すると、式（８）（１１）から、電圧ΔＶo は、
すると、式（８）（１１）から、電圧ΔＶo は、
【００５９】
【数１２】
【００６０】となる。即ち、抵抗Ｒ５の両端の電圧ΔＶ
o は、電流検出用抵抗Ｒs により降下する電圧と等しく
なる。そして、電圧ΔＶo が抵抗Ｒ5 の両端の電圧であ
って、抵抗Ｒ４と基準電源ＶR とから、出力電圧Ｖo
は、
o は、電流検出用抵抗Ｒs により降下する電圧と等しく
なる。そして、電圧ΔＶo が抵抗Ｒ5 の両端の電圧であ
って、抵抗Ｒ４と基準電源ＶR とから、出力電圧Ｖo
は、
【００６１】
【数１３】
【００６２】となる。従って、式（１２）（１３）か
ら、出力電圧Ｖo は、
ら、出力電圧Ｖo は、
【００６３】
【数１４】
【００６４】となる。この充電電流ＩL に対する出力電
圧Ｖo は、図４のように示される。即ち、電流検出回路
１１は、基準電圧ＶR に対して充電電流ＩL に比例した
電圧を加算した出力電圧Ｖo を出力する。
圧Ｖo は、図４のように示される。即ち、電流検出回路
１１は、基準電圧ＶR に対して充電電流ＩL に比例した
電圧を加算した出力電圧Ｖo を出力する。
【００６５】尚、充電電流ＩL がマイナスの領域は、バ
ッテリ１０から電子機器の負荷回路へ供給される負荷電
流である。そして、基準電源の基準電圧ＶR を適宜設定
することにより、電流検出回路１１は、放電電流−ＩL
に対しても、プラスの出力電圧Ｖo を出力する。
ッテリ１０から電子機器の負荷回路へ供給される負荷電
流である。そして、基準電源の基準電圧ＶR を適宜設定
することにより、電流検出回路１１は、放電電流−ＩL
に対しても、プラスの出力電圧Ｖo を出力する。
【００６６】このように、本実施例によれば、電流検出
回路１１は、バッテリ１０に流れる充電電流ＩL と、バ
ッテリ１０から流れる放電電流−ＩL との双方向の電流
を検出することができ、その電流に応じた出力電圧Ｖo
を出力することができる。また、従来のように、充電電
流ＩL と放電電流−ＩL とに対して２つの電流検出回路
を設ける必要がなく、また、Ａ／Ｄ変換回路等の周辺回
路も１つ設けるだけでよいので、回路構成を簡単にする
ことができる。
回路１１は、バッテリ１０に流れる充電電流ＩL と、バ
ッテリ１０から流れる放電電流−ＩL との双方向の電流
を検出することができ、その電流に応じた出力電圧Ｖo
を出力することができる。また、従来のように、充電電
流ＩL と放電電流−ＩL とに対して２つの電流検出回路
を設ける必要がなく、また、Ａ／Ｄ変換回路等の周辺回
路も１つ設けるだけでよいので、回路構成を簡単にする
ことができる。
【００６７】（第二実施例）次に、本発明を具体化した
第二実施例を図５及び図６に従って説明する。尚、第一
実施例と同様な構成部分については、同じ符号を付しそ
の説明を省略する。
第二実施例を図５及び図６に従って説明する。尚、第一
実施例と同様な構成部分については、同じ符号を付しそ
の説明を省略する。
【００６８】図５に示すように、電流検出回路３０に
は、ＰＮＰトランジスタＱ９，Ｑ１０が設けられてい
る。ＰＮＰトランジスタＱ９，Ｑ１０は、それぞれ２個
のコレクタを備えたマルチコレクタ・トランジスタであ
る。ＰＮＰトランジスタＱ９，Ｑ１０は、同一サイズに
形成され、電気的特性が同じとなっている。また、ＰＮ
ＰトランジスタＱ９，Ｑ１０の各コレクタは、同一のコ
レクタ電流が流れるように設定される。
は、ＰＮＰトランジスタＱ９，Ｑ１０が設けられてい
る。ＰＮＰトランジスタＱ９，Ｑ１０は、それぞれ２個
のコレクタを備えたマルチコレクタ・トランジスタであ
る。ＰＮＰトランジスタＱ９，Ｑ１０は、同一サイズに
形成され、電気的特性が同じとなっている。また、ＰＮ
ＰトランジスタＱ９，Ｑ１０の各コレクタは、同一のコ
レクタ電流が流れるように設定される。
【００６９】ＰＮＰトランジスタＱ９のベースはＰＮＰ
トランジスタＱ１の第２のコレクタに接続され、エミッ
タはＰＮＰトランジスタＱ１の第３のコレクタに接続さ
れている。ＰＮＰトランジスタＱ９の第１のコレクタは
第１のカレントミラー回路２１を構成するＮＰＮトラン
ジスタＱ６のコレクタに接続され、第２のコレクタは第
２のカレントミラー回路２２を構成するＮＰＮトランジ
スタＱ７のコレクタに接続されている。
トランジスタＱ１の第２のコレクタに接続され、エミッ
タはＰＮＰトランジスタＱ１の第３のコレクタに接続さ
れている。ＰＮＰトランジスタＱ９の第１のコレクタは
第１のカレントミラー回路２１を構成するＮＰＮトラン
ジスタＱ６のコレクタに接続され、第２のコレクタは第
２のカレントミラー回路２２を構成するＮＰＮトランジ
スタＱ７のコレクタに接続されている。
【００７０】ＰＮＰトランジスタＱ１０のベースはＰＮ
ＰトランジスタＱ２の第２のコレクタに接続され、エミ
ッタはＰＮＰトランジスタＱ２の第３のコレクタに接続
されている。ＰＮＰトランジスタＱ１０の第１のコレク
タは第１のカレントミラー回路２２を構成するＮＰＮト
ランジスタＱ７のコレクタに接続され、第２のコレクタ
は第１のカレントミラー回路２１を構成するＮＰＮトラ
ンジスタＱ６のコレクタに接続されている。
ＰトランジスタＱ２の第２のコレクタに接続され、エミ
ッタはＰＮＰトランジスタＱ２の第３のコレクタに接続
されている。ＰＮＰトランジスタＱ１０の第１のコレク
タは第１のカレントミラー回路２２を構成するＮＰＮト
ランジスタＱ７のコレクタに接続され、第２のコレクタ
は第１のカレントミラー回路２１を構成するＮＰＮトラ
ンジスタＱ６のコレクタに接続されている。
【００７１】次に、このように構成された電流検出回路
の動作を説明する。充電電流ＩL により電流検出用抵抗
Ｒs に発生する電圧降下は、第一実施例と構成が同じで
あるので、式（８）のようになる。
の動作を説明する。充電電流ＩL により電流検出用抵抗
Ｒs に発生する電圧降下は、第一実施例と構成が同じで
あるので、式（８）のようになる。
【００７２】ＰＮＰトランジスタＱ９，Ｑ１０のエミッ
タは、それぞれＰＮＰトランジスタＱ１，Ｑ２の第３の
コレクタに接続され、それぞれ電流Ｉ１／３，Ｉ２／３
が流れる。また、ＰＮＰトランジスタＱ９，Ｑ１０の各
コレクタは、同じ比率で形成されているので、ＰＮＰト
ランジスタＱ９，Ｑ１０の各コレクタに流れる電流は、
それぞれＩ１／６，Ｉ２／６となる。
タは、それぞれＰＮＰトランジスタＱ１，Ｑ２の第３の
コレクタに接続され、それぞれ電流Ｉ１／３，Ｉ２／３
が流れる。また、ＰＮＰトランジスタＱ９，Ｑ１０の各
コレクタは、同じ比率で形成されているので、ＰＮＰト
ランジスタＱ９，Ｑ１０の各コレクタに流れる電流は、
それぞれＩ１／６，Ｉ２／６となる。
【００７３】従って、ノードＮ２と、ＰＮＰトランジス
タＱ３のエミッタ・ベース、抵抗Ｒ５を介したノードＮ
３との間の電圧ＶM1は、
タＱ３のエミッタ・ベース、抵抗Ｒ５を介したノードＮ
３との間の電圧ＶM1は、
【００７４】
【数１５】
【００７５】となる。また、ノードＮ２と、抵抗Ｒ３、
ＰＮＰトランジスタＱ４のエミッタ・ベースを介したノ
ードＮ３との間の電圧ＶM2は、
ＰＮＰトランジスタＱ４のエミッタ・ベースを介したノ
ードＮ３との間の電圧ＶM2は、
【００７６】
【数１６】
【００７７】となる。ここで、ＶM1＝ＶM2となることか
ら、式（１５）（１６）より、電圧ΔＶo は、
ら、式（１５）（１６）より、電圧ΔＶo は、
【００７８】
【数１７】
【００７９】となる。ここで、６Ｒ1 ＝６Ｒ2 ＝Ｒ3 と
すると、第一実施例の式（８）と式（１７）とから、
すると、第一実施例の式（８）と式（１７）とから、
【００８０】
【数１８】
【００８１】となる。即ち、第一実施例と同様に、抵抗
Ｒ５の両端の電圧ΔＶo は、電流検出用抵抗Ｒs により
降下する電圧と等しくなる。従って、出力電圧Ｖo は、
第一実施例の式（１４）のように表すことができるの
で、第一実施例と同様に、双方向の電流を検出すること
ができる。
Ｒ５の両端の電圧ΔＶo は、電流検出用抵抗Ｒs により
降下する電圧と等しくなる。従って、出力電圧Ｖo は、
第一実施例の式（１４）のように表すことができるの
で、第一実施例と同様に、双方向の電流を検出すること
ができる。
【００８２】ここで、各ＰＮＰトランジスタＱ１，Ｑ
２，Ｑ９，Ｑ１０におけるベース接地電流増幅率をα
（ｈfb）、エミッタ接地の電流増幅率をβ（＝−ｈfe）
とすると、オペアンプＯＰ1 の非反転入力端子に流れる
電流Ｉ11は、
２，Ｑ９，Ｑ１０におけるベース接地電流増幅率をα
（ｈfb）、エミッタ接地の電流増幅率をβ（＝−ｈfe）
とすると、オペアンプＯＰ1 の非反転入力端子に流れる
電流Ｉ11は、
【００８３】
【数１９】
【００８４】となる。また、オペアンプＯＰ1 の反転入
力端子に流れる電流Ｉ21は、
力端子に流れる電流Ｉ21は、
【００８５】
【数２０】
【００８６】となる。Ｉ11＝Ｉ21となるので、式（１
９）（２０）より、抵抗Ｒ３に流れる電流ΔＩは、
９）（２０）より、抵抗Ｒ３に流れる電流ΔＩは、
【００８７】
【数２１】
【００８８】となる。従って、電流Ｉ１，Ｉ２の差と、
その差に応じて抵抗Ｒ３に流れる電流ΔＩは、
その差に応じて抵抗Ｒ３に流れる電流ΔＩは、
【００８９】
【数２２】
【００９０】となる。ところで、同様に第一実施例の電
流検出回路１１について、同様にＰＮＰトランジスタＱ
１，Ｑ２の電流増幅率αについて求めると、第一実施例
のオペアンプＯＰ1 の非反転入力端子に流れる電流Ｉ11
は、
流検出回路１１について、同様にＰＮＰトランジスタＱ
１，Ｑ２の電流増幅率αについて求めると、第一実施例
のオペアンプＯＰ1 の非反転入力端子に流れる電流Ｉ11
は、
【００９１】
【数２３】
【００９２】となる。また、第一実施例のオペアンプＯ
Ｐ1 の反転入力端子に流れる電流Ｉ21は、
Ｐ1 の反転入力端子に流れる電流Ｉ21は、
【００９３】
【数２４】
【００９４】となる。同様に、Ｉ11＝Ｉ21となるので、
式（２３）（２４）より、抵抗Ｒ３に流れる電流ΔＩ
は、
式（２３）（２４）より、抵抗Ｒ３に流れる電流ΔＩ
は、
【００９５】
【数２５】
【００９６】となる。従って、第一実施例の電流検出回
路１１の場合、電流Ｉ１，Ｉ２の差と、その差に応じて
抵抗Ｒ３に流れる電流ΔＩは、
路１１の場合、電流Ｉ１，Ｉ２の差と、その差に応じて
抵抗Ｒ３に流れる電流ΔＩは、
【００９７】
【数２６】
【００９８】となる。ここで、電流増幅率α，βは、
【００９９】
【数２７】
【０１００】であるから、第一実施例の電流検出回路１
１と、本実施例の電流検出回路３０とにおける電流Ｉ
１，Ｉ２と抵抗Ｒ３に流れる電流ΔＩを電流増幅率β＝
１００，５０，２０，１０について求めると、式（２
２）（２６）から、図６のようになる。
１と、本実施例の電流検出回路３０とにおける電流Ｉ
１，Ｉ２と抵抗Ｒ３に流れる電流ΔＩを電流増幅率β＝
１００，５０，２０，１０について求めると、式（２
２）（２６）から、図６のようになる。
【０１０１】図６から明らかなように、第一実施例の検
出回路１１に比べて第二実施例の電流検出回路３０の方
が更に増幅率の影響が少ないことが判る。このように、
本実施例によれば、第一実施例と同様に、電流検出回路
３０は、バッテリ１０に流れる充電電流ＩL と、バッテ
リ１０から流れる放電電流−ＩLとの双方向の電流を検
出することができ、その電流に応じた出力電圧Ｖo を出
力することができる。
出回路１１に比べて第二実施例の電流検出回路３０の方
が更に増幅率の影響が少ないことが判る。このように、
本実施例によれば、第一実施例と同様に、電流検出回路
３０は、バッテリ１０に流れる充電電流ＩL と、バッテ
リ１０から流れる放電電流−ＩLとの双方向の電流を検
出することができ、その電流に応じた出力電圧Ｖo を出
力することができる。
【０１０２】また、第一実施例に比べて、電流増幅率の
影響を更に少なくすることができ、精度の高い検出を行
なうことができる。 （第三実施例）次に、本発明を具体化した第三実施例を
図７〜図１０に従って説明する。
影響を更に少なくすることができ、精度の高い検出を行
なうことができる。 （第三実施例）次に、本発明を具体化した第三実施例を
図７〜図１０に従って説明する。
【０１０３】尚、第一実施例と同様な構成部分について
は、同じ符号を付しその説明を省略する。図７に示すよ
うに、電流検出回路４０のＰＮＰトランジスタＱ３は、
そのベースが基準電源に接続され、電圧ＶR が供給され
ている。一方、ＰＮＰトランジスタＱ４のベースは、外
部端子４１に接続されている。外部端子４１には、抵抗
４２とコンデンサ４３とからなるフィルタを介して図示
しない発振器に接続され、その発振器から、所定の周波
数の鋸歯状波の信号Ｓ１が入力されている。
は、同じ符号を付しその説明を省略する。図７に示すよ
うに、電流検出回路４０のＰＮＰトランジスタＱ３は、
そのベースが基準電源に接続され、電圧ＶR が供給され
ている。一方、ＰＮＰトランジスタＱ４のベースは、外
部端子４１に接続されている。外部端子４１には、抵抗
４２とコンデンサ４３とからなるフィルタを介して図示
しない発振器に接続され、その発振器から、所定の周波
数の鋸歯状波の信号Ｓ１が入力されている。
【０１０４】ＰＮＰトランジスタＱ３のコレクタはコン
パレータＣＰ1 の非反転入力端子に接続され、ＰＮＰト
ランジスタＱ４のコレクタはコンパレータＣＰ1 の反転
入力端子に接続されている。そして、コンパレータＣＰ
1 は、その出力端子から出力信号Ｖout を出力してい
る。
パレータＣＰ1 の非反転入力端子に接続され、ＰＮＰト
ランジスタＱ４のコレクタはコンパレータＣＰ1 の反転
入力端子に接続されている。そして、コンパレータＣＰ
1 は、その出力端子から出力信号Ｖout を出力してい
る。
【０１０５】次に、上記のように構成された電流検出回
路の動作を説明する。抵抗Ｒ３には、その両端に、第一
実施例と同様に、電流検出用抵抗Ｒs に発生した電圧降
下に比例した電圧を発生させることができる。その抵抗
Ｒ３の両端の電圧をΔＶout とすると、コンパレータＣ
Ｐ1 の入力端子には、基準電源の電圧ＶR と抵抗Ｒ３の
電圧ΔＶout とを加算した電圧と、信号Ｓ１とが入力さ
れる。従って、コンパレータＣＰ1 は、入力された電圧
を比較し、その比較結果に基づいた出力信号Ｖout を出
力する。
路の動作を説明する。抵抗Ｒ３には、その両端に、第一
実施例と同様に、電流検出用抵抗Ｒs に発生した電圧降
下に比例した電圧を発生させることができる。その抵抗
Ｒ３の両端の電圧をΔＶout とすると、コンパレータＣ
Ｐ1 の入力端子には、基準電源の電圧ＶR と抵抗Ｒ３の
電圧ΔＶout とを加算した電圧と、信号Ｓ１とが入力さ
れる。従って、コンパレータＣＰ1 は、入力された電圧
を比較し、その比較結果に基づいた出力信号Ｖout を出
力する。
【０１０６】即ち、図８に示すように、基準電源の電圧
ＶR と抵抗Ｒ３の電圧ΔＶout とを加算した電圧に比べ
て信号Ｓ１の電圧の方が高い場合、コンパレータＣＰ1
は、Ｈレベルの出力信号Ｖout を出力する。逆に、基準
電源の電圧ＶR と抵抗Ｒ３の電圧ΔＶout とを加算した
電圧に比べて信号Ｓ１の電圧の方が低い場合、コンパレ
ータＣＰ1 は、Ｌレベルの出力信号Ｖout を出力する。
ＶR と抵抗Ｒ３の電圧ΔＶout とを加算した電圧に比べ
て信号Ｓ１の電圧の方が高い場合、コンパレータＣＰ1
は、Ｈレベルの出力信号Ｖout を出力する。逆に、基準
電源の電圧ＶR と抵抗Ｒ３の電圧ΔＶout とを加算した
電圧に比べて信号Ｓ１の電圧の方が低い場合、コンパレ
ータＣＰ1 は、Ｌレベルの出力信号Ｖout を出力する。
【０１０７】信号Ｓ１は、所定の周波数の鋸歯状波であ
ることから、出力信号Ｖout は、信号Ｓ１の電圧が基準
電源の電圧ＶR と抵抗Ｒ３の電圧ΔＶout とを加算した
電圧より高い間Ｈレベルとなるパルス信号として出力さ
れる。
ることから、出力信号Ｖout は、信号Ｓ１の電圧が基準
電源の電圧ＶR と抵抗Ｒ３の電圧ΔＶout とを加算した
電圧より高い間Ｈレベルとなるパルス信号として出力さ
れる。
【０１０８】そして、出力信号Ｖout がＨレベルとなる
期間は、抵抗Ｒ３の電圧ΔＶout により決定される。即
ち、電圧ΔＶout が大きいほど、出力信号Ｖout がＨレ
ベルとなる期間は短くなる。そして、電圧ΔＶout は、
抵抗Ｒs における電圧降下に比例していることから、出
力信号Ｖout がＨレベルとなる期間は抵抗Ｒs に流れる
充電電流ＩL に比例し、その充電電流ＩL が多いほど、
Ｈレベルとなる期間が短くなる。
期間は、抵抗Ｒ３の電圧ΔＶout により決定される。即
ち、電圧ΔＶout が大きいほど、出力信号Ｖout がＨレ
ベルとなる期間は短くなる。そして、電圧ΔＶout は、
抵抗Ｒs における電圧降下に比例していることから、出
力信号Ｖout がＨレベルとなる期間は抵抗Ｒs に流れる
充電電流ＩL に比例し、その充電電流ＩL が多いほど、
Ｈレベルとなる期間が短くなる。
【０１０９】一方、抵抗Ｒs に充電電流ＩL とは逆方向
の放電電流−ＩL が流れる場合、抵抗Ｒ３には、その放
電電流−ＩL に比例した電圧−ΔＶout が発生する。コ
ンパレータＣＰ1 は、この電圧−ΔＶout と基準電源の
電圧ＶR とを加算した電圧と、信号Ｓ１の電圧とを比較
した出力信号Ｖout を出力する。従って、出力信号Ｖou
t は、充電電流ＩL の場合とは逆に、放電電流−ＩL が
多いほどＬレベルの期間が短くなる。
の放電電流−ＩL が流れる場合、抵抗Ｒ３には、その放
電電流−ＩL に比例した電圧−ΔＶout が発生する。コ
ンパレータＣＰ1 は、この電圧−ΔＶout と基準電源の
電圧ＶR とを加算した電圧と、信号Ｓ１の電圧とを比較
した出力信号Ｖout を出力する。従って、出力信号Ｖou
t は、充電電流ＩL の場合とは逆に、放電電流−ＩL が
多いほどＬレベルの期間が短くなる。
【０１１０】そして、抵抗Ｒs に電流が流れない場合、
コンパレータＣＰ1 は、基準電源の電圧ＶR と信号Ｓ１
の電圧とを比較し、Ｈレベルの期間とＬレベルの期間と
が等しい、即ち、デューティが５０％の出力信号Ｖout
を出力する。そして、充電電流ＩL 及び放電電流−ＩL
に対する出力信号Ｖout のデューティは、図１０に示す
ようになる。
コンパレータＣＰ1 は、基準電源の電圧ＶR と信号Ｓ１
の電圧とを比較し、Ｈレベルの期間とＬレベルの期間と
が等しい、即ち、デューティが５０％の出力信号Ｖout
を出力する。そして、充電電流ＩL 及び放電電流−ＩL
に対する出力信号Ｖout のデューティは、図１０に示す
ようになる。
【０１１１】図９に示すように、制御マイコン４４に
は、この出力信号Ｖout が入力される。そして、制御マ
イコン４４は、出力信号Ｖout のデューティを計測する
ことにより、抵抗Ｒs に流れる充電電流ＩL 及び放電電
流−ＩL を積算することができる。この出力信号Ｖout
のデューティは、例えば、出力信号Ｖout の立ち上がり
から立ち下がりまでの時間を基準クロック信号により測
定し、その時間と信号Ｓ１の周波数とにより計測するこ
とができる。
は、この出力信号Ｖout が入力される。そして、制御マ
イコン４４は、出力信号Ｖout のデューティを計測する
ことにより、抵抗Ｒs に流れる充電電流ＩL 及び放電電
流−ＩL を積算することができる。この出力信号Ｖout
のデューティは、例えば、出力信号Ｖout の立ち上がり
から立ち下がりまでの時間を基準クロック信号により測
定し、その時間と信号Ｓ１の周波数とにより計測するこ
とができる。
【０１１２】このように、本実施例の電流検出回路４０
によれば、電流検出用抵抗Ｒs に流れる充電電流ＩL 及
び放電電流−ＩL に応じたデューティのパルスとなる出
力信号Ｖout を出力することができる。
によれば、電流検出用抵抗Ｒs に流れる充電電流ＩL 及
び放電電流−ＩL に応じたデューティのパルスとなる出
力信号Ｖout を出力することができる。
【０１１３】また、制御マイコン４４は、直接出力信号
Ｖout を入力し、その出力信号Ｖout のデューティに基
づいて充電電流ＩL 又は放電電流−ＩL を積算すること
ができるので、第一，第二実施例に比べて、Ａ／Ｄ変換
器１２を省略することができ、更に電子機器の小型化に
寄与することができる。
Ｖout を入力し、その出力信号Ｖout のデューティに基
づいて充電電流ＩL 又は放電電流−ＩL を積算すること
ができるので、第一，第二実施例に比べて、Ａ／Ｄ変換
器１２を省略することができ、更に電子機器の小型化に
寄与することができる。
【０１１４】
【発明の効果】以上詳述したように、請求項１に記載の
発明によれば、電流検出用抵抗に流れる双方向の電流を
検出することができる。
発明によれば、電流検出用抵抗に流れる双方向の電流を
検出することができる。
【０１１５】また、請求項２に記載の発明によれば、電
流検出用抵抗に生じる電圧降下に応じた電位差と、基準
電圧とを加算した出力電圧を出力することができるの
で、電流検出用抵抗に流れる双方向の電流を検出するこ
とができる。
流検出用抵抗に生じる電圧降下に応じた電位差と、基準
電圧とを加算した出力電圧を出力することができるの
で、電流検出用抵抗に流れる双方向の電流を検出するこ
とができる。
【０１１６】請求項３に記載の発明によれば、請求項２
に記載の発明の効果に加えて、トランジスタの増幅率の
影響を低減できる。請求項４に記載の発明によれば、電
流検出用抵抗に生じる電圧降下に応じたデューティの出
力信号を出力することができるので、電流検出用抵抗に
流れる双方向の電流を検出することができる。
に記載の発明の効果に加えて、トランジスタの増幅率の
影響を低減できる。請求項４に記載の発明によれば、電
流検出用抵抗に生じる電圧降下に応じたデューティの出
力信号を出力することができるので、電流検出用抵抗に
流れる双方向の電流を検出することができる。
【０１１７】請求項５に記載の発明によれば、Ａ／Ｄ変
換器を省略した構成にすることができ、電子機器を小型
化することができる。
換器を省略した構成にすることができ、電子機器を小型
化することができる。
【図１】 本発明の原理説明図である。
【図２】 電流監視装置のブロック回路図である。
【図３】 第一実施例の電流検出回路の回路図である。
【図４】 第一実施例の電流検出回路の特性図である。
【図５】 第二実施例の電流検出回路の回路図である。
【図６】 電流増幅率の影響を示す説明図である。
【図７】 第三実施例の電流検出回路の回路図である。
【図８】 第三実施例の電流検出回路の波形図である。
【図９】 第三実施例の電流監視装置のブロック回路図
である。
である。
【図１０】 第三実施例の電流検出回路の特性図であ
る。
る。
【図１１】 従来の電流検出回路の回路図である。
ＩL 充電電流 −ＩL 放電電流 ＯＰ1 オペアンプ Ｑ１ 第１のＰＮＰトランジスタ Ｑ２ 第２のＰＮＰトランジスタ Ｑ３ 第３のＰＮＰトランジスタ Ｑ４ 第４のＰＮＰトランジスタ Ｒ３ 抵抗 Ｒ４ 抵抗 Ｒ５ 抵抗 Ｒs 電流検出用抵抗 Ｖo 出力電圧 ＶR 電圧 Ｑ９ 第５のＰＮＰトランジスタ Ｑ１０ 第６のＰＮＰトランジスタ ＣＰ1 コンパレータ Ｓ１ 信号（鋸歯状波） Ｖout 出力信号
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松本 敬史 愛知県春日井市高蔵寺町二丁目1844番２ 富士通ヴィエルエスアイ株式会社内 (72)発明者 佐野 芳昭 愛知県春日井市高蔵寺町二丁目1844番２ 富士通ヴィエルエスアイ株式会社内
Claims (5)
- 【請求項１】 電流検出用抵抗に流れる電流に応じた出
力電圧を出力する電流検出回路において、 前記電流検出用抵抗に流れる双方向の電流に基づいて同
電流検出用抵抗の両端に発生する電位差を入力し、その
電位差を電流差に変化して出力する第１の変換回路部
と、 前記第１の変換回路部の出力信号と基準電圧とを入力
し、前記出力信号に応じた電圧を前記基準電圧に対し、
前記双方向の電流の方向に基づいて加減算した電圧を出
力する第２の変換回路部とから構成された電流検出回
路。 - 【請求項２】 電流検出用抵抗に流れる電流に応じた出
力電圧を出力する電流検出回路において、前記電流検出
用抵抗の両端に、ベースが互いに接続されるとともに定
電流駆動されるマルチコレクタトランジスタである第１
及び第２のＰＮＰトランジスタのエミッタを第１，第２
の抵抗を介してそれぞれ接続し、両ＰＮＰトランジスタ
の１つのコレクタをそれぞれベースに接続し、第１及び
第２のＰＮＰトランジスタの他のコレクタを第３の抵抗
を介して互いに接続し、前記第３の抵抗の両端を第３，
第４のＰＮＰトランジスタのエミッタにそれぞれ接続
し、第３のＰＮＰトランジスタのコレクタと前記第２の
ＰＮＰトランジスタの残りのコレクタは第１のカレント
ミラー回路を構成する一対のＮＰＮトランジスタのコレ
クタにそれぞれ接続し、前記第１のＰＮＰトランジスタ
の残りのコレクタと前記第４のＰＮＰトランジスタのコ
レクタは第２のカレントミラー回路を構成する一対のＮ
ＰＮトランジスタのコレクタにそれぞれ接続し、前記第
３，第４のＰＮＰトランジスタのコレクタはオペアンプ
の入力端子に接続し、前記第３のＰＮＰトランジスタの
ベースに第４の抵抗を介して基準電源の電圧を入力し、
前記第４のＰＮＰトランジスタのベースに直接基準電源
の電圧を入力し、前記オペアンプの出力端子は第５の抵
抗を介して前記第４のＰＮＰトランジスタのベースに接
続し、そのオペアンプから出力電圧を出力するようにし
た電流検出回路。 - 【請求項３】 請求項２に記載の電流検出回路におい
て、 前記第１，第２のＰＮＰトランジスタの残りのコレクタ
にはマルチコレクタトランジスタである第５，第６のＰ
ＮＰトランジスタのエミッタをそれぞれ接続し、第５，
第６のＰＮＰトランジスタのベースは第３の抵抗の両端
に接続し、両ＰＮＰトランジスタの１つのコレクタは互
いに他のトランジスタの残りのコレクタに接続するとと
もに、前記第１，第２のカレントミラー回路を構成する
ＮＰＮトランジスタにそれぞれ接続した電流検出回路。 - 【請求項４】 電流検出用抵抗に流れる電流に応じた出
力電圧を出力する電流検出回路において、前記電流検出
用抵抗の両端にベースが互いに接続されるとともに定電
流駆動されるマルチコレクタトランジスタである第１及
び第２のＰＮＰトランジスタのエミッタを第１，第２の
抵抗を介して接続し、両ＰＮＰトランジスタの１つのコ
レクタをそれぞれベースに接続し、第１及び第２のＰＮ
Ｐトランジスタの他のコレクタを第３の抵抗を介して互
いに接続し、前記第３の抵抗の両端を第３，第４のＰＮ
Ｐトランジスタのエミッタにそれぞれ接続し、第３のＰ
ＮＰトランジスタのコレクタと前記第２のＰＮＰトラン
ジスタの残りのコレクタは第１のカレントミラー回路を
構成する一対のＮＰＮトランジスタのコレクタにそれぞ
れ接続し、前記第１のＰＮＰトランジスタの残りのコレ
クタと前記第４のＰＮＰトランジスタのコレクタは第２
のカレントミラー回路を構成する一対のＮＰＮトランジ
スタのコレクタにそれぞれ接続し、前記第３，第４のＰ
ＮＰトランジスタのコレクタはコンパレータの入力端子
に接続し、前記第３のＰＮＰトランジスタのベースに基
準電源の電圧を入力し、前記第４のＰＮＰトランジスタ
のベースに外部端子を介して所定の周波数の鋸歯状波の
信号を入力し、前記コンパレータから出力電圧を出力す
るようにした電流検出回路。 - 【請求項５】 バッテリと、充電回路及び負荷回路との
間に介在された電流検出用抵抗と、 前記電流検出用抵抗の両端に接続され、該電流検出用抵
抗に流れる電流に応じたパルス幅の信号を出力する電流
検出回路と、 前記電流検出回路から信号を入力し、その信号に基づい
て前記バッテリの充電量を積算し、その積算した充電量
に基づいて前記充電回路を制御し、前記電流検出回路か
らの信号に基づいて前記バッテリの放電量を積算し、そ
の積算した放電量に基づいて該バッテリの残量表示を行
なう制御マイコンとから構成された電流監視装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27253094A JP3481323B2 (ja) | 1994-11-07 | 1994-11-07 | 電流検出回路及び電流監視装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27253094A JP3481323B2 (ja) | 1994-11-07 | 1994-11-07 | 電流検出回路及び電流監視装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08136590A true JPH08136590A (ja) | 1996-05-31 |
| JP3481323B2 JP3481323B2 (ja) | 2003-12-22 |
Family
ID=17515183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27253094A Expired - Lifetime JP3481323B2 (ja) | 1994-11-07 | 1994-11-07 | 電流検出回路及び電流監視装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3481323B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003043075A (ja) * | 2001-08-02 | 2003-02-13 | Fuji Electric Co Ltd | 電流検出回路 |
| WO2013128991A1 (ja) * | 2012-03-02 | 2013-09-06 | ダイキン工業株式会社 | 電力変換装置 |
| JP2020148465A (ja) * | 2019-03-11 | 2020-09-17 | エイブリック株式会社 | 電流センス回路 |
| TWI776715B (zh) * | 2020-12-21 | 2022-09-01 | 張成君 | 雙向充電線結構 |
| CN115128327A (zh) * | 2022-06-30 | 2022-09-30 | 杭州衡驰科技有限公司 | 开关电源高边电流检测方法 |
-
1994
- 1994-11-07 JP JP27253094A patent/JP3481323B2/ja not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003043075A (ja) * | 2001-08-02 | 2003-02-13 | Fuji Electric Co Ltd | 電流検出回路 |
| WO2013128991A1 (ja) * | 2012-03-02 | 2013-09-06 | ダイキン工業株式会社 | 電力変換装置 |
| JP2013183546A (ja) * | 2012-03-02 | 2013-09-12 | Daikin Ind Ltd | 電力変換装置 |
| JP2020148465A (ja) * | 2019-03-11 | 2020-09-17 | エイブリック株式会社 | 電流センス回路 |
| TWI776715B (zh) * | 2020-12-21 | 2022-09-01 | 張成君 | 雙向充電線結構 |
| CN115128327A (zh) * | 2022-06-30 | 2022-09-30 | 杭州衡驰科技有限公司 | 开关电源高边电流检测方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3481323B2 (ja) | 2003-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6054861A (en) | Apparatus for monitoring power of battery to supply electric power to load | |
| TWI812472B (zh) | 採用閉迴路的電感電流仿真電路 | |
| JP4161673B2 (ja) | 電流検出回路 | |
| JP3481323B2 (ja) | 電流検出回路及び電流監視装置 | |
| JPH05111241A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2001324519A (ja) | 電流測定回路および使用電流量測定回路 | |
| JPS60187120A (ja) | 単安定マルチバイブレ−タ回路 | |
| US20120313615A1 (en) | Summation Circuit in DC-DC Converter | |
| US12166489B2 (en) | Discrete time analog circuit | |
| JP2003143011A (ja) | アナログ−ディジタル変換回路 | |
| JP3587714B2 (ja) | 変位検出器 | |
| JP4492003B2 (ja) | 電流検出回路 | |
| JP3180188B2 (ja) | 蓄電池充電回路および電池充電装置 | |
| JP3036756B2 (ja) | 発振回路 | |
| JP2003032117A (ja) | 積分型ａ／ｄコンバータ | |
| JPH0725715Y2 (ja) | 周波数測定装置 | |
| CN117856737A (zh) | 一种具有高灵敏检测输入端电压变化的电压-频率振荡器 | |
| JP2003284334A (ja) | 基準電圧発生回路およびそれを用いたバッテリ充電回路 | |
| JP4596697B2 (ja) | 積分型ａ／ｄコンバータ | |
| JP4015920B2 (ja) | 時定数回路 | |
| JPH01318970A (ja) | ピーク値検出回路 | |
| JP3022010B2 (ja) | レベルシフト回路を用いたピーク値検出装置，及びレベルシフト回路を用いたモニタ装置 | |
| JP3254897B2 (ja) | Ａ／ｄ変換装置 | |
| JP2522655Y2 (ja) | 電圧コンパレータ | |
| JPS60223226A (ja) | カメラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030930 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071010 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081010 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081010 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081010 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081010 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091010 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091010 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101010 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101010 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131010 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |