JPH08137514A - エンジン制御装置 - Google Patents
エンジン制御装置Info
- Publication number
- JPH08137514A JPH08137514A JP6280607A JP28060794A JPH08137514A JP H08137514 A JPH08137514 A JP H08137514A JP 6280607 A JP6280607 A JP 6280607A JP 28060794 A JP28060794 A JP 28060794A JP H08137514 A JPH08137514 A JP H08137514A
- Authority
- JP
- Japan
- Prior art keywords
- control data
- eeprom
- rom
- data
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012546 transfer Methods 0.000 claims abstract description 15
- 238000004904 shortening Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 8
- 101100524639 Toxoplasma gondii ROM3 gene Proteins 0.000 description 5
- 238000004891 communication Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 102100031584 Cell division cycle-associated 7-like protein Human genes 0.000 description 4
- 101000777638 Homo sapiens Cell division cycle-associated 7-like protein Proteins 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Combined Controls Of Internal Combustion Engines (AREA)
- Memory System (AREA)
- Stored Programmes (AREA)
- Control By Computers (AREA)
Abstract
(57)【要約】
【目的】 エンジン制御装置において、イニシャルルー
チンに必要な時間を短縮することにより、エンジンの始
動性を向上させる。 【構成】 ＣＰＵ、ＲＯＭ、ＲＡＭ及び、ＥＥＰＲＯＭ
を用いるエンジン制御装置において、ＲＯＭ３及びＥＥ
ＰＲＯＭ４に制御データA,B,C,A',B',C'をいくつかの領
域31〜33, 41〜43に分けて記憶させる。イニシャルルー
チン時に、転送手段は、ＥＥＰＲＯＭに記憶された制御
データのうち、書換えが行われた領域の制御データB'の
みをＲＡＭ２に転送し、その他の制御データA,C につい
ては、ＲＯＭデータを用いる。これにより、必要最小限
の書換えられた制御データのみを遅いＥＥＰＲＯＭから
ＲＡＭに転送し、他の制御データはＲＯＭからＲＡＭへ
高速で転送できるから、イニシャルルーチンに要する時
間が短縮される。したがって、エンジンの始動性が向上
する。
チンに必要な時間を短縮することにより、エンジンの始
動性を向上させる。 【構成】 ＣＰＵ、ＲＯＭ、ＲＡＭ及び、ＥＥＰＲＯＭ
を用いるエンジン制御装置において、ＲＯＭ３及びＥＥ
ＰＲＯＭ４に制御データA,B,C,A',B',C'をいくつかの領
域31〜33, 41〜43に分けて記憶させる。イニシャルルー
チン時に、転送手段は、ＥＥＰＲＯＭに記憶された制御
データのうち、書換えが行われた領域の制御データB'の
みをＲＡＭ２に転送し、その他の制御データA,C につい
ては、ＲＯＭデータを用いる。これにより、必要最小限
の書換えられた制御データのみを遅いＥＥＰＲＯＭから
ＲＡＭに転送し、他の制御データはＲＯＭからＲＡＭへ
高速で転送できるから、イニシャルルーチンに要する時
間が短縮される。したがって、エンジンの始動性が向上
する。
Description
【０００１】
【産業上の利用分野】本発明は、制御データを記憶した
ＥＥＰＲＯＭ（書換可能不揮発性メモリ）を用いるエン
ジン制御装置に関する。
ＥＥＰＲＯＭ（書換可能不揮発性メモリ）を用いるエン
ジン制御装置に関する。
【０００２】
【従来の技術】ＥＥＰＲＯＭを用いたエンジン制御装置
において、電源ＯＮ時のイニシャルルーチンでＥＥＰＲ
ＯＭに記録された全ての制御データをＲＡＭに転送し、
ＣＰＵは、プログラムの実行時に、ＲＡＭに記憶された
制御データを読み込んで処理を行うようにしたエンジン
制御装置がある（特願平５−２２５０４９号公報参
照）。
において、電源ＯＮ時のイニシャルルーチンでＥＥＰＲ
ＯＭに記録された全ての制御データをＲＡＭに転送し、
ＣＰＵは、プログラムの実行時に、ＲＡＭに記憶された
制御データを読み込んで処理を行うようにしたエンジン
制御装置がある（特願平５−２２５０４９号公報参
照）。
【０００３】この装置は、プログラムの実行時に、読出
速度の遅いＥＥＰＲＯＭに代えて読出速度の速いＲＡＭ
を用いることにより、プログラムの実行時間を短縮しよ
うとするものである。
速度の遅いＥＥＰＲＯＭに代えて読出速度の速いＲＡＭ
を用いることにより、プログラムの実行時間を短縮しよ
うとするものである。
【０００４】
【発明が解決しようとする課題】しかしながら、上記の
従来技術では、イニシャルルーチン時に読出速度の遅い
ＥＥＰＲＯＭの全ての制御データをＲＡＭに転送する必
要があるため、イニシャルルーチンに必要な時間が長く
なり、エンジンの始動性を悪化させるといった問題があ
る。
従来技術では、イニシャルルーチン時に読出速度の遅い
ＥＥＰＲＯＭの全ての制御データをＲＡＭに転送する必
要があるため、イニシャルルーチンに必要な時間が長く
なり、エンジンの始動性を悪化させるといった問題があ
る。
【０００５】本発明は、制御データを記憶したＥＥＰＲ
ＯＭを用いたエンジン制御装置において、イニシャルル
ーチンに必要な時間を短縮することにより、エンジンの
始動性を向上させることを目的とするものである。
ＯＭを用いたエンジン制御装置において、イニシャルル
ーチンに必要な時間を短縮することにより、エンジンの
始動性を向上させることを目的とするものである。
【０００６】
【課題を解決するための手段】本発明は、上記目的を達
成するため、ＣＰＵ、ＲＯＭ、ＲＡＭ、及びＥＥＰＲＯ
Ｍを備えるエンジン制御装置において、前記ＲＯＭに制
御データをいくつかの領域に分けて記憶させ、前記ＥＥ
ＰＲＯＭに前記ＲＯＭに記憶された制御データに置き換
えられる制御データ若しくは前記ＲＯＭに記憶された制
御データを補正する制御データを前記ＲＯＭの領域に対
応して記憶し、イニシャルルーチン時に、前記ＥＥＰＲ
ＯＭに記憶された制御データのうち、書換えが行われた
領域の制御データのみを前記ＲＡＭに転送する転送手段
を設ける。
成するため、ＣＰＵ、ＲＯＭ、ＲＡＭ、及びＥＥＰＲＯ
Ｍを備えるエンジン制御装置において、前記ＲＯＭに制
御データをいくつかの領域に分けて記憶させ、前記ＥＥ
ＰＲＯＭに前記ＲＯＭに記憶された制御データに置き換
えられる制御データ若しくは前記ＲＯＭに記憶された制
御データを補正する制御データを前記ＲＯＭの領域に対
応して記憶し、イニシャルルーチン時に、前記ＥＥＰＲ
ＯＭに記憶された制御データのうち、書換えが行われた
領域の制御データのみを前記ＲＡＭに転送する転送手段
を設ける。
【０００７】
【作用】イニシャルルーチン時に、転送手段は、ＥＥＰ
ＲＯＭに記憶された制御データのうち書換えが行われた
領域の制御データのみをＥＥＰＲＯＭからＲＡＭに転送
し、その他の書換えられていない領域の制御データにつ
いては、ＲＯＭのデータを使用する。
ＲＯＭに記憶された制御データのうち書換えが行われた
領域の制御データのみをＥＥＰＲＯＭからＲＡＭに転送
し、その他の書換えられていない領域の制御データにつ
いては、ＲＯＭのデータを使用する。
【０００８】これにより、ＥＥＰＲＯＭから全ての制御
データをＲＡＭに転送する場合と較べ、本発明は、必要
最小限の書換えられた制御データのみを読出速度の遅い
ＥＥＰＲＯＭからＲＡＭに転送し、他の制御データは読
出速度の速いＲＯＭを使用できるから、イニシャルルー
チンに要する時間が短縮される。したがって、エンジン
の始動性が向上する。
データをＲＡＭに転送する場合と較べ、本発明は、必要
最小限の書換えられた制御データのみを読出速度の遅い
ＥＥＰＲＯＭからＲＡＭに転送し、他の制御データは読
出速度の速いＲＯＭを使用できるから、イニシャルルー
チンに要する時間が短縮される。したがって、エンジン
の始動性が向上する。
【０００９】
【実施例】以下、本発明の実施例について図を用いて説
明をする。 （実施例１）図２はエンジン制御装置の構成図を示す。
図２において、１１はエンジンコントロール手段で、各
種センサ１２，１３、点火制御手段１４、エンジン１５
が接続される。エンジンコントロール手段１１は、ＣＰ
Ｕ１，ＲＯＭ３，ＲＡＭ２を内蔵するマイクロコンピュ
ータ５とＥＥＰＲＯＭ４を有する。
明をする。 （実施例１）図２はエンジン制御装置の構成図を示す。
図２において、１１はエンジンコントロール手段で、各
種センサ１２，１３、点火制御手段１４、エンジン１５
が接続される。エンジンコントロール手段１１は、ＣＰ
Ｕ１，ＲＯＭ３，ＲＡＭ２を内蔵するマイクロコンピュ
ータ５とＥＥＰＲＯＭ４を有する。
【００１０】ＣＰＵ１は、ＲＯＭ３に記憶されたプログ
ラムを実行し、各種センサ１２，１３の出力及び、ＲＡ
Ｍ２に記憶された制御データに基づいて、エンジン１５
の点火制御手段１４を制御する。ここで、マイクロコン
ピュータ５に内蔵されたＲＡＭ２，ＲＯＭ３は、ＣＰＵ
１とはパラレル通信を用いて高速にアクセスすることが
できる。一方、ＥＥＰＲＯＭ４はシリアル通信でＣＰＵ
１に結ばれるため、ＲＡＭ２，ＲＯＭ３よりアクセスに
時間がかかる。
ラムを実行し、各種センサ１２，１３の出力及び、ＲＡ
Ｍ２に記憶された制御データに基づいて、エンジン１５
の点火制御手段１４を制御する。ここで、マイクロコン
ピュータ５に内蔵されたＲＡＭ２，ＲＯＭ３は、ＣＰＵ
１とはパラレル通信を用いて高速にアクセスすることが
できる。一方、ＥＥＰＲＯＭ４はシリアル通信でＣＰＵ
１に結ばれるため、ＲＡＭ２，ＲＯＭ３よりアクセスに
時間がかかる。
【００１１】図１にＲＡＭ２、ＲＯＭ３、ＥＥＰＲＯＭ
４の構成を示す。ＲＯＭ３には、エンジン１５をコント
ロールするための各種制御データのデフォルト値Ａ，
Ｂ，Ｃが、所定の領域３１，３２，３３に分けられて記
憶されている。また、ＥＥＰＲＯＭ４には、ＲＯＭ３の
デフォルト値Ａ，Ｂ，Ｃに置き換えられる制御データ
Ａ’，Ｂ’，Ｃ’が、ＲＯＭ３と同様に分けられた領域
４１，４２，４３に記憶されている。
４の構成を示す。ＲＯＭ３には、エンジン１５をコント
ロールするための各種制御データのデフォルト値Ａ，
Ｂ，Ｃが、所定の領域３１，３２，３３に分けられて記
憶されている。また、ＥＥＰＲＯＭ４には、ＲＯＭ３の
デフォルト値Ａ，Ｂ，Ｃに置き換えられる制御データ
Ａ’，Ｂ’，Ｃ’が、ＲＯＭ３と同様に分けられた領域
４１，４２，４３に記憶されている。
【００１２】ＲＡＭ２には、電源ＯＮ時のイニシャルル
ーチン時に、ＲＯＭ３又はＥＥＰＲＯＭ４から制御デー
タが転送されてくる領域２１，２２，２３が設けられ
る。転送動作については後述する。ＥＥＰＲＯＭ４に
は、制御データ領域４１〜４３の他に、書換え領域デー
タ４５を記憶する領域４４が設けられる。書換え領域デ
ータ４５には、領域４１〜４３の制御データＡ’，
Ｂ’，Ｃ’に対応付けたビットが設けられる。領域４２
の制御データＢ’に書換えがあった場合、当該ビットに
１が書き込まれ、書換えがなかったビットは０のままと
される。図では、書換えがされた制御データにハッチン
グをしている。
ーチン時に、ＲＯＭ３又はＥＥＰＲＯＭ４から制御デー
タが転送されてくる領域２１，２２，２３が設けられ
る。転送動作については後述する。ＥＥＰＲＯＭ４に
は、制御データ領域４１〜４３の他に、書換え領域デー
タ４５を記憶する領域４４が設けられる。書換え領域デ
ータ４５には、領域４１〜４３の制御データＡ’，
Ｂ’，Ｃ’に対応付けたビットが設けられる。領域４２
の制御データＢ’に書換えがあった場合、当該ビットに
１が書き込まれ、書換えがなかったビットは０のままと
される。図では、書換えがされた制御データにハッチン
グをしている。
【００１３】この書換え動作は、図３のフローチャート
に示すように行われる。図３の動作は、制御データの書
換えの必要が生じた時に開始され、エンジンコントロー
ル手段１１に書換え用の通信装置が接続されて行われ
る。ステップＳ３１で、ＥＥＰＲＯＭ４の所定の領域の
制御データが書換えられる。図１の例では、領域４２の
制御データＢ’が書換えられる。
に示すように行われる。図３の動作は、制御データの書
換えの必要が生じた時に開始され、エンジンコントロー
ル手段１１に書換え用の通信装置が接続されて行われ
る。ステップＳ３１で、ＥＥＰＲＯＭ４の所定の領域の
制御データが書換えられる。図１の例では、領域４２の
制御データＢ’が書換えられる。
【００１４】ステップＳ３２で、書換えた制御データ
Ｂ’に対応するビット値が０から１に変更される。これ
により、書換え領域データ４５の値を調べることによ
り、書換えの有無及び書換えられたデータ領域が分かる
ようになる。次に、本実施例のエンジン制御装置のイニ
シャルルーチン時の動作について図１及び図４を参照し
ながら説明する。
Ｂ’に対応するビット値が０から１に変更される。これ
により、書換え領域データ４５の値を調べることによ
り、書換えの有無及び書換えられたデータ領域が分かる
ようになる。次に、本実施例のエンジン制御装置のイニ
シャルルーチン時の動作について図１及び図４を参照し
ながら説明する。
【００１５】図４のフローチャートに示す動作は、イグ
ニションＯＮによりスタートする。ステップＳ４１にお
いて、ＲＡＭ２がイニシャライズされる。ステップＳ４
２では、判定手段がＥＥＰＲＯＭ４の書換え領域データ
４５をチェックして、ＥＥＰＲＯＭ４に記憶された制御
データに書換えがあったか否かを判定する。図１の例で
は制御データＢ’に書換えがあり、対応するビットに１
が書き込まれているので、ステップＳ４３へ進む。
ニションＯＮによりスタートする。ステップＳ４１にお
いて、ＲＡＭ２がイニシャライズされる。ステップＳ４
２では、判定手段がＥＥＰＲＯＭ４の書換え領域データ
４５をチェックして、ＥＥＰＲＯＭ４に記憶された制御
データに書換えがあったか否かを判定する。図１の例で
は制御データＢ’に書換えがあり、対応するビットに１
が書き込まれているので、ステップＳ４３へ進む。
【００１６】ステップＳ４３では、転送手段が書換え領
域データ４５を参照して、書換えのあった領域４２の制
御データＢ’のみをＲＡＭ２の対応する領域２２へ転送
し、ステップＳ４４へ進む。ステップＳ４４では、転送
手段が、書換えられなかった残りの制御データＡ’，
Ｃ’について、ＲＯＭ３に格納されている制御データの
デフォルトデータＡ，ＣをＲＡＭ２の領域２１，２３に
転送し、ステップＳ４５へ進む。
域データ４５を参照して、書換えのあった領域４２の制
御データＢ’のみをＲＡＭ２の対応する領域２２へ転送
し、ステップＳ４４へ進む。ステップＳ４４では、転送
手段が、書換えられなかった残りの制御データＡ’，
Ｃ’について、ＲＯＭ３に格納されている制御データの
デフォルトデータＡ，ＣをＲＡＭ２の領域２１，２３に
転送し、ステップＳ４５へ進む。
【００１７】以上の動作は、ＥＥＰＲＯＭ４の制御デー
タに書換えがあった場合であるが、全制御データに書換
えがなかった場合は、書換え領域データ４５のビットは
全て０であるので、判定手段はこれをチェックして書換
えがなかったと判定してステップＳ４３からステップＳ
４４へ進む。また、ＥＥＰＲＯＭ４のアクセスにエラー
があった場合もステップＳ４３からステップＳ４４へ進
む。
タに書換えがあった場合であるが、全制御データに書換
えがなかった場合は、書換え領域データ４５のビットは
全て０であるので、判定手段はこれをチェックして書換
えがなかったと判定してステップＳ４３からステップＳ
４４へ進む。また、ＥＥＰＲＯＭ４のアクセスにエラー
があった場合もステップＳ４３からステップＳ４４へ進
む。
【００１８】ステップＳ４４では、書換えがなかった制
御データ、例えば制御データＢ’のみが書換えられた場
合には、ＲＯＭ３の制御データＡ，ＣだけがＲＡＭ２に
転送され、ステップＳ４５へ進む。ステップＳ４５でエ
ンジン制御が開始される。以後、ＣＰＵ１は、ＲＯＭ３
に記憶されたプログラムを実行し、各種センサ１２，１
３の出力及び、ＲＡＭ２に記憶された制御データに基づ
いて、エンジン１５の点火制御手段１４を制御する。
御データ、例えば制御データＢ’のみが書換えられた場
合には、ＲＯＭ３の制御データＡ，ＣだけがＲＡＭ２に
転送され、ステップＳ４５へ進む。ステップＳ４５でエ
ンジン制御が開始される。以後、ＣＰＵ１は、ＲＯＭ３
に記憶されたプログラムを実行し、各種センサ１２，１
３の出力及び、ＲＡＭ２に記憶された制御データに基づ
いて、エンジン１５の点火制御手段１４を制御する。
【００１９】以上説明したように、イグニションＯＮに
よるＣＰＵのイニシャルセット時に、データを書換えた
領域４２の制御データＢ’のみをＥＥＰＲＯＭ４からＲ
ＡＭ２に転送し、データ書換えのない制御データＡ’，
Ｃ’については、ＲＯＭ３からデフォルトデータＡ，Ｃ
をＲＡＭ２に転送している。そして、制御データの転送
時間は、ＥＥＰＲＯＭ４からＲＡＭ２へシリアル通信に
より転送するよりも、ＲＯＭ３からＲＡＭ２にパラレル
通信により転送する方が速い。
よるＣＰＵのイニシャルセット時に、データを書換えた
領域４２の制御データＢ’のみをＥＥＰＲＯＭ４からＲ
ＡＭ２に転送し、データ書換えのない制御データＡ’，
Ｃ’については、ＲＯＭ３からデフォルトデータＡ，Ｃ
をＲＡＭ２に転送している。そして、制御データの転送
時間は、ＥＥＰＲＯＭ４からＲＡＭ２へシリアル通信に
より転送するよりも、ＲＯＭ３からＲＡＭ２にパラレル
通信により転送する方が速い。
【００２０】これにより、ＥＥＰＲＯＭ４から全ての制
御データＡ’〜Ｃ’をＲＡＭ２に転送する場合と較べ、
本実施例では、必要最小限の書換えられた制御データ
Ｂ’のみを遅いＥＥＰＲＯＭ４からＲＡＭ２に転送し、
他の制御データＡ，ＣはＲＯＭ３からＲＡＭ２へ高速で
転送できるから、イニシャルルーチンに要する時間が短
縮される。したがって、エンジンの始動性が向上する。
御データＡ’〜Ｃ’をＲＡＭ２に転送する場合と較べ、
本実施例では、必要最小限の書換えられた制御データ
Ｂ’のみを遅いＥＥＰＲＯＭ４からＲＡＭ２に転送し、
他の制御データＡ，ＣはＲＯＭ３からＲＡＭ２へ高速で
転送できるから、イニシャルルーチンに要する時間が短
縮される。したがって、エンジンの始動性が向上する。
【００２１】また、何らかの不具合によりＥＥＰＲＯＭ
４の制御データが読み込めなくなった時でも、ＲＯＭ３
に格納された制御データをＲＡＭ２に転送することがで
き、デフォルトデータを使用して待避走行ができるとい
う利点もある。
４の制御データが読み込めなくなった時でも、ＲＯＭ３
に格納された制御データをＲＡＭ２に転送することがで
き、デフォルトデータを使用して待避走行ができるとい
う利点もある。
【００２２】（実施例２）次に、本発明の実施例２につ
いて説明する。エンジン制御装置の構成については、前
述の実施例１における図２と同様であるので、重複する
説明は省略する。図５にＲＡＭ２、ＲＯＭ３、ＥＥＰＲ
ＯＭ４の構成を示す。
いて説明する。エンジン制御装置の構成については、前
述の実施例１における図２と同様であるので、重複する
説明は省略する。図５にＲＡＭ２、ＲＯＭ３、ＥＥＰＲ
ＯＭ４の構成を示す。
【００２３】ＲＯＭ３には、エンジン１５をコントロー
ルするための各種制御データのデフォルト値Ａ，Ｂ，Ｃ
が、所定の領域３１，３２，３３に分けられて記憶され
ている。ＥＥＰＲＯＭ４には、ＲＯＭ３の制御データを
補正するオフセットデータａ’，ｂ’，ｃ’を記憶する
領域４１，４２，４３を設ける。オフセットデータ
ａ’，ｂ’，ｃ’の初期値としては０が設定される。修
正の必要が生じたＲＯＭ３のデータに対応するオフセッ
トデータは、所定のオフセット値に書き換えられる。図
のハッチングは、オフセットデータｂ’が所定のオフセ
ット値に書換えられたことを示している。修正の必要の
ないデータａ’，ｃ’のオフセット値は０のままとされ
る。
ルするための各種制御データのデフォルト値Ａ，Ｂ，Ｃ
が、所定の領域３１，３２，３３に分けられて記憶され
ている。ＥＥＰＲＯＭ４には、ＲＯＭ３の制御データを
補正するオフセットデータａ’，ｂ’，ｃ’を記憶する
領域４１，４２，４３を設ける。オフセットデータ
ａ’，ｂ’，ｃ’の初期値としては０が設定される。修
正の必要が生じたＲＯＭ３のデータに対応するオフセッ
トデータは、所定のオフセット値に書き換えられる。図
のハッチングは、オフセットデータｂ’が所定のオフセ
ット値に書換えられたことを示している。修正の必要の
ないデータａ’，ｃ’のオフセット値は０のままとされ
る。
【００２４】また、ＲＡＭ２には、ＲＯＭ３のデータを
補正するオフセットデータａ，ｂ，ｃを記憶する領域２
１，２２，２３が設けられる。ＥＥＰＲＯＭ４には、オ
フセットデータ領域４１〜４３の他に書換え領域データ
４７を記憶する領域４６が設けられる。書換え領域デー
タ４７には、領域４１〜４３のオフセットデータａ’，
ｂ’，ｃ’に対応付けたビットが設けられる。領域４２
のオフセットデータｂ’に書換えがあった場合、当該ビ
ットに１が書き込まれ、オフセットが記憶されていない
領域に対応するビットは０のままとされる。
補正するオフセットデータａ，ｂ，ｃを記憶する領域２
１，２２，２３が設けられる。ＥＥＰＲＯＭ４には、オ
フセットデータ領域４１〜４３の他に書換え領域データ
４７を記憶する領域４６が設けられる。書換え領域デー
タ４７には、領域４１〜４３のオフセットデータａ’，
ｂ’，ｃ’に対応付けたビットが設けられる。領域４２
のオフセットデータｂ’に書換えがあった場合、当該ビ
ットに１が書き込まれ、オフセットが記憶されていない
領域に対応するビットは０のままとされる。
【００２５】ＥＥＰＲＯＭ４のオフセットデータの書換
え動作は、前述の実施例１の図３のフローチャートと同
様に行われる。ここでの重複する説明は省略する。次
に、本実施例のエンジン制御装置のイニシャルルーチン
時の動作について図５及び図６を参照しながら説明す
る。図６のフローチャートに示す動作は、イグニション
ＯＮによりスタートする。
え動作は、前述の実施例１の図３のフローチャートと同
様に行われる。ここでの重複する説明は省略する。次
に、本実施例のエンジン制御装置のイニシャルルーチン
時の動作について図５及び図６を参照しながら説明す
る。図６のフローチャートに示す動作は、イグニション
ＯＮによりスタートする。
【００２６】ステップＳ７１において、ＲＡＭ２がイニ
シャライズされる。イグニッションＯＮによるＣＰＵの
イニシャルセット時、ＲＡＭ２の領域２１，２２，２３
にオフセットデータとして０（＄８０）を書き込む（ａ
＝ｂ＝ｃ＝０）。本例のオフセットデータはプラス分、
マイナス分を考慮して０＝＄８０とする。ステップＳ７
２では、判定手段がＥＥＰＲＯＭ４の書換え領域データ
４７をチェックして、ＥＥＰＲＯＭ４に記憶されたオフ
セットデータに書換えがあるか否かを判定する。
シャライズされる。イグニッションＯＮによるＣＰＵの
イニシャルセット時、ＲＡＭ２の領域２１，２２，２３
にオフセットデータとして０（＄８０）を書き込む（ａ
＝ｂ＝ｃ＝０）。本例のオフセットデータはプラス分、
マイナス分を考慮して０＝＄８０とする。ステップＳ７
２では、判定手段がＥＥＰＲＯＭ４の書換え領域データ
４７をチェックして、ＥＥＰＲＯＭ４に記憶されたオフ
セットデータに書換えがあるか否かを判定する。
【００２７】ＥＥＰＲＯＭ４のオフセットデータに書換
えがあると、書換え領域データ４７のいずれかのビット
が１となるので、判定手段はこれをチェックして書換え
がされたと判定してステップＳ７３へ進む。全オフセッ
トデータに書換えがなかった場合は、書換え領域データ
４７のビットは全て０であるので、判定手段は書換えが
なかったと判定してステップＳ７４へ進む。
えがあると、書換え領域データ４７のいずれかのビット
が１となるので、判定手段はこれをチェックして書換え
がされたと判定してステップＳ７３へ進む。全オフセッ
トデータに書換えがなかった場合は、書換え領域データ
４７のビットは全て０であるので、判定手段は書換えが
なかったと判定してステップＳ７４へ進む。
【００２８】また、ＥＥＰＲＯＭ４のアクセスにエラー
があった場合もステップＳ７３からステップＳ７４へ進
む。図５の例ではオフセットデータｂ’に書換えがあ
り、対応するビットに１が書き込まれているので、ステ
ップＳ７３へ進む。ステップＳ７３では、転送手段が書
換え領域データ４７を参照して、書換えのあった領域４
２のオフセットデータｂ’のみをＲＡＭ２の対応する領
域２２へ転送し、ステップＳ７４へ進む。
があった場合もステップＳ７３からステップＳ７４へ進
む。図５の例ではオフセットデータｂ’に書換えがあ
り、対応するビットに１が書き込まれているので、ステ
ップＳ７３へ進む。ステップＳ７３では、転送手段が書
換え領域データ４７を参照して、書換えのあった領域４
２のオフセットデータｂ’のみをＲＡＭ２の対応する領
域２２へ転送し、ステップＳ７４へ進む。
【００２９】ステップＳ７４でエンジン制御が開始され
る。ステップＳ７５では、ＲＯＭ３の制御データがロー
ドされる。ステップＳ７６では、ロードされた各ＲＯＭ
データに対応するＲＡＭ２のオフセットデータが加算さ
れる。これにより、ＲＯＭ３に記憶された制御データの
デフォルト値Ａ，Ｂ，Ｃが、ＲＡＭ２に記憶されたオフ
セット値ａ’，ｂ’，ｃ’により補正される。なお、修
正の必要のないデータに関しては、オフセット値は０で
あるので、デフォルト値がそのまま使用される。
る。ステップＳ７５では、ＲＯＭ３の制御データがロー
ドされる。ステップＳ７６では、ロードされた各ＲＯＭ
データに対応するＲＡＭ２のオフセットデータが加算さ
れる。これにより、ＲＯＭ３に記憶された制御データの
デフォルト値Ａ，Ｂ，Ｃが、ＲＡＭ２に記憶されたオフ
セット値ａ’，ｂ’，ｃ’により補正される。なお、修
正の必要のないデータに関しては、オフセット値は０で
あるので、デフォルト値がそのまま使用される。
【００３０】以後のエンジン制御においては、ＣＰＵ１
は、ＲＯＭ３に記憶されたプログラムを実行し、各種セ
ンサ１２，１３の出力及び、制御データに基づいて、エ
ンジン１５の点火制御手段１４を制御する。本実施例２
は、前述の実施例１と同様に、エンジンの始動性が向上
し、ＥＥＰＲＯＭ４のデータが読み込めなくなった時で
も、デフォルトデータを使用して待避走行ができるとい
う利点がある。
は、ＲＯＭ３に記憶されたプログラムを実行し、各種セ
ンサ１２，１３の出力及び、制御データに基づいて、エ
ンジン１５の点火制御手段１４を制御する。本実施例２
は、前述の実施例１と同様に、エンジンの始動性が向上
し、ＥＥＰＲＯＭ４のデータが読み込めなくなった時で
も、デフォルトデータを使用して待避走行ができるとい
う利点がある。
【００３１】以上、本発明の実施例について説明をして
きたが、本発明は上記実施例に限定されるものではな
く、特許請求の範囲に記載された範囲内で種々変更が可
能なものである。例えば、学習制御を行う場合、学習値
をＲＡＭ２に記憶させるだけでなく、ＥＥＰＲＯＭ４に
記憶させることもできる。学習値をＥＥＰＲＯＭ４に記
憶させた場合、電源オフ時にＲＡＭ２のバックアップを
行う必要がなくなる。
きたが、本発明は上記実施例に限定されるものではな
く、特許請求の範囲に記載された範囲内で種々変更が可
能なものである。例えば、学習制御を行う場合、学習値
をＲＡＭ２に記憶させるだけでなく、ＥＥＰＲＯＭ４に
記憶させることもできる。学習値をＥＥＰＲＯＭ４に記
憶させた場合、電源オフ時にＲＡＭ２のバックアップを
行う必要がなくなる。
【００３２】また、ＥＥＰＲＯＭ４の書換え領域データ
として、制御データの記憶された領域のアドレスを使用
することができる。この例を図７に示す。図７の例で
は、制御データＢ’，Ｄ’に書換えがあった場合、書換
え領域データ５５に書換えた領域５２，５４のスタート
アドレスとエンドアドレスｂ〜ｃ，ｄ〜ｅを記憶させ
る。書換えがない制御データＡ’，Ｃ’については書換
え領域データを書き込まない。これにより、より細かい
範囲で書換え領域の指定ができる。
として、制御データの記憶された領域のアドレスを使用
することができる。この例を図７に示す。図７の例で
は、制御データＢ’，Ｄ’に書換えがあった場合、書換
え領域データ５５に書換えた領域５２，５４のスタート
アドレスとエンドアドレスｂ〜ｃ，ｄ〜ｅを記憶させ
る。書換えがない制御データＡ’，Ｃ’については書換
え領域データを書き込まない。これにより、より細かい
範囲で書換え領域の指定ができる。
【００３３】
【発明の効果】本発明によれば、制御データを記憶した
ＥＥＰＲＯＭを用いたエンジン制御装置において、イニ
シャルルーチンに必要な時間を短縮することにより、エ
ンジンの始動性を向上させることができる。
ＥＥＰＲＯＭを用いたエンジン制御装置において、イニ
シャルルーチンに必要な時間を短縮することにより、エ
ンジンの始動性を向上させることができる。
【図１】本発明の実施例１で使用する各メモリの構成
図。
図。
【図２】本発明の実施例１を適用したエンジン制御装置
の全体構成図。
の全体構成図。
【図３】図１のＥＥＰＲＯＭの書換え動作を説明するフ
ローチャート。
ローチャート。
【図４】本発明の実施例１のイニシャルルーチン時の動
作を説明するフローチャート。
作を説明するフローチャート。
【図５】本発明の実施例２で使用する各メモリの構成
図。
図。
【図６】本発明の実施例２のイニシャルルーチン時の動
作を説明するフローチャート。
作を説明するフローチャート。
【図７】本発明の実施例で使用するＥＥＰＲＯＭの変形
例を示す構成図。
例を示す構成図。
１…ＣＰＵ ２…ＲＡＭ ３…ＲＯＭ ４…ＥＥＰＲＯＭ ５…マイクロコンピュータ １１…エンジンコントロール手段 １２，１３…センサ １４…点火制御手段 １５…エンジン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｆ 12/06 ５２０ Ｆ 7623−5Ｂ 7230−5Ｂ Ｇ０６Ｆ 9/06 ４２０ Ｍ
Claims (3)
- 【請求項１】 ＣＰＵ、ＲＯＭ、ＲＡＭ、及びＥＥＰＲ
ＯＭを備えるエンジン制御装置において、前記ＲＯＭは
制御データをいくつかの領域に分けて記憶し、前記ＥＥ
ＰＲＯＭは、前記ＲＯＭに記憶された制御データに置き
換えられる制御データ若しくは前記ＲＯＭに記憶された
制御データを補正する制御データを前記ＲＯＭの領域に
対応して記憶し、イニシャルルーチン時に、前記ＥＥＰ
ＲＯＭに記憶された制御データのうち、書換えが行われ
た領域の制御データのみを前記ＲＡＭに転送する転送手
段を具備することを特徴とするエンジン制御装置。 - 【請求項２】 前記ＥＥＰＲＯＭには、書換えられた制
御データの領域を示すデータが記憶されていることを特
徴とする請求項１記載のエンジン制御装置。 - 【請求項３】 前記ＥＥＰＲＯＭに書換えがあったか否
かを判定する判定手段を具備し、前記転送手段は、前記
判定手段がＥＥＰＲＯＭの制御データに書換えがあった
と判定したとき、書換えられた領域を示すデータに基づ
いて、当該領域の制御データをＥＥＰＲＯＭからＲＡＭ
へ転送を行うことを特徴とする請求項２記載のエンジン
制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6280607A JPH08137514A (ja) | 1994-11-15 | 1994-11-15 | エンジン制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6280607A JPH08137514A (ja) | 1994-11-15 | 1994-11-15 | エンジン制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08137514A true JPH08137514A (ja) | 1996-05-31 |
Family
ID=17627398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6280607A Pending JPH08137514A (ja) | 1994-11-15 | 1994-11-15 | エンジン制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08137514A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100375029C (zh) * | 2005-04-29 | 2008-03-12 | 联发科技股份有限公司 | 存储器配置系统与方法 |
| JP2015115073A (ja) * | 2013-12-09 | 2015-06-22 | ディスペース デジタル シグナル プロセッシング アンド コントロール エンジニアリング ゲゼルシャフト ミット ベシュレンクテル ハフツングｄｓｐａｃｅ ｄｉｇｉｔａｌ ｓｉｇｎａｌ ｐｒｏｃｅｓｓｉｎｇ ａｎｄ ｃｏｎｔｒｏｌ ｅｎｇｉｎｅｅｒｉｎｇ ＧｍｂＨ | 電子制御装置のメモリ内のソフトウェアを変更する方法 |
-
1994
- 1994-11-15 JP JP6280607A patent/JPH08137514A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100375029C (zh) * | 2005-04-29 | 2008-03-12 | 联发科技股份有限公司 | 存储器配置系统与方法 |
| US7389391B2 (en) * | 2005-04-29 | 2008-06-17 | Mediatek, Inc. | Memory disposition methods and systems |
| DE102005053847B4 (de) * | 2005-04-29 | 2013-11-14 | Mediatek Inc. | Speicheranordnungsverfahren und System |
| JP2015115073A (ja) * | 2013-12-09 | 2015-06-22 | ディスペース デジタル シグナル プロセッシング アンド コントロール エンジニアリング ゲゼルシャフト ミット ベシュレンクテル ハフツングｄｓｐａｃｅ ｄｉｇｉｔａｌ ｓｉｇｎａｌ ｐｒｏｃｅｓｓｉｎｇ ａｎｄ ｃｏｎｔｒｏｌ ｅｎｇｉｎｅｅｒｉｎｇ ＧｍｂＨ | 電子制御装置のメモリ内のソフトウェアを変更する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3726663B2 (ja) | 電子制御装置の制御データ記憶装置 | |
| US6883060B1 (en) | Microcomputer provided with flash memory and method of storing program into flash memory | |
| US6604214B1 (en) | One-chip microcomputer capable of internally producing ECC data | |
| JPH08137514A (ja) | エンジン制御装置 | |
| JP2888720B2 (ja) | エンジン制御装置 | |
| JP3296043B2 (ja) | 車両用電子制御装置 | |
| JP6708596B2 (ja) | 電子制御装置及び制御プログラム検証方法 | |
| JP2004151944A (ja) | 不揮発性記憶装置へのデータの書き込み方法、プログラム、および装置、ならびに車載電子制御装置 | |
| JP2003271420A (ja) | 電子制御装置 | |
| US7490232B2 (en) | Disk device using disk to rewrite firmware and firmware determination method | |
| JP3203884B2 (ja) | 車両用診断システム | |
| JPH06161929A (ja) | コンピュータ | |
| JPH1196082A (ja) | 車両用メモリ書換え装置 | |
| JP3477090B2 (ja) | エンジン制御装置 | |
| JP4580724B2 (ja) | 不揮発性メモリの制御方法 | |
| JP2009223449A (ja) | 車両用電子制御装置 | |
| JP2001147863A (ja) | フラッシュメモリ書き替え装置 | |
| JPH10240633A (ja) | メモリシステム及びメモリカード | |
| JPH06314190A (ja) | 電子装置 | |
| JP2007052558A (ja) | フラッシュメモリ書換え装置、フラッシュメモリ書換え方法及びフラッシュメモリ書換えプログラム | |
| JPH11338690A (ja) | フラッシュメモリ、ファームウエア使用システム装置およびファームウエア書き換え方法 | |
| JP3459553B2 (ja) | マイクロコンピュータの評価装置 | |
| JP3281858B2 (ja) | マイクロコンピュータの評価装置 | |
| CN111966363A (zh) | 配置字初始化设置及读取配置字的方法、控制装置和车辆 | |
| JPH0619781A (ja) | データ処理装置 |