JPH10240633A - メモリシステム及びメモリカード - Google Patents

メモリシステム及びメモリカード

Info

Publication number
JPH10240633A
JPH10240633A JP4439497A JP4439497A JPH10240633A JP H10240633 A JPH10240633 A JP H10240633A JP 4439497 A JP4439497 A JP 4439497A JP 4439497 A JP4439497 A JP 4439497A JP H10240633 A JPH10240633 A JP H10240633A
Authority
JP
Japan
Prior art keywords
data
memory
flash memory
ram
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4439497A
Other languages
English (en)
Inventor
Seiki Miyahara
清貴 宮原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP4439497A priority Critical patent/JPH10240633A/ja
Publication of JPH10240633A publication Critical patent/JPH10240633A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Memory System (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】 【課題】データ書き込み時間が短く、特定エリアに対す
る書き換え回数を無くし、外部からの突然の電源切断に
よってもデータの破壊の無い、メモリシステム、メモリ
カードを提供する。 【解決手段】書き込みデータはＲＡＭ３０２に一時記憶
された後に、フラッシュメモリ３０１へ書き込まれる。
ホストシステムからのアクセス履歴はメモリ３０４に記
憶され、その情報を基に、アクセス回数の多いエリアの
データはフラッシュメモリ内ではなく、ＲＡＭ３０２内
に配置される。外部よりの電源切断後は、内部の補助電
源３０３により、内部回路は動作可能であり、フラッシ
ュメモリ３０１の消去動作や、ＲＡＭ３０２内に配置さ
れたデータのフラッシュメモリ３０１への書き込みが行
われる。補助電源３０３は、外部より電源が供給されて
いる期間に充電される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、フラッシュメモリ
を主メモリとするメモリシステムにおけるフラッシュメ
モリへのアクセス方法と消去方法に関する。
【０００２】
【従来の技術】図４は従来のフラッシュメモリを主メモ
リとするメモリシステムの一例を示す構成図である。
【０００３】図４に示すように、この例において本メモ
リシステムは、記憶素子としてフラッシュメモリ４０１
を使用している。ホストシステムとのインタフェースと
して、ホストインタフェース（以下ホストＩ／Ｆと略
す）４０６とフラッシュメモリ４０１との間に制御回路
４０７を有し、ホストシステムからのメモリシステムへ
のデータの読み出し、書き込み動作をフラッシュメモリ
４０１への操作へ変換している。 ホストシステムが本
メモリシステムへデータを書き込む場合、書き込み用デ
ータはホストシステムからホストＩ／Ｆ４０６を通して
制御回路４０１へ入る。制御回路４０１は消去済みで、
書き込み可能なエリアをフラッシュメモリ４０１内に見
出し、前記書き込みデータを前記エリアに書き込む。制
御回路４０１は、フラッシュメモリ４０１への書き込み
が終了した後に、フラッシュメモリ４０１内に消去すべ
きエリアの有無をを調査し、消去すべきエリアがある場
合は、フラッシュメモリ４０１への消去操作を行なう。
【０００４】図５は従来のフラッシュメモリを主メモリ
とするメモリシステムの別の一例を示す構成図である。
【０００５】図５に示すように、この例において本メモ
リシステムは、記憶素子としてフラッシュメモリ５０１
を使用している。ホストシステムとのインタフェースと
して、ホストＩ／Ｆ５０６とフラッシュメモリ５０１と
の間に制御回路５０７を有し、ホストシステムからのメ
モリシステムへのデータの読み出し、書き込み動作をフ
ラッシュメモリ５０１への操作へ変換している。 ＲＡ
Ｍ５０２は制御回路５０１に接続されている。ホストシ
ステムが本メモリシステムへデータを書き込む場合、書
き込み用データはホストシステムからホストＩ／Ｆ５０
６を通して制御回路５０７へ入る。制御回路５０７、前
記データを一旦ＲＡＭ５０２へ書き込み、その後、制御
回路５０７は消去済みで、書き込み可能なエリアをフラ
ッシュメモリ５０１内に見出し、前記書き込みデータを
前記エリアに書き込む。制御回路５０１は、フラッシュ
メモリ５０１への書き込みが終了した後に、フラッシュ
メモリ５０１内に消去すべきエリアの有無をを調査し、
消去すべきエリアがある場合は、フラッシュメモリ５０
１への消去操作を行なう。
【０００６】
【発明が解決しようとする課題】しかし、前述の従来技
術では、フラッシュメモリの読み出し時間は短いが、書
き込み時間は読み出し時間の１０倍以上と長く、メモリ
システムへの大容量データの書き込みを行なうと、長い
時間が掛かるという欠点を有していた。
【０００７】そのために、書き込みテ゛ータの一時記憶用Ｒ
ＡＭを有する場合は、ＲＡＭに一時記憶された書き込み
用データが完全にフラッシュメモリへ書き込まれる以前
にホストシステムまたは、第三者によりメモリシステム
の電源が切断された場合、前記書き込みテ゛ータが失われる
欠点を有していた。
【０００８】また、フラッシュメモリへ書き込むデータ
を書き込む場合は、事前に消去操作を行なうか、既に消
去されたエリアに書き込み、その後に、消去操作を行な
うかしていた。前記、消去動作時間は、書き込み時間以
上に長く、更にメモリシステムへのアクセス速度を低下
させる欠点を有していた。
【０００９】そのために、メモリシステムへのアクセス
が無い期間に集中して消去操作を行なう手法が取られる
場合もあるが、この場合、前記消去期間にホストシステ
ムまたは、第三者によりメモリシステムの電源が切断さ
れた場合、消去操作が無効になる欠点を有していた。
【００１０】また、フラッシュメモリは消去、書き込み
回数が１０万回〜１００万回程度に限られていて、ホス
トシステムが同一エリアに対してのデータ書き換えを頻
繁に行なう使用法では、短期間にメモリシステムが使用
できなくなるか、少なくとも前記エリアが使用不可能と
なる欠点を有していた。
【００１１】そこで本発明では、このような問題点を解
決するためになされるもので、フラッシュメモリへの書
き込みデータの一時記憶用ＲＡＭを有することにより、
ホストシステムからメモリシステムへの書き込み時間を
短くする方法と、補助電源を有する事により、フラッシ
ュメモリへの書き込み、消去操作期間にメモリシステム
への電源が切断された後も前記操作が継続して行なえる
方法と、ホストシステムからのアクセス履歴記憶用メモ
リを有することにより、特定エリアへのデータ書き込
み、消去の限度回数の改善方法を提供する事を目的とす
る。
【００１２】
【課題を解決するための手段】本発明の請求項第1記載
のメモリシステムは、少なくとも、データ記憶素子とし
てのフラッシュメモリと補助記憶もしくはデータの一時
記憶用としてのＲＡＭと主電源からの充電可能な補助電
源からなることを特徴とする。
【００１３】本発明の請求項第２記載のメモリシステム
は、少なくとも、データ記憶素子としてのフラッシュメ
モリと補助記憶もしくはデータの一時記憶用としてのＲ
ＡＭと過去にアクセスされたフラッシュメモリ内の位置
をアクセス経歴として記憶するメモリからなり、前記ア
クセス経歴への参照により特定のフラッシュメモリ内の
データを前記ＲＡＭ内にコピーし、前記特有位置に対す
るアクセスは、フラッシュメモリへ対してではなく、前
記ＲＡＭ内に存在するデータへアクセスする事を特徴と
する。
【００１４】本発明の請求項第３記載のメモリシステム
は、少なくとも、データ記憶素子としてのフラッシュメ
モリと補助記憶もしくはデータの一時記憶用としてのＲ
ＡＭと過去にアクセスされたフラッシュメモリ内の位置
をアクセス経歴として記憶するメモリと主電源からの充
電可能な補助電源からなり、前記アクセス経歴への参照
により特定のフラッシュメモリ内のデータを前記ＲＡＭ
内に有し、前記特定位置に対するアクセスは、フラッシ
ュメモリへ対してではなく、前記ＲＡＭ内に存在するデ
ータへアクセスし、主電源が切断された後に前記特定位
置に対するＲＡＭ内データをフラッシュメモリの前記特
定位置へ書き込む事を特徴とする。
【００１５】本発明の請求項第４記載のメモリシステム
は、少なくとも、データ記憶素子としてのフラッシュメ
モリと主電源からの充電可能な補助電源からなり、フラ
ッシュメモリ内の消去すべき１個または複数の範囲情報
を記憶し、前記フラッシュメモリへのアクセスが事前に
設定された時間間隔以上無い場合もしくは主電源が切断
された後に前記情報に基づきフラッシュメモリの消去作
業を行なう事を特徴とする。
【００１６】本発明の請求項第５記載のメモリカード
は、請求項第１記載のメモリシステムの形状がカードサ
イズである事を特徴とする。
【００１７】本発明の請求項第６記載のメモリカード
は、請求項第２記載のメモリシステムの形状がカードサ
イズである事を特徴とする。
【００１８】本発明の請求項第７記載のメモリカード
は、請求項第３記載のメモリシステムの形状がカードサ
イズである事を特徴とする。
【００１９】本発明の請求項第８記載のメモリカード
は、請求項第４記載のメモリシステムの形状がカードサ
イズである事を特徴とする。
【００２０】
【発明の実施の形態】本発明の実施の形態を図面に基づ
き説明する。
【００２１】図１は本発明の一実施例を示すメモリシス
テムの構成図である。
【００２２】図１に示すように、この例において、メモ
リシステムは、本システム内部を制御する制御回路１０
７を有し、ホストシステムとのデータ及びコマンドの受
け渡しと電源の供給をホストシステムから受けるための
手段としてホストＩ／Ｆ１０６を有している。主メモリ
素子としてフラッシュメモリ１０１を有し、書き込みデ
ータの一時記憶用メモり素子としてＲＡＭ１０２を有
し、両メモり素子は制御回路１０７へ接続されている。
【００２３】ホストシステムが本メモリシステムに記憶
されたデータを読み出す場合は、ホストシステムが指定
したエリア用として使用しているフラッシュメモリ１０
１内のエリアのデータを制御回路１０７が読み出し、ホ
ストＩ／Ｆ１０６を通してホストシステムへデータを出
力する。
【００２４】ホストシステムが本メモリシステムにデー
タを記憶させる場合は、制御回路１０７が書き込み用デ
ータを受け取り、フラッシュメモリ１０１より書き込み
時間が短いＲＡＭ１０２へ一旦書き込む。制御回路１０
７は書き込み用データを受け取り終わった後に、ＲＡＭ
１０２よりデータを読み出し、ホストシステムからの書
き込み操作が新規書き込みであれば、フラッシュメモリ
１０１の指定されたエリアへ前記データを書き込む。ホ
ストシステムからの書き込み操作が指定されたエリアの
書き換えである場合は、制御回路１０７は、フラッシュ
メモリ１０１内の消去済みエリアを検出し、このエリア
に対し、前記データを書き込むとともに、指定されたエ
リアとして今まで使用してたエリアを消去すべきエリア
情報として記憶する。
【００２５】制御回路１０７は、タイマーを有し、ホス
トシステムからのアクセスが定められた所定時間以上無
い場合、消去すべきエリア情報を基に、フラッシュメモ
リ１０１の消去作業を開始する。消去作業中に、ホスト
システムからアクセスがあった場合は、消去作業を中止
するとともに、、ホストシステムからのアクセスに対し
応答する。
【００２６】本システムの電源は、ホストシステムから
電源が供給されている場合は、ホストＩ／Ｆ１０６より
電源制御回路１０５を通して、制御回路１０７とフラッ
シュメモリ１０１とＲＡＭ１０２へ供給される。また、
この際、補助電源１０３が充電する必要がある場合、電
源制御回路１０５は補助電源１０３への充電を行う。ホ
ストシステムからの電源が切断された場合、電源制御回
路１０５は、電源切断を検出し、既に充電されている補
助電源１０３を使用して制御回路１０７とフラッシュメ
モリ１０１とＲＡＭ１０２へ電源の供給を続けるととも
に、ホストシステムからの電源供給が切断されたことを
制御回路１０７へ通知する。通知を受けた、制御回路１
０７は、実施している作業がある場合は、該作業を続行
する。該作業終了後及び作業を実施していない場合、前
記消去すべきエリア情報を基にフラッシュメモリ１０１
の消去作業を行う。該消去作業終了後または消去すべき
エリアが無い場合、制御回路１０７は作業終了を電源制
御回路１０５へ通知し、電源制御回路１０５は制御回路
１０７とフラッシュメモリ１０１とＲＡＭ１０２への電
源供給を中止する。
【００２７】図２は本発明の一実施例を示すメモリシス
テムの構成図である。
【００２８】図２に示すように、この例において、メモ
リシステムは、本システム内部を制御する制御回路２０
７を有し、ホストシステムとのデータ及びコマンドの受
け渡しと電源の供給をホストシステムから受けるための
手段としてホストＩ／Ｆ２０６を有している。主メモリ
素子としてフラッシュメモリ２０１を有し、書き込みデ
ータの一時記憶用メモり素子としてＲＡＭ２０２を有
し、両メモり素子は制御回路２０７へ接続されている。
更に、制御回路２０７へはメモリ２０４が接続されてい
る。
【００２９】ホストシステムが本メモリシステムに記憶
されたデータを読み出す場合は、読み出しとして指定さ
れたエリアがＲＡＭ２０２へ存在するかを制御回路２０
７が調査し、 ＲＡＭ２０２内に存在する場合は、制御
回路２０７がＲＡＭ２０２内の前記エリアのデータを読
み出し、ホストＩ／Ｆ２０６を通してホストシステムへ
データを出力する。書き込みとして指定されたエリアが
ＲＡＭ２０２内に無い場合は、ホストシステムが指定し
たエリア用として使用しているフラッシュメモリ２０１
内のエリアのデータを制御回路２０７が読み出し、ホス
トＩ／Ｆ２０６を通してホストシステムへデータを出力
する。ホストシステムへのデータ出力終了後、制御回路
２０７は、ホストシステムより読み出しに指定されたエ
リア情報（読み出しエリア情報と記す）をメモリ２０４
に記憶する。この後、制御回路２０７は、前記読み出し
エリア情報を検索し、事前に設定された回数を上回る同
一のエリアに対する読み出し操作があった場合は、フラ
ッシュメモリ２０１内該エリアのデータを読み出し、Ｒ
ＡＭ２０２内に書き込み、以後該エリアへの読み出し、
書き込み操作は、フラッシュメモリ２０１に対してでは
なく、ＲＡＭ２０２内の前記データへの読み出し、書き
込みを行う。
【００３０】ホストシステムが本メモリシステムにデー
タを記憶させる場合は、書き込みとして指定されたエリ
アがＲＡＭ２０２へ存在するかを制御回路２０７が調査
し、ＲＡＭ２０２内に存在する場合は、制御回路２０７
が書き込み用データを受け取り、ＲＡＭ２０２へ対して
該データを書き込む。書き込みとして指定されたエリア
がＲＡＭ２０２内に無い場合は、制御回路２０７が書き
込み用データを受け取り、フラッシュメモリ２０１より
書き込み時間が短いＲＡＭ２０２へ一旦書き込む。制御
回路２０７は書き込み用データを受け取り終わった後
に、ＲＡＭ２０２よりデータを読み出し、ホストシステ
ムからの書き込み操作が新規書き込みであれば、フラッ
シュメモリ２０１の指定されたエリアへ前記データを書
き込む。ホストシステムからの書き込み操作が指定され
たエリアの書き換えである場合は、制御回路２０７は、
フラッシュメモリ２０１内の指定されたエリアを消去し
た後に、前記データを書き込む。前記データ書き込み終
了後、制御回路２０７は、ホストシステムより書き込み
に指定されたエリア情報（書き込みエリア情報と記す）
をメモリ２０４に記憶する。この後、制御回路２０７
は、前記書き込みエリア情報を検索し、事前に設定され
た回数を上回る同一のエリアに対する書き込み操作があ
った場合は、 以後該エリアへの読み出し、書き込み操
作は、フラッシュメモリ２０１に対してではなく、ＲＡ
Ｍ２０２内の前記データへの読み出し、書き込みを行
う。
【００３１】図３は本発明の一実施例を示すメモリシス
テムの構成図である。
【００３２】図３に示すように、この例において、メモ
リシステムは、本システム内部を制御する制御回路３０
７を有し、ホストシステムとのデータ及びコマンドの受
け渡しと電源の供給をホストシステムから受けるための
手段としてホストＩ／Ｆ３０６を有している。主メモリ
素子としてフラッシュメモリ３０１を有し、書き込みデ
ータの一時記憶用メモり素子としてＲＡＭ３０２を有
し、両メモり素子は制御回路３０７へ接続されている。
更に、制御回路３０７へはメモリ３０４が接続されてい
る。
【００３３】ホストシステムが本メモリシステムに記憶
されたデータを読み出す場合は、読み出しとして指定さ
れたエリアがＲＡＭ３０２へ存在するかを制御回路３０
７が調査し、 ＲＡＭ３０２内に存在する場合は、制御
回路３０７がＲＡＭ３０２内の前記エリアのデータを読
み出し、ホストＩ／Ｆ３０６を通してホストシステムへ
データを出力する。書き込みとして指定されたエリアが
ＲＡＭ３０２内に無い場合は、ホストシステムが指定し
たエリア用として使用しているフラッシュメモリ３０１
内のエリアのデータを制御回路３０７が読み出し、ホス
トＩ／Ｆ３０６を通してホストシステムへデータを出力
する。ホストシステムへのデータ出力終了後、制御回路
３０７は、読み出しエリア情報をメモリ３０４に記憶す
る。この後、制御回路３０７は、前記読み出しエリア情
報を検索し、事前に設定された回数を上回る同一のエリ
アに対する読み出し操作があった場合は、フラッシュメ
モリ３０１内該エリアのデータを読み出し、ＲＡＭ３０
２内に書き込み、以後該エリアへの読み出し、書き込み
操作は、フラッシュメモリ３０１に対してではなく、Ｒ
ＡＭ３０２内の前記データへの読み出し、書き込みを行
う。
【００３４】ホストシステムが本メモリシステムにデー
タを記憶させる場合は、書き込みとして指定されたエリ
アがＲＡＭ３０２へ存在するかを制御回路３０７が調査
し、ＲＡＭ３０２内に存在する場合は、制御回路３０７
が書き込み用データを受け取り、ＲＡＭ３０２へ対して
該データを書き込む。書き込みとして指定されたエリア
がＲＡＭ３０２内に無い場合は、制御回路３０７が書き
込み用データを受け取り、フラッシュメモリ３０１より
書き込み時間が短いＲＡＭ３０２へ一旦書き込む。制御
回路３０７は書き込み用データを受け取り終わった後
に、ＲＡＭ３０２よりデータを読み出し、ホストシステ
ムからの書き込み操作が新規書き込みであれば、フラッ
シュメモリ３０１の指定されたエリアへ前記データを書
き込む。ホストシステムからの書き込み操作が指定され
たエリアの書き換えである場合は、制御回路３０７は、
フラッシュメモリ３０１内の消去済みエリアを検出し、
このエリアに対し、前記データを書き込むとともに、指
定されたエリアとして今まで使用してたエリアを消去す
べきエリア情報として記憶する。前記作業終了後、制御
回路３０７は、書き込みエリア情報をメモリ３０４に記
憶する。この後、制御回路３０７は、前記書き込みエリ
ア情報を検索し、事前に設定された回数を上回る同一の
エリアに対する書き込み操作があった場合は、 以後該
エリアへの読み出し、書き込み操作は、フラッシュメモ
リ３０１に対してではなく、ＲＡＭ３０２内の前記デー
タへの読み出し、書き込みを行う。
【００３５】制御回路３０７は、タイマーを有し、ホス
トシステムからのアクセスが定められた所定時間以上無
い場合、消去すべきエリア情報を基に、フラッシュメモ
リ３０１の消去作業を開始する。消去作業中に、ホスト
システムからアクセスがあった場合は、消去作業を中止
するとともに、、ホストシステムからのアクセスに対し
応答する。
【００３６】本システムの電源は、ホストシステムから
電源が供給されている場合は、ホストＩ／Ｆ３０６より
電源制御回路３０５を通して、制御回路３０７とフラッ
シュメモリ３０１とＲＡＭ３０２へ供給される。また、
この際、補助電源３０３が充電する必要がある場合、電
源制御回路３０５は補助電源３０３への充電を行う。ホ
ストシステムからの電源が切断された場合、電源制御回
路３０５は、電源切断を検出し、既に充電されている補
助電源３０３を使用して制御回路３０７とフラッシュメ
モリ３０１とＲＡＭ３０２へ電源の供給を続けるととも
に、ホストシステムからの電源供給が切断されたことを
制御回路３０７へ通知する。通知を受けた、制御回路３
０７は、実施している作業がある場合は、該作業を続行
する。該作業終了後及び作業を実施していない場合、制
御回路３０７は、読み出しエリア情報と書き込みエリア
情報に基づき、フラッシュメモリ３０１内ではなく、Ｒ
ＡＭ３０２内に書き込まれたデータの中で、ホストシス
テムから書き換えが行われたデータを検出し、該データ
が書き込まれるべきフラッシュメモリ３０１内のエリア
へ書き込み作業を行う。前記作業終了後もしくはＲＡＭ
３０２内にフラッシュメモリへ書き込まれるべきデータ
が存在しない場合、前記消去すべきエリア情報を基にフ
ラッシュメモリ３０１の消去作業を行う。該消去作業終
了後または消去すべきエリアが無い場合、制御回路３０
７は作業終了を電源制御回路３０５へ通知し、電源制御
回路３０５は制御回路３０７とフラッシュメモリ３０３
とＲＡＭ３０２への電源供給を中止する。
【００３７】図１、図２および図３は、本発明によるメ
モリシステムの例を示すが、これらの例の装置形状をカ
ード型にすることによるメモリカードもまた、以上の説
明と同じ動作を行う。
【００３８】
【発明の効果】以上述べたように、本発明のメモリシス
テムとメモリカードによれば、データの書き込み時間が
短くかつ、外部よりの電源が遮断されてもデータが失わ
れる事の無い効果がある。また、特定のエリアに対して
頻繁にデータの書き換えを行うシステムでは、本発明の
メモリシステムとメモリカードにより、書き換え回数制
限を無くす効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例のメモリシステムを示す構成
図。
【図２】本発明の一実施例のメモリシステムを示す構成
図。
【図３】本発明の一実施例のメモリシステムを示す構成
図。
【図４】従来のメモリシステムを示す構成図。
【図５】従来のメモリシステムを示す構成図。
【符号の説明】
１０１、２０１、３０１、４０１、５０１：フラッシュ
メモリ １０２、２０２、３０２、５０２：ＲＡＭ １０３、３０３：補助電源 ２０４、３０４：メモリ １０５、３０５：電源制御回路 １０６、２０６、３０６、４０６、５０６：ホストイン
タフェース １０７、２０７、３０７、４０７、５０７：制御回路

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】少なくとも、データ記憶素子としてのフラ
    ッシュメモリと補助記憶もしくはデータの一時記憶用と
    してのＲＡＭと主電源からの充電可能な補助電源からな
    ることを特徴とするメモリシステム。
  2. 【請求項２】少なくとも、データ記憶素子としてのフラ
    ッシュメモリと補助記憶もしくはデータの一時記憶用と
    してのＲＡＭと過去にアクセスされたフラッシュメモリ
    内の位置をアクセス経歴として記憶するメモリからな
    り、前記アクセス経歴への参照により特定のフラッシュ
    メモリ内のデータを前記ＲＡＭ内にコピーし、前記特有
    位置に対するアクセスは、フラッシュメモリへ対してで
    はなく、前記ＲＡＭ内に存在するデータへアクセスする
    事を特徴とするメモリシステム。
  3. 【請求項３】少なくとも、データ記憶素子としてのフラ
    ッシュメモリと補助記憶もしくはデータの一時記憶用と
    してのＲＡＭと過去にアクセスされたフラッシュメモリ
    内の位置をアクセス経歴として記憶するメモリと主電源
    からの充電可能な補助電源からなり、前記アクセス経歴
    への参照により特定のフラッシュメモリ内のデータを前
    記ＲＡＭ内に有し、前記特定位置に対するアクセスは、
    フラッシュメモリへ対してではなく、前記ＲＡＭ内に存
    在するデータへアクセスし、主電源が切断された後に前
    記特定位置に対するＲＡＭ内データをフラッシュメモリ
    の前記特定位置へ書き込む事を特徴とするメモリシステ
    ム。
  4. 【請求項４】少なくとも、データ記憶素子としてのフラ
    ッシュメモリと主電源からの充電可能な補助電源からな
    り、フラッシュメモリ内の消去すべき１個または複数の
    範囲情報を記憶し、前記フラッシュメモリへのアクセス
    が事前に設定された時間間隔以上無い場合もしくは主電
    源が切断された後に前記情報に基づきフラッシュメモリ
    の消去作業を行なう事を特徴とするメモリシステム。
  5. 【請求項５】請求項第１記載のメモリシステムにおいて
    形状がカードサイズである事を特徴とするメモリカー
    ド。
  6. 【請求項６】請求項第２記載のメモリシステムにおいて
    形状がカードサイズである事を特徴とするメモリカー
    ド。
  7. 【請求項７】請求項第３記載のメモリシステムにおいて
    形状がカードサイズである事を特徴とするメモリカー
    ド。
  8. 【請求項８】請求項第４記載のメモリシステムにおいて
    形状がカードサイズである事を特徴とするメモリカー
    ド。
JP4439497A 1997-02-27 1997-02-27 メモリシステム及びメモリカード Withdrawn JPH10240633A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4439497A JPH10240633A (ja) 1997-02-27 1997-02-27 メモリシステム及びメモリカード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4439497A JPH10240633A (ja) 1997-02-27 1997-02-27 メモリシステム及びメモリカード

Publications (1)

Publication Number Publication Date
JPH10240633A true JPH10240633A (ja) 1998-09-11

Family

ID=12690301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4439497A Withdrawn JPH10240633A (ja) 1997-02-27 1997-02-27 メモリシステム及びメモリカード

Country Status (1)

Country Link
JP (1) JPH10240633A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002324393A (ja) * 2001-04-25 2002-11-08 Mitsubishi Electric Corp 半導体記憶装置
JP2007207397A (ja) * 2006-02-06 2007-08-16 Toshiba Corp 半導体記憶装置
US8069296B2 (en) 2006-01-23 2011-11-29 Kabushiki Kaisha Toshiba Semiconductor memory device including control means and memory system
JP2011253609A (ja) * 2010-06-01 2011-12-15 Samsung Electronics Co Ltd 不揮発性メモリー装置、そのプログラム方法、不揮発性メモリー装置を含むメモリーシステム、電子装置及びシステム

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002324393A (ja) * 2001-04-25 2002-11-08 Mitsubishi Electric Corp 半導体記憶装置
US8069296B2 (en) 2006-01-23 2011-11-29 Kabushiki Kaisha Toshiba Semiconductor memory device including control means and memory system
JP2007207397A (ja) * 2006-02-06 2007-08-16 Toshiba Corp 半導体記憶装置
JP2011253609A (ja) * 2010-06-01 2011-12-15 Samsung Electronics Co Ltd 不揮発性メモリー装置、そのプログラム方法、不揮発性メモリー装置を含むメモリーシステム、電子装置及びシステム

Similar Documents

Publication Publication Date Title
JP3898305B2 (ja) 半導体記憶装置、半導体記憶装置の制御装置及び制御方法
EP1739683B1 (en) Space management for managing high capacity nonvolatile memory
JP3485938B2 (ja) 不揮発性半導体メモリ装置
US5841699A (en) Storage device and method to detect its degradation
JP2549034B2 (ja) 記憶装置
KR19990029196A (ko) 반도체 기억 장치 및 그 데이터 관리 방법
US8327068B2 (en) Memory module, memory controller, nonvolatile storage, nonvolatile storage system, and memory read/write method
KR0185954B1 (ko) 휴대형 단말기기의 메모리 관리방법
US5724544A (en) IC memory card utilizing dual eeproms for image and management data
US6625712B2 (en) Memory management table producing method and memory device
JP2003280979A (ja) 情報記憶装置
JP3539752B2 (ja) 半導体記憶装置とメモリ制御方法
JP2006252535A (ja) 記憶装置
JPH11272569A (ja) フラッシュメモリを使用した外部記憶装置のデータ回復方式
JPH10240633A (ja) メモリシステム及びメモリカード
JPH10124403A (ja) ブロック消去型フラッシュメモリの書込み方法
JP2000276402A (ja) フラッシュメモリ駆動方法及びフラッシュメモリ装置
US6898680B2 (en) Minimization of overhead of non-volatile memory operation
JP2584119B2 (ja) メモリカードにおけるデータ記録方法およびメモリカードシステム
JP4308780B2 (ja) 半導体メモリ装置、メモリコントローラ及びデータ記録方法
JP3166659B2 (ja) 記憶装置
JP2513421B2 (ja) 記憶装置
JPH11259357A (ja) 半導体集積装置及び不揮発性メモリ書き込み方式
JP4146581B2 (ja) フラッシュメモリ
JP2001184255A (ja) 電子機器、メモリ制御プログラムが記憶された記憶媒体

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040511