JPH08138039A - 半導体メモリ、画像のアフィン変換方法、画像処理装置及びアドレス生成回路 - Google Patents

Abstract

(57)【要約】 【目的】 複数のデータを一斉に読出し得る半導体メモ
リ、画像のアフィン変換を高速化できる画像のアフィン
変換方法、画像のアフィン変換を高速化できる画像処理
装置及び画像の回転変換を高速化できるアドレス生成回
路の提供。 【構成】 ロウアドレスＸの奇偶判定回路１及び加算器
２と、ロウアドレスＸのマルチプレクサMUX1と、加算器
２のマルチプレクサMUX2と、コラムアドレスＹの奇偶判
定回路４及び加算器５と、コラムアドレスＹのマルチプ
レクサMUX3と、加算器５のマルチプレクサMUX4と、ロ
ウ、コラムのアドレスがともに偶数のメモリブロックMB
₁ と、ロウアドレスが偶数、コラムアドレスが奇数のメ
モリブロックMB₂ と、ロウ、コラムのアドレスがともに
奇数のメモリブロックMB₃ と、ロウアドレスが奇数、コ
ラムアドレスが偶数のメモリブロックMB₄ とを備える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体メモリ、アフィン
変換方法、画像処理装置及びアドレス生成回路に関する
ものである。

【０００２】

【従来の技術】デジタル画像処理装置の機能の１つであ
る回転、拡大、縮小変換を実行する場合、対象となる画
像の濃淡値を、画像メモリから回転、拡大、縮小等のア
フィン変換に基づくアクセス法で読出す。一般に２次元
的に配列されている画像メモリのアドレスは、２つの整
数の組（ｘ，ｙ）で表わされる。ここで画像メモリに原
画像がｘ，ｙ座標系に対応するアドレスで格納され、ア
フィン変換画像がＸ，Ｙ座標系で示されるとすると、ア
フィン変換画像のアドレス（Ｘ，Ｙ）の濃淡値はアフィ
ン変換されるので、 ｘorg ＝ａＸ＋ｂＹ＋ｃ …(1) ｙorg ＝ｄＸ＋ｅＹ＋ｆ …(2) （但し、ａ，ｂ，ｃ，ｄ，ｅ，ｆは定数である。）によ
り演算されるアドレスｘorg,ｙorg の濃淡値に等しい。

【０００３】しかし、アドレスｘorg , ｙorg は図９に
示すように、一般に整数にはならないので、アドレス
(ｘorg , ｙorg ) を囲んでいる４つの整数アドレスＡ,
Ｂ,Ｃ, Ｄの濃淡値で近似計算により補間形成する。そ
してアドレスＡ, Ｂ, Ｃ, Ｄ夫々は、 (［ｘorg ］,
［ｙorg ］) 、 (［ｘorg ］＋１, ［ｙorg ］) 、
(［ｘorg ］, ［ｙorg ］＋１) 、 (［ｘorg ］＋１,
［ｙorg ］＋１) で求め得る。ここで［ ］はガウス記
号であり、小数点以下の切り捨て操作を示している。

【０００４】そしてアドレスＡ, Ｂ, Ｃ, Ｄの濃淡値を
φ (Ａ),φ (Ｂ),φ (Ｃ),φ (Ｄ)とすると、アドレス
Ｘ, Ｙの濃淡値φ (Ｘ, Ｙ) は下記(3) 式により求めら
れる。 φ (Ｘ, Ｙ) ＝φ (Ａ) ・ (［ｘorg ］＋１−ｘorg ) ・ (［ｙorg ］＋１−ｙorg ） ＋φ（Ｂ）・（［ｙorg ）＋１−ｙorg ） ・（ｘorg −［ｘorg ］） ＋φ（Ｃ）・（［ｘorg ）＋１−ｘorg ） ・（ｙorg −［ｙorg ］） ＋φ（Ｄ）・（ｘorg −［ｘorg ］） ・（ｙorg −［ｙorg ］） …(3) このように濃淡値の補間決定法は、バイリニア補間法と
称され、アフィン変換ではよく用いられている補間法で
ある。

【０００５】次にこのバイリニア補間法によってアドレ
ス (ｘorg , ｙorg ) の濃淡値φを求める手順を図10に
より説明する。図９に示すように、アドレス (ｘorg ,
ｙorg ) を囲む４つのアドレスＡ, Ｂ, Ｃ, Ｄのうち、
先ずアドレスＡを生成し(S1)、そのアドレスＡで画像メ
モリをアクセスして(S2)、アドレスＡの濃淡値φを読出
す(S3)。続いてアドレスＢを生成し(S4)、そのアドレス
Ｂで画像メモリをアクセスして(S5)、アドレスＢの濃淡
値φを読出す(S6)。続いてアドレスＣを生成し(S7)、そ
のアドレスＣで画像メモリをアクセスして(S8)、アドレ
スＣの濃淡値φを読出す(S9)。続いてアドレスＤを生成
し(S10) 、そのアドレスＤで画像メモリをアクセスして
(S11) 、アドレスＤの濃淡値φを読出す(S12) 。このよ
うに画像メモリを４回アクセスして、アドレスＡ, Ｂ,
Ｃ, Ｄの各濃淡値φを読出した後、読出した濃淡値φを
補間回路へ入力して(S13) 、補間演算を行ないアフィン
変換画像の濃淡値を求めている(S14) 。

【０００６】また、画像を回転変換する場合も、前述し
たと同様に回転画像のアドレス (Ｘ, Ｙ) から原画像の
アドレス (ｘorg , ｙorg ) を囲む４つのアドレスＡ,
Ｂ,Ｃ, Ｄの濃淡値φを読出し、更に補間回路で乗算を
含む(3) 式の演算を行った後、回転画像のアドレスに対
応する原画像のアドレスを生成している。

【０００７】

【発明が解決しようとする課題】前述したように従来の
画像処理装置は、画像のアフィン変換を行う場合には原
画像の濃淡値を２次元座標に対応するアドレスで格納し
ている画像メモリを４回アクセスする必要があり、画像
メモリのアクセス時間が長くアフィン変換した画像の濃
淡値、及び回転画像のアドレスを高速度に得られないと
いう問題がある。また、乗算器を設ける必要があり、回
路規模が大きく、高集積化が図れないという問題があ
る。

【０００８】本発明は斯かる問題に鑑み、複数のデータ
を一斉に読出し得る半導体メモリ、画像を高速度にアフ
ィン変換できるアフィン変換方法、画像を高速度にアフ
ィン変換できる画像処理装置及び回転画像のアドレスを
高速度に生成するアドレス生成回路を提供することを目
的とする。

【０００９】

【課題を解決するための手段】第１発明に係る半導体メ
モリは、ロウアドレス及びコラムアドレスがともに偶数
である第１記憶領域と、ロウアドレスが偶数であり、コ
ラムアドレスが奇数である第２記憶領域と、ロウアドレ
ス及びコラムアドレスがともに奇数である第３記憶領域
と、ロウアドレスが奇数であり、コラムアドレスが偶数
である第４記憶領域とを備え、ロウアドレス、それに１
を加えたロウアドレス、コラムアドレス及びそれに１を
加えたコラムアドレスに基づいて、前記各記憶領域のデ
ータを読出すべく構成してあることを特徴とする。

【００１０】第２発明に係る画像のアフィン変換方法
は、原画像の濃淡値を２次元座標に対応するアドレスで
メモリに格納し、所定アドレスで指定する画素の濃淡値
を、前記画素を囲む４つの画素に対応するアドレスで読
出した濃淡値を補間演算処理して算出する画像のアフィ
ン変換方法において、原画像の濃淡値を格納する、ロウ
アドレス、コラムアドレスがともに偶数である第１メモ
リと、ロウアドレスが偶数、コラムアドレスが奇数であ
る第２メモリと、ロウアドレス、コラムアドレスがとも
に奇数である第３メモリと、ロウアドレスが奇数、コラ
ムアドレスがともに偶数である第４メモリとを用い、所
定アドレスと該所定アドレスに１を加えたアドレスとに
より、各メモリをアクセスして、各メモリから濃淡値を
読出すことを特徴とする。

【００１１】第３発明に係る画像処理装置は、ロウアド
レス及びコラムアドレスがともに偶数である第１メモリ
ブロックと、ロウアドレスが偶数であり、コラムアドレ
スが奇数である第２メモリブロックと、ロウアドレス及
びコラムアドレスがともに奇数である第３メモリブロッ
クと、ロウアドレスが奇数であり、コラムアドレスが偶
数である第４メモリブロックと、ロウアドレスに１を加
算する回路と、コラムアドレスに１を加算する回路と、
ロウアドレスが奇数であるか偶数であるかを判定する回
路と、コラムアドレスが奇数であるか偶数であるかを判
定する回路と、ロウアドレス、コラムアドレス、１を加
算したロウアドレス、１を加算したコラムアドレスを選
択して前記各メモリブロックに与えるマルチプレクサ
と、ロウアドレスライン間、コラムアドレスライン間、
データバス間を各別に開閉するスイッチとを備えること
を特徴とする。

【００１２】第４発明に係るアドレス生成回路は、２つ
の整数の第１アドレスの組で指定される２次元のデジタ
ル画像を、ラスタ走査しながら他の２つの整数の第２ア
ドレスの組で指定される２次元のデジタル画像に変換す
べく、第２アドレスに対応する第１アドレスを生成する
ようにしているアドレス生成回路において、前記第２ア
ドレスの一方の整数を格納する手段と、前記一方の整数
が第１所定値に達したことを検出する手段と、第２アド
レスの他方の整数に第２所定値を加算する手段とを備
え、第２アドレスの一方の整数が第１所定値だけ増加す
るごとに、第１アドレスの一方の整数に第２所定値を加
算した第１アドレスを生成すべく構成してあることを特
徴とする。

【００１３】

【作用】第１発明では、ロウアドレスと、これに１を加
えたロウアドレスとにより奇数ロウアドレスと偶数ロウ
アドレスとを得る。コラムアドレスと、これに１を加え
たコラムアドレスとにより奇数コラムアドレスと偶数コ
ラムアドレスとを得る。偶数ロウアドレス及び偶数コラ
ムアドレスを与えて第１記憶領域からデータを読出し、
偶数ロウアドレス及び奇数コラムアドレスを与えて第２
記憶領域からデータを読出す。奇数ロウアドレス及び奇
数コラムアドレスを与えて第３記憶領域からデータを読
出し、奇数ロウアドレス及び偶数コラムアドレスを与え
て第４記憶領域からデータを読出す。これにより、4 つ
の記憶領域のデータを一斉に読出せる。

【００１４】第２発明では、原画像の濃淡値を、２次元
座標に対応するアドレスで、第１メモリ、第２メモリ、
第３メモリ、第４メモリに格納する。所定アドレスと、
これに1 を加えたアドレスとを第１メモリ、第２メモ
リ、第３メモリ、第４メモリに与えて各メモリから画像
の濃淡値を一斉に読出す。読出した濃淡値を補間演算処
理して画像をアフィン変換する。これにより、指定した
画素を囲む4 つの画素の濃淡値を一斉に得て、画像をア
フィン変換する時間が短縮する。

【００１５】第３発明では奇数、偶数を判定する回路に
よりロウアドレス、コラムアドレスが奇数であるか偶数
であるかを判定する。加算する回路はロウアドレス、コ
ラムアドレスに１を加算する。ロウアドレスが偶数 (奇
数) と判定すると、マルチプレクサは偶数 (奇数) のロ
ウアドレスを選択して、ロウアドレス、コラムアドレス
がともに偶数 (奇数) である第１ (第３) メモリブロッ
クと、ロウアドレスが偶数 (奇数) であり、コラムアド
レスが奇数 (偶数) である第２ (第４) メモリブロック
とに与える。また、１を加算したロウアドレスをマルチ
プレクサが選択して、ロウアドレス、コラムアドレスが
ともに奇数 (偶数) の第３ (第１) メモリブロックと、
ロウアドレスが奇数 (偶数) であり、コラムアドレスが
偶数 (奇数) である第４ (第２) メモリブロックとに与
える。コラムアドレスが偶数 (奇数) と判定すると、マ
ルチプレクサは偶数 (奇数) のコラムアドレスを選択し
て、コラムアドレスが奇数 (偶数) である第１ (第２)
メモリブロックと、第４ (第３) メモリブロックとに与
える。また１を加算したコラムアドレスをマルチプレク
サが選択して、コラムアドレスが奇数 (偶数) である第
２ (第１) メモリブロックと、第３ (第４) メモリブロ
ックとに与える。そして、ロウアドレスバス間のスイッ
チ、及びコラムアドレスバス間のスイッチをオフし、デ
ータバス間のスイッチをオフして、第１、第２、第３、
第４の各メモリブロックから、偶数 (奇数) のロウアド
レス、偶数 (奇数) のコラムアドレスに対応したデータ
を一斉に読出す。よって、１回のアクセスで、第１、第
２、第３、第４メモリブロックから一斉にデータを読出
すことができる。また乗算器が不要になる。

【００１６】第４発明では、原画像が２次元的に配列さ
れている画像メモリのアドレスを第１アドレスとし、回
転画像のアドレスを第２アドレスとする。第２アドレス
をラスタ走査するとき、第１アドレスの一方の整数が第
１所定値に達するごとに、第１アドレスの他方の整数に
第２所定値を加える。第１アドレスの一方の整数と、第
２所定値を加えた第１アドレスの他方の整数とで画像メ
モリをアクセスしていくと画像メモリが斜め方向にアク
セスされて、画像の回転変換が実現する。これにより、
画像メモリをアクセスする回数を少なくして、画像の回
転変換を高速化できる。また乗算器が不要になる。

【００１７】

【実施例】以下本発明の画像処理装置の実施例を図面に
より詳述する。先ず、本発明の原理を説明する。いま、
原画像のデータを格納する画像領域の座標系が図１に示
すようにＩ, Ｊであり、画像メモリのロウアドレスを
ｘ、コラムアドレスをｙで表わすとし、座標系Ｉ, Ｊの
濃淡値のデータと、ロウアドレス、コラムアドレスのデ
ータとが１対１で対応しているとする。そして、前述し
たように画像の濃淡値の補間演算をするには、図９の４
つのアドレスＡ, Ｂ, Ｃ,Ｄに対応している濃淡値φの
データが必要になる。

【００１８】このとき、４つのアドレスＡ, Ｂ, Ｃ, Ｄ
は、（［ｘorg ］，［ｙorg ］）、（［ｘorg ］＋１，
［ｙorg ］）、 (［ｘorg ］，［ｙorg ］＋１）、
（［ｘorg ］＋１，［ｙorg ］＋１）であるので、必ず
（偶数ロウアドレス，偶数コラムアドレス）、（奇数ロ
ウアドレス，偶数コラムアドレス）、（偶数ロウアドレ
ス，奇数コラムアドレス）、（奇数ロウアドレス，奇数
コラムアドレス）となる。そこで、このようなアドレス
に着目して、画像メモリを偶数ロウアドレス、偶数コラ
ムアドレスのメモリブロックと、奇数ロウアドレス、偶
数コラムアドレスのメモリブロックと、奇数ロウアドレ
ス、偶数コラムアドレスのメモリブロックと、奇数ロウ
アドレス、奇数コラムアドレスのメモリブロックの４ブ
ロックに分割する。

【００１９】そして、データの読出し時に、１つのアド
レス（［ｘorg ］，［ｙorg ］）が与えられると、
（［ｘorg ］＋１，［ｙorg ］）、 (［ｘorg ］，［ｙ
org ］＋１）、（［ｘorg ］＋１，［ｙorg ］＋１）の
３種類のアドレスを演算して、合計４種類のアドレスを
マルチプレクサで選択し、４つのメモリブロックに一斉
に与える。即ち、外部から入力された１つのアドレス
と、それに基づいて演算された３つのアドレスとの合計
４つのアドレスを、４つのメモリブロックに各別に与え
て、４ビットのデータを一斉に読出すことができる。

【００２０】図２は本発明に係る画像処理装置の要部構
成を示すブロック図である。ロウアドレスＸは、ロウア
ドレスが奇数か偶数かを判定する奇偶判定回路１と、ロ
ウアドレスＸに１を加算する加算器２と、マルチプレク
サMUX1の入力端子INとに入力される。加算器２から出力
される１を加算したロウアドレスはマルチプレクサMUX2
の入力端子INへ入力される。奇偶判定回路１の判定出力
は、インバータ３を介してマルチプレクサMUX1の選択端
子Ｓへ入力され、また直接にマルチプレクサMUX2の選択
端子Ｓへ入力される。奇偶判定回路１は奇数ロウアドレ
スと判定すると“１”を、偶数ロウアドレスと判定する
と“０”を出力するようになっている。マルチプレクサ
MUX1，MUX2は、選択端子Ｓの入力が“１”の場合は、出
力端子Y1を選択し、“０”の場合は、出力端子Y0を選択
するようになっている。

【００２１】そして、イネーブル端子ENに“１”の信号
が入力されている場合に選択動作をするようになってい
る。マルチプレクサMUX1の出力端子Y1から出力されるロ
ウアドレスは、ロウアドレスラインRL₁ を介して、偶数
ロウアドレス、偶数コラムアドレスの第１メモリブロッ
クMB₁ のロウデコーダRDと、偶数ロウアドレス、奇数コ
ラムアドレスの第２メモリブロックMB₂ のロウデコーダ
RDとに入力される。マルチプレクサMUX1の出力端子Y0か
ら出力されるロウアドレスは、ロウアドレスラインRL₂
を介して奇数ロウアドレス、奇数コラムアドレスの第３
メモリブロックMB₃ のロウデコーダRDと、奇数ロウアド
レス、偶数コラムアドレスの第４メモリブロックMB₄ の
ロウデコーダRDとに入力される。マルチプレクサMUX2の
出力端子Y1はロウアドレスラインRL₁ を介して第１メモ
リブロックMB₁ のロウデコーダRDと、第２メモリブロッ
クMB₂ のロウデコーダRDとに入力される。マルチプレク
サMUX2の出力端子Y0から出力されるロウアドレスは、ロ
ウアドレスラインRL₂ を介して、第３メモリブロックMB
₃ のロウデコーダRDと、第４メモリブロックMB₄ のロウ
デコーダRDとに入力される。ロウアドレスラインRL₁ と
RL₂ との間には、ＰチャネルトランジスタPTa とＮチャ
ネルトランジスタNTa とからなるトランスファゲートSW
5 が介装される。

【００２２】コラムアドレスＹは、コラムアドレスが奇
数か偶数かを判定する奇偶判定回路４と、コラムアドレ
スＹに１を加算する加算器５と、マルチプレクサMUX1の
入力端子INとに入力される。加算器５から出力される１
を加算したコラムアドレスは、マルチプレクサMUX4の入
力端子INへ入力される。奇偶判定回路４の判定出力は、
インバータ６を介してマルチプレクサMUX3の選択端子Ｓ
へ入力され、また直接にマルチプレクサMUX4の選択端子
Ｓへ入力される。奇偶判定回路４は、奇数コラムアドレ
スと判定すると“１”を、偶数コラムアドレスと判定す
ると“０”を出力するようになっている。

【００２３】マルチプレクサMUX3，MUX4は、選択端子Ｓ
の入力が“１”の場合は、出力端子Y1を選択し、“０”
の場合は出力端子Y0を選択するようになっている。そし
て、イネーブル端子ENに“１”の信号SVが入力されてい
る場合に選択動作するようになっている。マルチプレク
サMUX3の出力端子Y1から出力されるコラムアドレスは、
コラムアドレスラインCL₁ を介して第１メモリブロック
MB₁ のコラムデコーダCDと、第４メモリブロックMB₄ の
コラムデコーダCDとに与えられる。マルチプレクサMUX3
の出力端子Y0から出力されるコラムアドレスは、コラム
アドレスラインCL₂ を介して第２メモリブロックMB₂ の
コラムデコーダCDと、第３メモリブロックMB₃ のコラム
デコーダCDとに入力される。

【００２４】コラムアドレスラインCL₁ とCL₂ との間に
は、ＰチャネルトランジスタPTb と、Ｎチャネルトラン
ジスタNTb とからなるトランスファゲートSW5 が介装さ
れる。メモリブロックMB₁ ，MB₂ ，MB₃ ，MB₄ に原画像
の濃淡値のデータを書込む書込み信号＃WEは、インバー
タ７を介してトランスファゲートSW4 ，SW5 のＮチャネ
ルトランジスタNTa, NTbの各ゲートへ入力される。書込
み信号＃WEはまた直接に、トランスファゲートSW4 ，SW
5 のＰチャネルトランジスタPTa, PTbの各ゲートと、マ
ルチプレクサMUX2，MUX4のイネーブル端子ENへ入力され
る。マルチプレクサMUX2，MUX4のイネーブル端子ENに
は、“１”の信号SVが入力される。第１、第２、第３、
第４のメモリブロックMB₁ ，MB₂ ，MB₃ ，MB₄ から読出
したデータはデータバスD0, D1, D2, D3へ各別出力され
る。データバスD0とD1との間には、Ｐチャネルトランジ
スタPTc とＮチャネルトランジスタNTc とからなるトラ
ンスファゲートSW1 が介装される。

【００２５】データバスD1とD2との間には、Ｐチャネル
トランジスタPTd とＮチャネルトランジスタNTd とから
なるトランスファゲートSW2 が介装される。データバス
D2とD3との間には、ＰチャネルトランジスタPTe とＮチ
ャネルトランジスタNTe とからなるトランスファゲート
SW3 が介装される。４ビットの読出し信号REは、Ｐチャ
ネルトランジスタPTc, PTd, PTe の各ゲートへ入力さ
れ、インバータ８を介してＮチャネルトランジスタNTc,
NTd, NTe の各ゲートへ入力される。

【００２６】次にこのように構成した画像処理装置の動
作を説明する。先ず、４ビットのデータを同時に読出す
動作を説明する。いま、ロウアドレスＸ＝［ｘorg ］、
コラムアドレスＹ＝［ｙorg ］がともに偶数とすると、
マルチプレクサMUX1，MUX3は出力端子Y1を選択し、マル
チプレクサMUX2，MUX4は出力端子Y0を選択する。そし
て、書込み信号＃WE＝１、４ビット読出し信号RE＝１に
してトランスファゲートSW1 ，SW2 ，SW3 ，SW4 ，SW5
をともにオフにする。

【００２７】そうすると、メモリブロックMB₁ に、ロウ
アドレス＝［ｘorg ］、コラムアドレス＝［ｙorg ］が
入力され、メモリブロックMB₂ に、ロウアドレス＝［ｘ
org］、コラムアドレス＝［ｙorg ］＋１が入力され、
メモリブロックMB₃ に、ロウアドレス＝［ｘorg ］＋
１、コラムアドレス＝［ｙorg ］＋１が入力され、メモ
リブロックMB₄ にロウアドレス＝［ｘorg ］＋１、コラ
ムアドレス＝［ｙorg ］が入力される。そして、データ
バスD0にはメモリブロックMB₁ から読出したデータが、
データバスD1にはメモリブロックMB₂ から読出したデー
タが、データバスD2にはメモリブロックMB₃ から読出し
たデータが、データバスD3にはメモリブロックMB₄ から
読出したデータが出力される。

【００２８】このように入力されるロウアドレス［ｘor
g ］、コラムアドレス［ｙorg ］が偶数、奇数のいずれ
であっても、メモリブロックMB₁ ，MB₂ ，MB₃ ，MB₄ の
４つのロウアドレス及びコラムアドレスが、４つのメモ
リブロックMB₁ ，MB₂ ，MB₃，MB₄ に各別に分配され
て、データバスD0, D1, D2, D3からメモリブロックM
B₁，MB₂ ，MB₃ ，MB₄ の各データを一斉に読出すことが
できる。

【００２９】次に１ビットのデータを書込む動作を説明
する。書込み信号＃WEを“０”に、４ビットの読出し信
号REを“０”にして、トランスファゲートSW1 ，SW2 ，
SW3 ，SW4 ，SW5 をオンさせる。これによりロウアドレ
スＸがマルチプレクサMUX1の出力端子Y0又はY1から出力
されるが、トランスファゲートSW4 がオンしているの
で、４つのメモリブロックMB₁ ，MB₂ ，MB₃ ，MB ₄ の夫
々のロウアドレスは、入力されているロウアドレスＸに
等しくなる。また、コラムアドレスＹがマルチプレクサ
MUX3の出力端子Y0又はY1から出力されるが、トランスフ
ァゲートSW5 がオンしているので、４つのメモリブロッ
クMB₁ ，MB ₂ ，MB₃ ，MB₄ の夫々のコラムアドレスは、
入力されているコラムアドレスＹに等しくなる。

【００３０】このような状態でデータバスD0にデータを
与えると、トランスファゲートSW1， SW2，SW3 がオン
しているので、４つのメモリブロックMB₁ ，MB₂ ，M
B₃ ，MB ₄ のうち、入力されたロウアドレスとコラムア
ドレスとに対応した１つのメモリブロックにデータが書
込まれる。そして、このような機能をする画像処理装置
におけるアフィン変換画像の濃淡値の算出手順は図３に
示す如くなる。

【００３１】アドレスＡを生成し(S20) 、メモリブロッ
クをアクセスすると(S21) 、メモリブロックMB₁ ，M
B₂ ，MB₃ ，MB₄ から、補間回路に必要な４ビットのデ
ータが一斉に読出される(S22) 。読出された濃淡値のデ
ータは補間回路で前述した如く補間されて(S23) 、アフ
ィン変換画像の濃淡値が得られる(S24) 。そのため、従
来のように複数のメモリブロックから順次データを読出
した後に補間処理するものではないので、画像メモリか
ら濃淡値のデータを読出す時間が大幅に短縮し画像のア
フィン変換の高速化を図ることができる。

【００３２】次に本発明に係るアドレス生成回路をその
実施例により説明する。先ずアドレスを生成する原理を
説明する。画像メモリにおいて、ｘ, ｙ座標系で０≦ｘ
≦ｘmax,０≦ｙ＜ｙmax (但し、ｘmax は上限ロウアド
レス、ｙmax は上限コラムアドレス) のアドレスに原画
像のデータが格納されているとする。図４に示すように
反時計方向に、原点 (０, ０) を中心とし、 tanθ＝２
／３を満足する回転角θ≒33.7度で回転させる場合を考
える。また回転画像は図５に示すようにＸＹ座標系でラ
スタ走査されるとする。即ち、 (Ｘ, Ｙ) ＝ (０, ０)
から出発し、ロウアドレスＸが１づつ増加してＸの最大
値Ｘmax にあったとき、ロウアドレスＸを０に戻してコ
ラムアドレスＹを１だけ増加させるアドレス指定方式に
よるとする。

【００３３】このような画像の回転を実現するには図４
に示すようにｘ軸に対して角度θをなす方向へ画像メモ
リをアクセスすればよい。この斜め方向のアクセスを、
tanθ＝ｑ／ｐを満足する移動ベクトルのｘ軸投影長ｐ
とｙ軸投影長ｑとを用いて行う。つまり、常に回転画像
のロウアドレスＸを、原画像のロウアドレスｘに代入す
るが、コラムアドレスｙについては、回転画像のロウア
ドレスＸがｘ軸投影長ｐだけ増加するごとに、それまで
の原画像のコラムアドレスｙにｙ軸投影長ｑを加えた値
を新たに原画像のコラムアドレスｙとする。このような
手順により求まる原画像のアドレス（ｘ，ｙ）の濃淡値
を、ラスタ走査しているアドレス（Ｘ，Ｙ）の濃淡値と
して出力することにより画像の回転変換を実行すること
ができる。

【００３４】図６に示すパラメータの具体例では、ｐ＝
３、ｑ＝２であるのて、回転画像のロウアドレスＸが数
値３だけ増加する毎に、原画像のコラムアドレスｙに数
値２を加えた値を新たに原画像のコラムアドレスｙとす
る。このように変換すると図５に示すような画像が表示
され、目的とした画像の回転変換を実現できる。しか
し、この方法によるロウアドレス及びコラムアドレスを
生成したときに、原画像のロウアドレスｘ、コラムアド
レスｙが上限アドレスｘmax , ｙmax を越えることがあ
る。このようなときには画像の濃淡値のデータが存在し
ないので、原画像のアドレス (ｘ, ｙ) を生成しないで
アドレスオーバーフロー信号OVx, OVyを出力することに
より対処する。

【００３５】図７は本発明に係るアドレス生成回路の要
部構成を示すブロック図である。回転画像のロウアドレ
スＸは、Ｄフリップフロップ10、行スタート検出回路11
及びｘ軸投影長ｐの増分を検出するｐ増分検出回路12へ
入力される。Ｄフリップフロップ10の出力信号はレジス
タ13へ入力され、レジスタ13から原画像のロウアドレス
ｘが出力される。レジスタ13の内容は比較器14へ入力さ
れる。比較器14には原画像の上限ロウアドレスアドレス
ｘmax が入力され、比較器14から原画像アドレスオーバ
ーフロー信号OVx が出力される。

【００３６】行スタート検出回路11の出力信号Ｓ₁ はｐ
増分検出回路12及びマルチプレクサ15へ入力され、この
ｐ増分検出回路12には、ｘ軸投影長ｐが入力される。ｐ
増分検出回路12が出力する信号Ｓ₂ はマルチプレクサ15
へ入力される。回転画像のコラムアドレスＹはマルチプ
レクサ15へ入力される。ｙ軸投影長ｑは加算器16へ入力
され、その出力はマルチプレクサ15へ入力される。マル
チプレクサ15の出力はレジスタ17へ入力され、レジスタ
17から原画像のコラムアドレスｙが出力される。レジス
タ17の内容は、加算器16、マルチプレクサ15及び比較器
18へ入力される。比較器18には原画像の最大コラムアド
レスｙmax が入力される。比較器18から原画像アドレス
オーバーフロー信号OVy が出力される。

【００３７】次にこのアドレス生成回路の動作を説明す
る。画像メモリのロウアドレスｘは、回転画像のロウア
ドレスＸがそのままＤフリップフロップ10でラッチされ
ることにより、レジスタ13から出力される。画像メモリ
のコラムアドレスｙはマルチプレクサ15によりコラムア
ドレスｙ、レジスタ17の内容たるコラムアドレスｙ、及
びレジスタ17の内容にｙ軸投影長ｑを加算した値の３種
類のデータから、１つを選択して、レジスタ17へ入力す
る。行スタート検出回路11は回転画像のロウアドレスＸ
が初期値であるＸ＝０のとき信号Ｓ₁を出力して、マル
チプレクサ15により回転画像のコラムアドレスＹを選択
させる。同時に行スタート検出回路11から信号Ｓ₁ が出
力されると、ｐ増分検出回路12が初期化される。ｐ増分
検出回路12は、回転画像のロウアドレスＸがｘ軸投影長
ｐだけ増加するごとに、行スタート検出回路11から信号
Ｓ₂ を出力し、マルチプレクサ15によりレジスタ17の内
容にｙ軸投影長ｑを加えた加算結果を選択させる。ま
た、信号Ｓ₁ ，Ｓ₂ がともに出力されていないときは、
マルチプレクサ15によりレジスタ17の内容を選択させ
る。

【００３８】また、画像メモリのロウアドレスｘ, コラ
ムアドレスｙが夫々の上限ロウアドレスｘmax 、上限コ
ラムアドレスｙmax を越えると、オーバーフロー信号OV
x, OVyを出力する。このようにして原画像のアドレスを
生成することにより画像メモリのアドレス（ｘ，ｙ）＝
（０，０）を回転中心として、適宜の回転角で画像の回
転変換を行なうことができる。

【００３９】なお、画像を回転させ、更に平行移動する
ことにより、（ｘ，ｙ）＝（０，０）以外の適宜の位置
を中心にして画像を回転させることができる。そして、
このアドレス生成回路は、加算器とマルチプレクサとで
構成し、回転構成が簡素である。しかも乗算器を使用し
ないので、回路の高集積化が図れる。

【００４０】また、生成される画像メモリのアドレス
（ｘ，ｙ）は常に整数であるから濃淡値の補間演算が不
要であり、そのため、画像メモリのアドレス（ｘ，ｙ）
の濃淡値を求める手順は図８に示す如くなる。画像メモ
リのアドレスを生成し(S30) 、そのアドレスで画像メモ
リをアクセスし(S31) 、そのアドレスの濃淡値を読出す
(S32) 。読出した濃淡値は回転画像の濃淡値になる(S3
3) 。そのため、画像メモリのアクセスは１回でよいの
で、図10に示すように画像メモリを４回アクセスせず、
しかも、濃淡値の補間演算を要しないから、画像の回転
変換を行なう処理時間を大幅に短縮できる。また、乗算
器を用いないから回路の高集積化が図れる。

【００４１】本実施例では、メモリを画像データを格納
する画像メモリとして用いたが、それは例示であり、画
像データ以外のデータを格納しても同様の効果が得られ
るのは勿論である。

【００４２】

【発明の効果】以上詳述したように、第１発明によれば
１回のアクセスで、複数のデータを一斉に読出すことが
できる半導体メモリを提供できる。第２発明によれば、
原画像の濃淡値を２次元座標に対応するアドレスでメモ
リに格納し、所定アドレスで指定する画素の濃淡値を、
その画素を囲む４つの画素に対応するアドレスで読出し
た濃淡値を補間演算処理して算出する画像のアフィン変
換を、前記４つの画素に対応するアドレスで濃淡値を一
斉に読出して高速度に行ない得る画像のアフィン変換方
法を提供できる。

【００４３】第３発明によれば、奇数及び偶数のロウア
ドレスと、奇数及び偶数のコラムアドレスとを与えて、
４つのメモリブロックの格納データを一斉に読出すこと
ができる。そのため画像のアフィン変換に必要な濃淡値
が高速度に得られて、画像のアフィン変換の高速化を図
ることができる。

【００４４】第４発明によれば、ｘ軸投影長たる第１所
定値と、ｙ軸投影長たる第２所定値とを用いることによ
り、回転画像のアドレスに対応する原画像のアドレスを
整数で生成できる。そのため画像の濃淡値を補間演算す
る必要がない。またメモリを１回アクセスして回転画像
の濃淡値を読出し得るから、画像の回転変換を高速化で
きる。更に乗算器を用いないので、回路が簡素になり高
集積化できる。

【図面の簡単な説明】

【図１】画像領域の座標系を示す図である。

【図２】本発明に係る画像処理装置の要部構成を示すブ
ロック図である。

【図３】アフィン変換画像の濃淡値の算出手順を示す図
である。

【図４】原画像と、回転させるためのアクセス方向との
関係を示す図である。

【図５】回転画像と、ラスタ走査方向との関係を示す図
である。

【図６】画像を回転変換する場合のアドレスのアクセス
順序の説明図である。

【図７】本発明に係るアドレス生成回路の要部構成を示
すブロック図である。

【図８】回転画像の濃淡値の算出手順を示す図である。

【図９】画素の濃淡値の補間法の説明図である。

【図１０】従来のアフィン変換画像の濃淡値の算出手順
を示す図である。

【符号の説明】

１，４ 奇偶判定回路 ２，５ 加算器 MUX1〜MUX4 マルチプレクサ MB₁ 〜MB₄ メモリブロック SW1 〜SW5 トランスファゲート 10 Ｄフリップフロップ 12 ｐ増分検出回路 13, 17 レジスタ 14, 18 比較器 15 マルチプレクサ 16 加算器

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 // Ｇ０９Ｇ 5/36 ５３０ Ｆ 9377−5Ｈ (72)発明者 遠藤 勉 大阪府大阪市中央区北浜４丁目５番33号 住友金属工業株式会社内

Claims (4)

【特許請求の範囲】
1. 【請求項１】 ロウアドレス及びコラムアドレスがとも
   に偶数である第１記憶領域と、ロウアドレスが偶数であ
   り、コラムアドレスが奇数である第２記憶領域と、ロウ
   アドレス及びコラムアドレスがともに奇数である第３記
   憶領域と、ロウアドレスが奇数であり、コラムアドレス
   が偶数である第４記憶領域とを備え、ロウアドレス、そ
   れに１を加えたロウアドレス、コラムアドレス及びそれ
   に１を加えたコラムアドレスに基づいて、前記各記憶領
   域のデータを読出すべく構成してあることを特徴とする
   半導体メモリ。
2. 【請求項２】 原画像の濃淡値を２次元座標に対応する
   アドレスでメモリに格納し、所定アドレスで指定する画
   素の濃淡値を、前記画素を囲む４つの画素に対応するア
   ドレスで読出した濃淡値を補間演算処理して算出する画
   像のアフィン変換方法において、 原画像の濃淡値を格納する、ロウアドレス、コラムアド
   レスがともに偶数である第１メモリと、ロウアドレスが
   偶数、コラムアドレスが奇数である第２メモリと、ロウ
   アドレス、コラムアドレスがともに奇数である第３メモ
   リと、ロウアドレスが奇数、コラムアドレスが偶数であ
   る第４メモリとを用い、所定アドレスと該所定アドレス
   に１を加えたアドレスとにより、各メモリをアクセスし
   て、各メモリから濃淡値を読出すことを特徴とする画像
   のアフィン変換方法。
3. 【請求項３】 ロウアドレス及びコラムアドレスがとも
   に偶数である第１メモリブロックと、ロウアドレスが偶
   数であり、コラムアドレスが奇数である第２メモリブロ
   ックと、ロウアドレス及びコラムアドレスがともに奇数
   である第３モリブロックと、ロウアドレスが奇数であ
   り、コラムアドレスが偶数である第４メモリブロック
   と、ロウアドレスに１を加算する回路と、コラムアドレ
   スに１を加算する回路と、ロウアドレスが奇数であるか
   偶数であるかを判定する回路と、コラムアドレスが奇数
   であるか偶数であるかを判定する回路と、ロウアドレ
   ス、コラムアドレス、１を加算したロウアドレス、１を
   加算したコラムアドレスを選択して前記各メモリブロッ
   クに与えるマルチプレクサと、ロウアドレスライン間、
   コラムアドレスライン間、データバス間を各別に開閉す
   るスイッチとを備えることを特徴とする画像処理装置。
4. 【請求項４】 ２つの整数の第１アドレスの組で指定さ
   れる２次元のデジタル画像を、ラスタ走査しながら他の
   ２つの整数の第２アドレスの組で指定される２次元のデ
   ジタル画像に変換すべく、第２アドレスに対応する第１
   アドレスを生成するようにしているアドレス生成回路に
   おいて、前記第２アドレスの一方の整数を格納する手段
   と、前記一方の整数が第１所定値に達したことを検出す
   る手段と、第２アドレスの他方の整数に第２所定値を加
   算する手段とを備え、第２アドレスの一方の整数が第１
   所定値だけ増加するごとに、第１アドレスの一方の整数
   に第２所定値を加算した第１アドレスを生成すべく構成
   してあることを特徴とするアドレス生成回路。