JPH08139181A - Ｓｏｉ構造とその製造方法 - Google Patents
Ｓｏｉ構造とその製造方法Info
- Publication number
- JPH08139181A JPH08139181A JP7008863A JP886395A JPH08139181A JP H08139181 A JPH08139181 A JP H08139181A JP 7008863 A JP7008863 A JP 7008863A JP 886395 A JP886395 A JP 886395A JP H08139181 A JPH08139181 A JP H08139181A
- Authority
- JP
- Japan
- Prior art keywords
- silicon layer
- single crystal
- crystal silicon
- substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
- H10P90/19—Preparing inhomogeneous wafers
- H10P90/1904—Preparing vertically inhomogeneous wafers
- H10P90/1906—Preparing SOI wafers
- H10P90/1912—Preparing SOI wafers using selective deposition, e.g. epitaxial lateral overgrowth [ELO] or selective deposition of single crystal silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
- H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
- H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
- H10D84/85—Complementary IGFETs, e.g. CMOS
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 単結晶シリコン基板を食刻する工程を用いず
に、素子が形成される単結晶シリコン層の活性領域を単
結晶基板から絶縁し得る、ＳＯＩ構造とその製造方法を
提供する。 【構成】 単結晶シリコン基板２１の活性領域上に絶縁
膜２２と単結晶層２３のパターンが順次形成され、その
単結晶シリコン層２３と単結晶シリコン基板２１のフィ
ールド領域上にフィールド酸化層２５が形成され、単結
晶シリコン層２３のパターンが単結晶シリコン基板２１
から隔離される。
に、素子が形成される単結晶シリコン層の活性領域を単
結晶基板から絶縁し得る、ＳＯＩ構造とその製造方法を
提供する。 【構成】 単結晶シリコン基板２１の活性領域上に絶縁
膜２２と単結晶層２３のパターンが順次形成され、その
単結晶シリコン層２３と単結晶シリコン基板２１のフィ
ールド領域上にフィールド酸化層２５が形成され、単結
晶シリコン層２３のパターンが単結晶シリコン基板２１
から隔離される。
Description
【０００１】
【産業上の利用分野】本発明は、単結晶シリコン層が絶
縁体により単結晶シリコン基板から隔離されたＳＯＩ
（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）構造を
製造する方法に関するもので、詳しくは、絶縁膜を単結
晶シリコン基板のアクティブ領域上に形成し、その単結
晶シリコン層のフィールド領域をフィールド酸化層に酸
化して単結晶シリコン層の活性領域を単結晶シリコン基
板から隔離させる、ＳＯＩ構造の製造方法に関するもの
である。
縁体により単結晶シリコン基板から隔離されたＳＯＩ
（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）構造を
製造する方法に関するもので、詳しくは、絶縁膜を単結
晶シリコン基板のアクティブ領域上に形成し、その単結
晶シリコン層のフィールド領域をフィールド酸化層に酸
化して単結晶シリコン層の活性領域を単結晶シリコン基
板から隔離させる、ＳＯＩ構造の製造方法に関するもの
である。
【０００２】
【従来の技術】一般に、集積回路の各素子を隔離する方
法の１つである接合領域隔離（Ｊｕｎｃｔｉｏｎ Ｉｓ
ｏｌａｔｉｏｎ）方法では、通常的構造寸法とドーピン
グレベルを有するＣＭＯＳ素子の場合、＋１０Ｖまたは
−１０Ｖ以上の高電圧がＣＭＯＳ素子のＰＮ接合に加わ
ると、隣接ＣＭＯＳ素子を隔離するために形成されてい
たＰＮ接合が破壊される接合破壊（Ｊｕｎｃｔｉｏｎ
Ｂｒｅａｋｄｏｗｎ）現象が発生する。
法の１つである接合領域隔離（Ｊｕｎｃｔｉｏｎ Ｉｓ
ｏｌａｔｉｏｎ）方法では、通常的構造寸法とドーピン
グレベルを有するＣＭＯＳ素子の場合、＋１０Ｖまたは
−１０Ｖ以上の高電圧がＣＭＯＳ素子のＰＮ接合に加わ
ると、隣接ＣＭＯＳ素子を隔離するために形成されてい
たＰＮ接合が破壊される接合破壊（Ｊｕｎｃｔｉｏｎ
Ｂｒｅａｋｄｏｗｎ）現象が発生する。
【０００３】したがって、接合領域隔離方法は、高電圧
で動作するＣＭＯＳ素子に適用し得ないだけでなく、接
合空乏（Ｊｕｎｃｔｉｏｎ Ｄｅｐｌｅｔｉｏｎ）領域
の発生により接合空乏領域のキャパシタンス（Ｃ）が存
在するためＣＭＯＳ素子の動作が大変遅くなる。
で動作するＣＭＯＳ素子に適用し得ないだけでなく、接
合空乏（Ｊｕｎｃｔｉｏｎ Ｄｅｐｌｅｔｉｏｎ）領域
の発生により接合空乏領域のキャパシタンス（Ｃ）が存
在するためＣＭＯＳ素子の動作が大変遅くなる。
【０００４】また、接合領域隔離方法では、ガンマ線が
ＰＮ接合に照射されることにより、電子−正孔対（Ｅｌ
ｅｃｔｒｏｎ−Ｈｏｌｅ Ｐａｉｒ）がＰＮ接合に生成
されて一時的な高電流が流れるので、ＣＭＯＳ素子のノ
イズが発生することとなる。
ＰＮ接合に照射されることにより、電子−正孔対（Ｅｌ
ｅｃｔｒｏｎ−Ｈｏｌｅ Ｐａｉｒ）がＰＮ接合に生成
されて一時的な高電流が流れるので、ＣＭＯＳ素子のノ
イズが発生することとなる。
【０００５】したがって、ＣＭＯＳ素子がこのような悪
条件下でも外部の環境に影響を受けないようにするため
に、素子の活性領域を絶縁体により単結晶シリコン基板
から完全に隔離させる必要性が増加することとなった。
条件下でも外部の環境に影響を受けないようにするため
に、素子の活性領域を絶縁体により単結晶シリコン基板
から完全に隔離させる必要性が増加することとなった。
【０００６】このようなことから、ＣＭＯＳ素子が形成
される活性領域の単結晶シリコン層を単結晶シリコン基
板から隔離させる新しい方法として、ＳＯＳ（Ｓｉｌｉ
ｃｏｎ Ｏｎ Ｓａｐｐｈｉｒｅ）、ＳＩＭＯＸ（Ｓｅ
ｐａｒａｔｉｏｎ ｂｙ ｉｍｐｌａｎｔｅｄ ｏｘｙ
ｇｅｎ）、ＦＩＰＯＳ（Ｆｕｌｌ Ｉｓｏｌａｔｉｏｎ
ｂｙ Ｐｏｒｏｕｓ Ｏｘｉｄｉｚｅｄ Ｓｉｌｉｃ
ｏｎ）等が提案されてきた。
される活性領域の単結晶シリコン層を単結晶シリコン基
板から隔離させる新しい方法として、ＳＯＳ（Ｓｉｌｉ
ｃｏｎ Ｏｎ Ｓａｐｐｈｉｒｅ）、ＳＩＭＯＸ（Ｓｅ
ｐａｒａｔｉｏｎ ｂｙ ｉｍｐｌａｎｔｅｄ ｏｘｙ
ｇｅｎ）、ＦＩＰＯＳ（Ｆｕｌｌ Ｉｓｏｌａｔｉｏｎ
ｂｙ Ｐｏｒｏｕｓ Ｏｘｉｄｉｚｅｄ Ｓｉｌｉｃ
ｏｎ）等が提案されてきた。
【０００７】ここで、ＦＩＰＯＳ技術の特徴を簡単に説
明すると、まず、単結晶シリコン基板の上層部にホウ素
（Ｂｏｒｏｎ）で高濃度ドーピングされたｐ+ 層を形成
した後、そのｐ+ 層上に単結晶シリコン層をエピタキシ
ャル成長させるとともに、その単結晶シリコン層をリン
（Ｐ）でドーピングしてｎ- 層に形成する。そして、写
真食刻工程によりそのｎ- 層の活性領域を除いた領域を
除去して前記ｐ+ 層の活性領域を露出させ、前記ｐ+ 層
を陽極反応（Ａｎｏｄｉｚａｔｉｏｎ）させて多孔性の
シリコン層に変換させる。次いで、その多孔性のシリコ
ン層を酸化させると、酸化剤が多孔性のシリコン層の孔
を通じて流入された状態で多孔性のシリコン層が酸化さ
れて、厚い多孔性の酸化層が短時間内に形成される。
明すると、まず、単結晶シリコン基板の上層部にホウ素
（Ｂｏｒｏｎ）で高濃度ドーピングされたｐ+ 層を形成
した後、そのｐ+ 層上に単結晶シリコン層をエピタキシ
ャル成長させるとともに、その単結晶シリコン層をリン
（Ｐ）でドーピングしてｎ- 層に形成する。そして、写
真食刻工程によりそのｎ- 層の活性領域を除いた領域を
除去して前記ｐ+ 層の活性領域を露出させ、前記ｐ+ 層
を陽極反応（Ａｎｏｄｉｚａｔｉｏｎ）させて多孔性の
シリコン層に変換させる。次いで、その多孔性のシリコ
ン層を酸化させると、酸化剤が多孔性のシリコン層の孔
を通じて流入された状態で多孔性のシリコン層が酸化さ
れて、厚い多孔性の酸化層が短時間内に形成される。
【０００８】したがって、前記単結晶シリコン層の活性
領域がその酸化層によりシリコン基板から絶縁されるだ
けでなく、互いに隣接する活性領域が隔離される。
領域がその酸化層によりシリコン基板から絶縁されるだ
けでなく、互いに隣接する活性領域が隔離される。
【０００９】このようなＦＩＰＯＳ技術を、図４に基づ
いて説明すると次のようである。図４（Ａ）に示すよう
に、単結晶シリコン基板１の前面上にホウ素イオンを高
濃度でイオン注入し、イオン注入された単結晶シリコン
基板１を熱処理して単結晶シリコン基板１の上層部にｐ
+ 層２を形成した後、化学蒸着法を用いてそのｐ + 層２
の前面上に単結晶シリコン層をエピタキシャル成長（Ｅ
ｐｉｔａｘｉａｌＧｒｏｗｔｈ）させるとともに、その
単結晶シリコン層にリンを低濃度でドーピングさせてｎ
- 層３を形成する。
いて説明すると次のようである。図４（Ａ）に示すよう
に、単結晶シリコン基板１の前面上にホウ素イオンを高
濃度でイオン注入し、イオン注入された単結晶シリコン
基板１を熱処理して単結晶シリコン基板１の上層部にｐ
+ 層２を形成した後、化学蒸着法を用いてそのｐ + 層２
の前面上に単結晶シリコン層をエピタキシャル成長（Ｅ
ｐｉｔａｘｉａｌＧｒｏｗｔｈ）させるとともに、その
単結晶シリコン層にリンを低濃度でドーピングさせてｎ
- 層３を形成する。
【００１０】図４（Ｂ）に示すように、そのｎ- 層３の
上部に酸化層を形成した後、写真食刻工程によりＣＭＯ
Ｓ素子が形成される活性領域のためのパターンの酸化層
４を設定する。
上部に酸化層を形成した後、写真食刻工程によりＣＭＯ
Ｓ素子が形成される活性領域のためのパターンの酸化層
４を設定する。
【００１１】図４（Ｃ）に示すように、その酸化層４を
マスクとして用いて前記ｐ+ 層２の表面が露出されると
きまでｎ+ 層３を食刻することにより、活性領域のｎ-
層５を形成する。以後、前記ｐ+ 層２をＨＦ溶液で陽極
反応させて、孔が多い多孔性シリコン層６を形成する。
マスクとして用いて前記ｐ+ 層２の表面が露出されると
きまでｎ+ 層３を食刻することにより、活性領域のｎ-
層５を形成する。以後、前記ｐ+ 層２をＨＦ溶液で陽極
反応させて、孔が多い多孔性シリコン層６を形成する。
【００１２】図４（Ｄ）に示すように、その多孔性シリ
コン層６を熱酸化させて、フィールド酸化層７を形成す
る。
コン層６を熱酸化させて、フィールド酸化層７を形成す
る。
【００１３】これをより詳細に説明すると、熱酸化の雰
囲気下で酸化剤が孔を通じて多孔性シリコン層６の多く
の部分に流入されるので、大きい厚さの多孔性シリコン
層６が早い時間内に酸化され、ｎ- 層５がフィールド酸
化層７により基板１から絶縁されるだけでなく、隣接ｎ
- 層５からも隔離される。また、そのｎ- 層５は、その
表面上にも所定厚さの酸化層８が形成されて、完全に周
辺から電気的絶縁される。
囲気下で酸化剤が孔を通じて多孔性シリコン層６の多く
の部分に流入されるので、大きい厚さの多孔性シリコン
層６が早い時間内に酸化され、ｎ- 層５がフィールド酸
化層７により基板１から絶縁されるだけでなく、隣接ｎ
- 層５からも隔離される。また、そのｎ- 層５は、その
表面上にも所定厚さの酸化層８が形成されて、完全に周
辺から電気的絶縁される。
【００１４】また、最近に提案されたリセストローカル
オキシデーション（Recessed LocalOxidation）方法で
は、まず、単結晶シリコン基板上に酸化膜と窒化膜を順
次蒸着し、写真食刻工程を実施して活性領域の窒化膜と
酸化膜をパターニングし、その活性領域の窒化膜と酸化
膜をマスクとして用いて、単結晶シリコン基板を所定厚
さにＫＯＨ溶液で食刻する。次いで、前記酸化膜と窒化
膜を除去してからその単結晶シリコン基板の前面上に酸
化膜と窒化膜を蒸着し、写真食刻法により窒化膜を活性
領域の酸化膜上だけに残るようにした後、前記基板を食
刻して活性領域の基板をアンダーカットし、その基板を
熱酸化させる。
オキシデーション（Recessed LocalOxidation）方法で
は、まず、単結晶シリコン基板上に酸化膜と窒化膜を順
次蒸着し、写真食刻工程を実施して活性領域の窒化膜と
酸化膜をパターニングし、その活性領域の窒化膜と酸化
膜をマスクとして用いて、単結晶シリコン基板を所定厚
さにＫＯＨ溶液で食刻する。次いで、前記酸化膜と窒化
膜を除去してからその単結晶シリコン基板の前面上に酸
化膜と窒化膜を蒸着し、写真食刻法により窒化膜を活性
領域の酸化膜上だけに残るようにした後、前記基板を食
刻して活性領域の基板をアンダーカットし、その基板を
熱酸化させる。
【００１５】したがって、熱酸化された酸化膜により、
基板から隔離された活性領域のシリコン層、つまりシリ
コンアイランド（silicon island）が形成される。
基板から隔離された活性領域のシリコン層、つまりシリ
コンアイランド（silicon island）が形成される。
【００１６】このようなリセストオキシデーション法
を、図５に基づいて詳細に説明すると次のようである。
を、図５に基づいて詳細に説明すると次のようである。
【００１７】図５（Ａ）に示すように、単結晶シリコン
基板１１の前面上に酸化膜と窒化膜を順次形成し、通常
の写真食刻方法より活性領域のためのパターンの窒化膜
１２と酸化膜１３を形成する。
基板１１の前面上に酸化膜と窒化膜を順次形成し、通常
の写真食刻方法より活性領域のためのパターンの窒化膜
１２と酸化膜１３を形成する。
【００１８】図５（Ｂ）に示すように、その窒化膜１２
と酸化膜１３をマスクとして、単結晶シリコン基板１１
を所定深さまでＫＯＨ溶液でリセス（Recess）食刻す
る。以後、その窒化膜１２と酸化膜１３を除去し、基板
１１の前面上に熱酸化膜１４を成長させる。続けて、窒
化膜１５を熱酸化膜１４の表面上に蒸着し、通常の写真
食刻法により、その窒化膜１５を活性領域の酸化膜１４
の上面と側面上だけに残るようにする。
と酸化膜１３をマスクとして、単結晶シリコン基板１１
を所定深さまでＫＯＨ溶液でリセス（Recess）食刻す
る。以後、その窒化膜１２と酸化膜１３を除去し、基板
１１の前面上に熱酸化膜１４を成長させる。続けて、窒
化膜１５を熱酸化膜１４の表面上に蒸着し、通常の写真
食刻法により、その窒化膜１５を活性領域の酸化膜１４
の上面と側面上だけに残るようにする。
【００１９】図５（Ｃ）に示すように、残った窒化膜１
５をマスクとして熱酸化膜１４を食刻し、乾式食刻法に
より基板１１を所定深さまで異方性食刻した後、湿式食
刻法により基板１１を等方性食刻して、活性領域の基板
１１をアンダーカットする。
５をマスクとして熱酸化膜１４を食刻し、乾式食刻法に
より基板１１を所定深さまで異方性食刻した後、湿式食
刻法により基板１１を等方性食刻して、活性領域の基板
１１をアンダーカットする。
【００２０】図５（Ｄ）に示すように、残った窒化膜１
５をマスクとして基板１１を熱酸化させてフィールド酸
化膜１６を形成することにより、基板１１から完全に隔
離されたシリコンのアイランド１７を形成する。
５をマスクとして基板１１を熱酸化させてフィールド酸
化膜１６を形成することにより、基板１１から完全に隔
離されたシリコンのアイランド１７を形成する。
【００２１】図５（Ｅ）に示すように、アイランド１７
の表面高さより高くないように多結晶シリコン層を基板
１１の表面上に所定厚さに蒸着してから、エッチバック
（Etch back)を実施して、活性領域以外の基板１１の領
域だけに多結晶シリコン層１８が残るようにして、基板
１１の表面を平坦化する。次いで、その多結晶シリコン
層１８の上部に熱酸化膜１９を形成した後、熱酸化膜１
９をマスクとしてアイランド１７上の窒化膜１５を除去
し、続けてアイランド１７上の酸化膜１４を除去する。
の表面高さより高くないように多結晶シリコン層を基板
１１の表面上に所定厚さに蒸着してから、エッチバック
（Etch back)を実施して、活性領域以外の基板１１の領
域だけに多結晶シリコン層１８が残るようにして、基板
１１の表面を平坦化する。次いで、その多結晶シリコン
層１８の上部に熱酸化膜１９を形成した後、熱酸化膜１
９をマスクとしてアイランド１７上の窒化膜１５を除去
し、続けてアイランド１７上の酸化膜１４を除去する。
【００２２】
【発明が解決しようとする課題】しかしながら、前述の
前者のＦＩＰＯＳ技術は、製造工程が複雑であるだけで
なく、多孔性シリコン層を一般の半導体の製造工程でな
い別の陽極反応工程により形成しなければならないの
で、基板が汚染されたり、多孔性シリコン層が形成され
る領域の大きさを適切に調節し得ないという問題があっ
た。
前者のＦＩＰＯＳ技術は、製造工程が複雑であるだけで
なく、多孔性シリコン層を一般の半導体の製造工程でな
い別の陽極反応工程により形成しなければならないの
で、基板が汚染されたり、多孔性シリコン層が形成され
る領域の大きさを適切に調節し得ないという問題があっ
た。
【００２３】また、後者のリセストローカルオキシデー
ション方法は、アイランドの大きさおよび幅がかなり小
さく、酸化膜の蒸着時、アイランドの下部、つまり活性
領域のアンダーカットされた部分に酸化膜を効率的に形
成し得ないという問題点があった。
ション方法は、アイランドの大きさおよび幅がかなり小
さく、酸化膜の蒸着時、アイランドの下部、つまり活性
領域のアンダーカットされた部分に酸化膜を効率的に形
成し得ないという問題点があった。
【００２４】したがって、本発明の目的は、単結晶シリ
コン基板を食刻する工程を用いなくても、素子が形成さ
れる単結晶シリコン層の活性領域を単結晶基板から絶縁
し得る、ＳＯＩ構造とその製造方法を提供することにあ
る。
コン基板を食刻する工程を用いなくても、素子が形成さ
れる単結晶シリコン層の活性領域を単結晶基板から絶縁
し得る、ＳＯＩ構造とその製造方法を提供することにあ
る。
【００２５】
【課題を解決するための手段】請求項１の発明によるＳ
ＯＩ構造は、基板の活性領域上に絶縁膜と単結晶層のパ
ターンが順次形成されており、その単結晶シリコン層の
フィールド領域上にフィールド酸化層が形成されること
により、単結晶シリコン層のパターンが単結晶シリコン
基板から隔離されることを特徴としている。
ＯＩ構造は、基板の活性領域上に絶縁膜と単結晶層のパ
ターンが順次形成されており、その単結晶シリコン層の
フィールド領域上にフィールド酸化層が形成されること
により、単結晶シリコン層のパターンが単結晶シリコン
基板から隔離されることを特徴としている。
【００２６】請求項２の発明によるＳＯＩ構造は、請求
項１の発明において、フィールド酸化層は、単結晶シリ
コン層と基板のフィールド領域上に形成されることを特
徴としている。
項１の発明において、フィールド酸化層は、単結晶シリ
コン層と基板のフィールド領域上に形成されることを特
徴としている。
【００２７】請求項３の発明によるＳＯＩ構造の製造方
法は、基板の活性領域上に第１絶縁膜を形成する工程
と、単結晶シリコン層を単結晶シリコン基板と第１絶縁
膜上に形成する工程と、単結晶シリコン層の活性領域上
に第２絶縁膜を形成する工程と、単結晶シリコン層のフ
ィールド領域上にフィールド絶縁層を形成する工程とを
備えることを特徴としている。
法は、基板の活性領域上に第１絶縁膜を形成する工程
と、単結晶シリコン層を単結晶シリコン基板と第１絶縁
膜上に形成する工程と、単結晶シリコン層の活性領域上
に第２絶縁膜を形成する工程と、単結晶シリコン層のフ
ィールド領域上にフィールド絶縁層を形成する工程とを
備えることを特徴としている。
【００２８】請求項４の発明によるＳＯＩ構造の製造方
法は、請求項３の発明において、単結晶シリコン層を形
成する工程は、多結晶シリコン層を単結晶シリコン層と
第１絶縁膜上に蒸着する工程と、蒸着された多結晶シリ
コン層を熱処理して単結晶シリコン層に再結晶させる工
程とからなることを特徴としている。
法は、請求項３の発明において、単結晶シリコン層を形
成する工程は、多結晶シリコン層を単結晶シリコン層と
第１絶縁膜上に蒸着する工程と、蒸着された多結晶シリ
コン層を熱処理して単結晶シリコン層に再結晶させる工
程とからなることを特徴としている。
【００２９】請求項５の発明によるＳＯＩ構造の製造方
法は、請求項４の発明において、多結晶シリコン層は、
非晶質シリコン層で代替されることを特徴としている。
法は、請求項４の発明において、多結晶シリコン層は、
非晶質シリコン層で代替されることを特徴としている。
【００３０】請求項６の発明によるＳＯＩ構造の製造方
法は、請求項３の発明において、第１絶縁膜は、酸化膜
でなることを特徴としている。
法は、請求項３の発明において、第１絶縁膜は、酸化膜
でなることを特徴としている。
【００３１】請求項７の発明によるＳＯＩ構造の製造方
法は、請求項３の発明において、第１絶縁膜は、窒化膜
でなることを特徴としている。
法は、請求項３の発明において、第１絶縁膜は、窒化膜
でなることを特徴としている。
【００３２】請求項８の発明によるＳＯＩ構造の製造方
法は、請求項３の発明において、フィールド絶縁層は、
基板と単結晶シリコン層のフィールド領域上に形成され
ることを特徴としている。
法は、請求項３の発明において、フィールド絶縁層は、
基板と単結晶シリコン層のフィールド領域上に形成され
ることを特徴としている。
【００３３】請求項９の発明によるＳＯＩ構造の製造方
法は、請求項３の発明において、第２絶縁膜は、窒化
膜、酸化膜およびレジストのいずれかでなることを特徴
としている。
法は、請求項３の発明において、第２絶縁膜は、窒化
膜、酸化膜およびレジストのいずれかでなることを特徴
としている。
【００３４】請求項１０の発明によるＳＯＩ構造の製造
方法は、基板の活性領域上に第１絶縁膜を形成する工程
と、多結晶シリコン層を基板と第１絶縁膜上に形成する
工程と、多結晶シリコン層上に第２絶縁膜を蒸着する工
程と、多結晶シリコン層を熱処理して単結晶シリコン層
に再結晶させる工程と、単結晶シリコン層の活性領域上
だけに蒸着された絶縁膜を残留させる工程と、単結晶シ
リコン層のフィールド領域上にフィールド絶縁層を形成
する工程とを備えることを特徴としている。
方法は、基板の活性領域上に第１絶縁膜を形成する工程
と、多結晶シリコン層を基板と第１絶縁膜上に形成する
工程と、多結晶シリコン層上に第２絶縁膜を蒸着する工
程と、多結晶シリコン層を熱処理して単結晶シリコン層
に再結晶させる工程と、単結晶シリコン層の活性領域上
だけに蒸着された絶縁膜を残留させる工程と、単結晶シ
リコン層のフィールド領域上にフィールド絶縁層を形成
する工程とを備えることを特徴としている。
【００３５】請求項１１の発明によるＳＯＩ構造の製造
方法は、請求項１０の発明において、フィールド絶縁層
が、単結晶シリコン層と基板のフィールド領域上に形成
されることを特徴としている。
方法は、請求項１０の発明において、フィールド絶縁層
が、単結晶シリコン層と基板のフィールド領域上に形成
されることを特徴としている。
【００３６】請求項１２の発明によるＳＯＩ構造の製造
方法は、基板の活性領域上に第１絶縁膜を形成する工程
と、単結晶シリコン層を基板と第１絶縁膜上に形成する
工程と、単結晶シリコン層上の活性領域上に第２絶縁膜
を形成する工程と、単結晶シリコン層のフィールド領域
を除去する工程と、基板のフィールド領域上にフィール
ド絶縁層を形成する工程とを備えることを特徴としてい
る。
方法は、基板の活性領域上に第１絶縁膜を形成する工程
と、単結晶シリコン層を基板と第１絶縁膜上に形成する
工程と、単結晶シリコン層上の活性領域上に第２絶縁膜
を形成する工程と、単結晶シリコン層のフィールド領域
を除去する工程と、基板のフィールド領域上にフィール
ド絶縁層を形成する工程とを備えることを特徴としてい
る。
【００３７】請求項１３の発明によるＳＯＩ構造の製造
方法は、請求項１２の発明において、単結晶シリコン層
のフィールド領域を除去する工程が実施例された後、基
板のフィールド領域が食刻されることを特徴としてい
る。
方法は、請求項１２の発明において、単結晶シリコン層
のフィールド領域を除去する工程が実施例された後、基
板のフィールド領域が食刻されることを特徴としてい
る。
【００３８】
【実施例】以下、本発明によるＳＯＩ構造とその製造方
法を、添付図面に基づいて詳細に説明する。
法を、添付図面に基づいて詳細に説明する。
【００３９】図１に示すように、本発明によるＳＯＩ構
造は、単結晶シリコン基板２１の活性領域上に、絶縁膜
２２と単結晶シリコン層２３のパターンが順次形成され
ており、その単結晶シリコン基板２１と単結晶シリコン
層２３のフィールド領域上に、フィールド酸化層２５が
形成されている。
造は、単結晶シリコン基板２１の活性領域上に、絶縁膜
２２と単結晶シリコン層２３のパターンが順次形成され
ており、その単結晶シリコン基板２１と単結晶シリコン
層２３のフィールド領域上に、フィールド酸化層２５が
形成されている。
【００４０】ここで、前記フィールド酸化層２５は、単
結晶シリコン層２３のフィールド領域上だけに形成され
ても構わない。
結晶シリコン層２３のフィールド領域上だけに形成され
ても構わない。
【００４１】したがって、活性領域の単結晶シリコン層
２３が単結晶シリコン基板２１から隔離されているの
で、前記単結晶シリコン層２３に形成される素子は、隣
接単結晶シリコン層２３上に形成される素子から隔離さ
れる。
２３が単結晶シリコン基板２１から隔離されているの
で、前記単結晶シリコン層２３に形成される素子は、隣
接単結晶シリコン層２３上に形成される素子から隔離さ
れる。
【００４２】このように構成されるＳＯＩ構造の製造方
法を説明すると、次のようである。図２（Ａ）に示すよ
うに、まず、単結晶シリコン基板２１の表面上に絶縁膜
２２、たとえば酸化膜を２０００Åの厚さに成長させた
後、通常の写真食刻法により活性領域の絶縁膜２２をパ
ターニングする。一方、前記絶縁膜２２は、窒化膜で代
替して使用しても構わない。
法を説明すると、次のようである。図２（Ａ）に示すよ
うに、まず、単結晶シリコン基板２１の表面上に絶縁膜
２２、たとえば酸化膜を２０００Åの厚さに成長させた
後、通常の写真食刻法により活性領域の絶縁膜２２をパ
ターニングする。一方、前記絶縁膜２２は、窒化膜で代
替して使用しても構わない。
【００４３】図２（Ｂ）に示すように、１５００Åの厚
さの多結晶シリコン層をＬＰＣＶＤ法で基板２１と絶縁
膜２２の表面上に蒸着した後、その多結晶シリコン層を
熱処理する。この際に、基板２１の表面と接している領
域の多結晶シリコン層が基板２１の結晶方法と同様に再
結晶されて単結晶シリコン層が成長された後、側方向に
単結晶成長するにつれて絶縁膜２２の表面、つまり側面
と上部面に接している領域の多結晶シリコンも単結晶シ
リコン層に成長するので、蒸着されていたすべての多結
晶シリコン層が単結晶シリコン層２３に変わることにな
る。
さの多結晶シリコン層をＬＰＣＶＤ法で基板２１と絶縁
膜２２の表面上に蒸着した後、その多結晶シリコン層を
熱処理する。この際に、基板２１の表面と接している領
域の多結晶シリコン層が基板２１の結晶方法と同様に再
結晶されて単結晶シリコン層が成長された後、側方向に
単結晶成長するにつれて絶縁膜２２の表面、つまり側面
と上部面に接している領域の多結晶シリコンも単結晶シ
リコン層に成長するので、蒸着されていたすべての多結
晶シリコン層が単結晶シリコン層２３に変わることにな
る。
【００４４】ここで、熱処理方法としては、一般のグラ
ファイトストリップヒータ（graphite strip heater)、
レーザアニーリング方法、またはＲＴＰ（Rapid Therma
l Annealing)方法が挙げられるが、本発明では、グラフ
ァイトストリップヒータを使用して、瞬間的局所領域ヒ
ーティングを、１０００〜１５００℃の範囲で、かつ、
Ｎ2 またはＮＨ3 の雰囲気下で実施して、多結晶シリコ
ン層を単結晶シリコン層に変換させる。
ファイトストリップヒータ（graphite strip heater)、
レーザアニーリング方法、またはＲＴＰ（Rapid Therma
l Annealing)方法が挙げられるが、本発明では、グラフ
ァイトストリップヒータを使用して、瞬間的局所領域ヒ
ーティングを、１０００〜１５００℃の範囲で、かつ、
Ｎ2 またはＮＨ3 の雰囲気下で実施して、多結晶シリコ
ン層を単結晶シリコン層に変換させる。
【００４５】一方、前記多結晶シリコン層は、非晶質シ
リコン層で代替しても構わない。図２（Ｃ）に示すよう
に、ＬＰＣＶＤ法を用いて５００Åの窒化膜をその単結
晶シリコン層２３上に蒸着し、通常の写真食刻方法によ
り活性領域の窒化膜２４をパターニングする。
リコン層で代替しても構わない。図２（Ｃ）に示すよう
に、ＬＰＣＶＤ法を用いて５００Åの窒化膜をその単結
晶シリコン層２３上に蒸着し、通常の写真食刻方法によ
り活性領域の窒化膜２４をパターニングする。
【００４６】ここで、その窒化膜２４は後続工程、つま
り図２（Ｅ）の工程で除去されるので、レジストまたは
酸化膜で代替しても構わない。
り図２（Ｅ）の工程で除去されるので、レジストまたは
酸化膜で代替しても構わない。
【００４７】図２（Ｄ）に示すように、その窒化膜２４
をマスクとしてフィールド領域の単結晶シリコン層２３
と基板２１を１０００℃でＨ2 ／Ｎ2 の雰囲気下で熱酸
化して、フィールド領域の基板２１と単結晶シリコン層
２３を５０００Åの厚いフィールド酸化膜２５に変化さ
せる。この際に、フィールド領域の前記単結晶シリコン
層２３だけを熱酸化して、フィールド酸化膜を形成する
こともできる。
をマスクとしてフィールド領域の単結晶シリコン層２３
と基板２１を１０００℃でＨ2 ／Ｎ2 の雰囲気下で熱酸
化して、フィールド領域の基板２１と単結晶シリコン層
２３を５０００Åの厚いフィールド酸化膜２５に変化さ
せる。この際に、フィールド領域の前記単結晶シリコン
層２３だけを熱酸化して、フィールド酸化膜を形成する
こともできる。
【００４８】したがって、活性領域の単結晶シリコン層
２３が、フィールド酸化膜２５と絶縁膜２２により基板
２１から分離される。
２３が、フィールド酸化膜２５と絶縁膜２２により基板
２１から分離される。
【００４９】図２（Ｅ）に示すように、その窒化膜２４
を熱いリン酸（Ｈ3 ＰＯ4 ）で除去して、単結晶シリコ
ン層２３の表面を露出させる。以後、ＣＭＯＳ素子を単
結晶シリコン層２２の表面上に形成するために、通常の
ＣＭＯＳ工程を実施するとよい。
を熱いリン酸（Ｈ3 ＰＯ4 ）で除去して、単結晶シリコ
ン層２３の表面を露出させる。以後、ＣＭＯＳ素子を単
結晶シリコン層２２の表面上に形成するために、通常の
ＣＭＯＳ工程を実施するとよい。
【００５０】一方、本発明では、蒸着された多結晶シリ
コン層の表面上に窒化膜を蒸着した後、その窒化膜をマ
スクとしてその多結晶シリコン層を熱処理して単結晶シ
リコン層２３に変換させ、写真食刻法により前記窒化膜
２４をパターニングすることもできる。
コン層の表面上に窒化膜を蒸着した後、その窒化膜をマ
スクとしてその多結晶シリコン層を熱処理して単結晶シ
リコン層２３に変換させ、写真食刻法により前記窒化膜
２４をパターニングすることもできる。
【００５１】このような場合、その窒化膜は、熱処理さ
れる多結晶シリコン層のマスクとして作用して、成長さ
れる単結晶シリコン層２３に異物質が介入することを防
止する。ところで、その異物質が単結晶シリコン層に介
入すると、単結晶シリコン層が悪影響を受けるため、良
質の単結晶シリコン層が成長していることとなる。
れる多結晶シリコン層のマスクとして作用して、成長さ
れる単結晶シリコン層２３に異物質が介入することを防
止する。ところで、その異物質が単結晶シリコン層に介
入すると、単結晶シリコン層が悪影響を受けるため、良
質の単結晶シリコン層が成長していることとなる。
【００５２】ここで、前記多結晶シリコン層は、非晶質
シリコン層で代替しても構わない。また、本発明では、
光学熱処理（optical heating)により単結晶を成長させ
る場合、入手されるレーザビームに対する窒化膜の反射
率を最小化し、窒化膜の吸収率を最大化するために、窒
化膜を光波長の１／４である厚さに前記多結晶シリコン
層を蒸着すると、良質の単結晶シリコン層が比較的低い
温度で形成できる。ここで、前記多結晶シリコン層は、
非晶質シリコン層で代替しても構わない。
シリコン層で代替しても構わない。また、本発明では、
光学熱処理（optical heating)により単結晶を成長させ
る場合、入手されるレーザビームに対する窒化膜の反射
率を最小化し、窒化膜の吸収率を最大化するために、窒
化膜を光波長の１／４である厚さに前記多結晶シリコン
層を蒸着すると、良質の単結晶シリコン層が比較的低い
温度で形成できる。ここで、前記多結晶シリコン層は、
非晶質シリコン層で代替しても構わない。
【００５３】本発明によるＳＯＩ構造の製造方法の他の
実施例を、図３に基づいて詳細に説明すると次のようで
ある。
実施例を、図３に基づいて詳細に説明すると次のようで
ある。
【００５４】図３（Ａ）に示すように、図２（Ａ）、図
２（Ｂ）、図２（Ｃ）に示したような工程を実施する。
ここで、その窒化膜２４は、後続の工程、つまり図３
（Ｃ）の工程で除去されるので、レジストまたは酸化膜
で代替しても構わない。
２（Ｂ）、図２（Ｃ）に示したような工程を実施する。
ここで、その窒化膜２４は、後続の工程、つまり図３
（Ｃ）の工程で除去されるので、レジストまたは酸化膜
で代替しても構わない。
【００５５】図３（Ｂ）に示すように、以後、その窒化
膜２４をマスクとして、フィールド領域の単結晶シリコ
ン層２３を食刻する。この際に、その窒化膜２４をマス
クとして、フィールド領域の単結晶シリコン層２３を食
刻してから、単結晶シリコン基板２１を所定の深さまで
食刻しても構わない。
膜２４をマスクとして、フィールド領域の単結晶シリコ
ン層２３を食刻する。この際に、その窒化膜２４をマス
クとして、フィールド領域の単結晶シリコン層２３を食
刻してから、単結晶シリコン基板２１を所定の深さまで
食刻しても構わない。
【００５６】図３（Ｃ）に示すように、その窒化膜２４
をマスクとしてフィールド領域の単結晶シリコン基板２
１上にフィールド酸化膜３５を形成する。したがって、
活性領域の単結晶シリコン層２３が、フィールド酸化膜
３５と絶縁膜２２により基板から隔離される。
をマスクとしてフィールド領域の単結晶シリコン基板２
１上にフィールド酸化膜３５を形成する。したがって、
活性領域の単結晶シリコン層２３が、フィールド酸化膜
３５と絶縁膜２２により基板から隔離される。
【００５７】その窒化膜２４を厚いリン酸溶液で除去し
て、単結晶シリコン層２３の表面を露出させる。次い
で、ＣＭＯＳ素子を単結晶シリコン層２３の表面上に形
成するために、通常のＣＭＯＳ工程を実施するとよい。
て、単結晶シリコン層２３の表面を露出させる。次い
で、ＣＭＯＳ素子を単結晶シリコン層２３の表面上に形
成するために、通常のＣＭＯＳ工程を実施するとよい。
【００５８】
【発明の効果】以上説明したように、本発明は、単結晶
シリコン基板の活性領域上に絶縁膜を形成した後、多結
晶シリコン層をその単結晶シリコン基板の表面上に蒸着
し、その蒸着された多結晶シリコン層を熱処理して単結
晶シリコン層に変換させ、その単結晶シリコン基板と単
結晶シリコン層のフィールド領域上にフィールド酸化層
を形成することにより、前記シリコン基板を食刻しなく
てもＳＯＩ構造を容易に製造し得る。その結果、単結晶
シリコン層上に形成される素子の汚染を防止することが
できるだけでなく、このように製造されたＳＯＩ構造の
単結晶シリコン層上に、通常のＣＭＯＳ工程を適用して
ＣＭＯＳ素子を製造することができる。
シリコン基板の活性領域上に絶縁膜を形成した後、多結
晶シリコン層をその単結晶シリコン基板の表面上に蒸着
し、その蒸着された多結晶シリコン層を熱処理して単結
晶シリコン層に変換させ、その単結晶シリコン基板と単
結晶シリコン層のフィールド領域上にフィールド酸化層
を形成することにより、前記シリコン基板を食刻しなく
てもＳＯＩ構造を容易に製造し得る。その結果、単結晶
シリコン層上に形成される素子の汚染を防止することが
できるだけでなく、このように製造されたＳＯＩ構造の
単結晶シリコン層上に、通常のＣＭＯＳ工程を適用して
ＣＭＯＳ素子を製造することができる。
【図１】本発明によるＳＯＩ構造を示す断面図である。
【図２】本発明によるＳＯＩ構造の製造方法を示す断面
工程図である。
工程図である。
【図３】本発明によるＳＯＩ構造の他の製造方法を示す
断面工程図である。
断面工程図である。
【図４】従来技術によるＳＯＩ構造の製造方法を示す断
面工程図である。
面工程図である。
【図５】従来の他の技術によるＳＯＩ構造の製造方法を
示す断面工程図である。
示す断面工程図である。
１ 単結晶シリコン基板 ２ ｐ+ 層 ３，５ ｎ- 層 ４，７，８ 酸化層 ６ 多孔性シリコン層 １１ 単結晶シリコン基板 １２，１５ 窒化膜 １３ 酸化膜 １４ 熱酸化膜 １６ フィールド酸化膜 １７ アイランド １８ 多結晶シリコン層 １９ 酸化膜 ２１ 単結晶シリコン基板 ２２ 熱酸化膜 ２３ 単結晶シリコン層 ２４ 窒化膜 ２５ フィールド酸化膜 ３５ フィールド酸化膜 なお、各図中、同一符号は同一または相当部分を示す。
Claims (13)
- 【請求項１】 基板の活性領域上に絶縁膜と単結晶層の
パターンが順次形成されており、その単結晶シリコン層
のフィールド領域上にフィールド酸化層が形成されるこ
とにより、前記単結晶シリコン層のパターンが単結晶シ
リコン基板から隔離されることを特徴とする、ＳＯＩ構
造。 - 【請求項２】 前記フィールド酸化層は、前記単結晶シ
リコン層と前記基板のフィールド領域上に形成されるこ
とを特徴とする、請求項１記載のＳＯＩ構造。 - 【請求項３】 基板の活性領域上に第１絶縁膜を形成す
る工程と、 単結晶シリコン層を前記単結晶シリコン基板と前記第１
絶縁膜上に形成する工程と、 前記単結晶シリコン層の活性領域上に第２絶縁膜を形成
する工程と、 前記単結晶シリコン層のフィールド領域上にフィールド
絶縁層を形成する工程とを備えることを特徴とする、Ｓ
ＯＩ構造の製造方法。 - 【請求項４】 前記単結晶シリコン層を形成する工程
は、 多結晶シリコン層を前記単結晶シリコン層と前記第１絶
縁膜上に蒸着する工程と、 蒸着された前記多結晶シリコン層を熱処理して単結晶シ
リコン層に再結晶させる工程とからなることを特徴とす
る、請求項３記載のＳＯＩ構造の製造方法。 - 【請求項５】 前記多結晶シリコン層は、非晶質シリコ
ン層で代替されることを特徴とする、請求項４記載のＳ
ＯＩ構造の製造方法。 - 【請求項６】 前記第１絶縁膜は、酸化膜でなることを
特徴とする、請求項３記載のＳＯＩ構造の製造方法。 - 【請求項７】 前記第１絶縁膜は、窒化膜でなることを
特徴とする、請求項３記載のＳＯＩ構造の製造方法。 - 【請求項８】 前記フィールド絶縁層は、前記基板と単
結晶シリコン層のフィールド領域上に形成されることを
特徴とする、請求項３記載のＳＯＩ構造の製造方法。 - 【請求項９】 前記第２絶縁膜は、窒化膜、酸化膜およ
びレジストのいずれかでなることを特徴とする、請求項
３記載のＳＯＩ構造の製造方法。 - 【請求項１０】 基板の活性領域上に第１絶縁膜を形成
する工程と、 多結晶シリコン層を前記基板と前記第１絶縁膜上に形成
する工程と、 前記多結晶シリコン層上に第２絶縁膜を蒸着する工程
と、 前記多結晶シリコン層を熱処理して単結晶シリコン層に
再結晶させる工程と、 前記単結晶シリコン層の活性領域上だけに前記蒸着され
た絶縁膜を残留させる工程と、 前記単結晶シリコン層のフィールド領域上にフィールド
絶縁層を形成する工程とを備えることを特徴とする、Ｓ
ＯＩ構造の製造方法。 - 【請求項１１】 前記フィールド絶縁層が、前記単結晶
シリコン層と前記基板のフィールド領域上に形成される
ことを特徴とする、請求項１０記載のＳＯＩ構造の製造
方法。 - 【請求項１２】 基板の活性領域上に第１絶縁膜を形成
する工程と、 単結晶シリコン層を前記基板と前記第１絶縁膜上に形成
する工程と、 前記単結晶シリコン層上の活性領域上に第２絶縁膜を形
成する工程と、 前記単結晶シリコン層のフィールド領域を除去する工程
と、 前記基板のフィールド領域上にフィールド絶縁層を形成
する工程とを備えることを特徴とする、ＳＯＩ構造の製
造方法。 - 【請求項１３】 前記単結晶シリコン層のフィールド領
域を除去する工程が実施された後、前記基板のフィール
ド領域が食刻されることを特徴とする、請求項１２記載
のＳＯＩ構造の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR94P27965 | 1994-10-28 | ||
| KR1019940027965A KR0157965B1 (ko) | 1994-10-28 | 1994-10-28 | 에스오아이구조와 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08139181A true JPH08139181A (ja) | 1996-05-31 |
Family
ID=19396379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7008863A Withdrawn JPH08139181A (ja) | 1994-10-28 | 1995-01-24 | Ｓｏｉ構造とその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH08139181A (ja) |
| KR (1) | KR0157965B1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100566311B1 (ko) * | 1999-07-30 | 2006-03-30 | 주식회사 하이닉스반도체 | 씨모스 트랜지스터를 구비하는 반도체 소자 및 그 제조 방법 |
-
1994
- 1994-10-28 KR KR1019940027965A patent/KR0157965B1/ko not_active Expired - Fee Related
-
1995
- 1995-01-24 JP JP7008863A patent/JPH08139181A/ja not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| KR0157965B1 (ko) | 1999-02-01 |
| KR960015855A (ko) | 1996-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3058954B2 (ja) | 絶縁層の上に成長層を有する半導体装置の製造方法 | |
| EP0536790B1 (en) | Method for producing semiconductor articles | |
| US5057450A (en) | Method for fabricating silicon-on-insulator structures | |
| EP0299062B1 (en) | Process for producing thin single crystal silicon islands on insulator | |
| JP3176072B2 (ja) | 半導体基板の形成方法 | |
| US4343080A (en) | Method of producing a semiconductor device | |
| JPH06163532A (ja) | 半導体素子分離方法 | |
| JP2989051B2 (ja) | 炭化シリコンバイポーラ半導体装置およびその製造方法 | |
| JPH06232247A (ja) | 絶縁層上に隔離された半導体層を製造する方法 | |
| JPH08139181A (ja) | Ｓｏｉ構造とその製造方法 | |
| JPH0974189A (ja) | 半導体装置の製造方法 | |
| JP3347354B2 (ja) | エッチング方法および半導体基材の作製方法 | |
| JPS5812732B2 (ja) | 半導体装置の製法 | |
| JPH06302791A (ja) | 半導体基板及びその製造方法 | |
| JP2718074B2 (ja) | 薄膜半導体層の形成方法 | |
| JP3109549B2 (ja) | 半導体装置の製造方法 | |
| JPH07183372A (ja) | 半導体基板の作成方法 | |
| JP2981777B2 (ja) | 半導体基板の製造方法 | |
| JP2630204B2 (ja) | 半導体装置の製造方法 | |
| JP2664460B2 (ja) | Ｓｏｉ薄の製造方法 | |
| JP2000068368A (ja) | 半導体装置の製造方法 | |
| KR970013189A (ko) | 반도체 집적회로의 소자격리방법 | |
| KR0151260B1 (ko) | 필드산화막 형성방법 | |
| JPS5951745B2 (ja) | 半導体装置の製造方法 | |
| JPS6210027B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020402 |