JPS5951745B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5951745B2 JPS5951745B2 JP54133251A JP13325179A JPS5951745B2 JP S5951745 B2 JPS5951745 B2 JP S5951745B2 JP 54133251 A JP54133251 A JP 54133251A JP 13325179 A JP13325179 A JP 13325179A JP S5951745 B2 JPS5951745 B2 JP S5951745B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- substrate
- porous
- region
- island region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
- H10P90/19—Preparing inhomogeneous wafers
- H10P90/1904—Preparing vertically inhomogeneous wafers
- H10P90/1906—Preparing SOI wafers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/061—Manufacture or treatment using SOI processes together with lateral isolation, e.g. combinations of SOI and shallow trench isolations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
- H10P90/19—Preparing inhomogeneous wafers
- H10P90/1904—Preparing vertically inhomogeneous wafers
- H10P90/1906—Preparing SOI wafers
- H10P90/191—Preparing SOI wafers using full isolation by porous oxide silicon [FIPOS]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
- H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/13—Isolation regions comprising dielectric materials formed using local oxidation of silicon [LOCOS], e.g. sealed interface localised oxidation [SILO] or side-wall mask isolation [SWAMI]
Landscapes
- Local Oxidation Of Silicon (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】
本発明は複数の島領域が互いに絶縁分離されてなる半導
体装置の製造方法に関する。
体装置の製造方法に関する。
集積回路に用いる半導体装置の製造方法において、集積
回路の各素子間を絶縁分離する方法として、以下に述べ
る多孔質化シリコンを用いた絶縁分離法が特願昭５１−
１３３３７１号において提案されている。
回路の各素子間を絶縁分離する方法として、以下に述べ
る多孔質化シリコンを用いた絶縁分離法が特願昭５１−
１３３３７１号において提案されている。
同号は、Ｎ形半導体基板上にＰ形半導体層を介して島領
域が設けられた基板を陽極処理によりＰ形半導体層を多
孔質化し、、多孔質化された半導体層を絶縁物化するこ
とにより、島領域の側面および底面が絶縁物で分離され
た半導体装置を得るものである。第１図ａ−ｄに同号に
よつて提案された誘電体分離法による集積回路用基板構
成の工程図を示す。
域が設けられた基板を陽極処理によりＰ形半導体層を多
孔質化し、、多孔質化された半導体層を絶縁物化するこ
とにより、島領域の側面および底面が絶縁物で分離され
た半導体装置を得るものである。第１図ａ−ｄに同号に
よつて提案された誘電体分離法による集積回路用基板構
成の工程図を示す。
まずＮ形シリコン基板１上にＰ形のシリコン層２をたと
えばエピタキシャル成長により形成する。
えばエピタキシャル成長により形成する。
そして上記Ｐ形シリコン層２の表面にＮ形のシリコン層
３をたとえばエピタキシャル成長により形成する。さら
に上記Ｎ形シリコン層３の表面に拡散マスクとしてたと
えば熱酸化により酸化シリコン膜４を形成し、周知のフ
ォトエッチングにより拡散窓５を開孔する （同図ａ・
）。その後、熱拡散法あるいはイオン注入法などにより
、拡散窓５からＰ形不純物を拡散し、Ｎ形シリコン層３
を横切つてＰ形シリコン層２に達するようにＰ形拡散層
６を形成する。その結果、側面および底面がＰ形領域２
、６で取り囲まれたＮ形島領域７が形成される（同図ｂ
）。次に上記基板１を電解液たとえば弗化水素酸化溶液
に浸漬して陽極処理を施し、上記Ｐ形領域２、６多孔質
化すると、Ｎ形島領域７を取り囲んで多孔質化シリコン
８が形成される （同図ｃ）。
３をたとえばエピタキシャル成長により形成する。さら
に上記Ｎ形シリコン層３の表面に拡散マスクとしてたと
えば熱酸化により酸化シリコン膜４を形成し、周知のフ
ォトエッチングにより拡散窓５を開孔する （同図ａ・
）。その後、熱拡散法あるいはイオン注入法などにより
、拡散窓５からＰ形不純物を拡散し、Ｎ形シリコン層３
を横切つてＰ形シリコン層２に達するようにＰ形拡散層
６を形成する。その結果、側面および底面がＰ形領域２
、６で取り囲まれたＮ形島領域７が形成される（同図ｂ
）。次に上記基板１を電解液たとえば弗化水素酸化溶液
に浸漬して陽極処理を施し、上記Ｐ形領域２、６多孔質
化すると、Ｎ形島領域７を取り囲んで多孔質化シリコン
８が形成される （同図ｃ）。
その後上記基板１を酸化性雰囲気中で熱処理すると、上
記多孔質シリコン８は酸化シリコン膜９になるので、酸
化シリコン膜９で取り囲まれたＮ形島領域を有する集積
回路用基板が構成される。上記従来例においては、島領
域の絶縁分離が完全に行なわれ、また多孔質化される領
域の厚さは基板に制限されて均一性が良くなり、島領域
に割れやクラツタを生じないという利点があつた。しか
し、第１図で示した従来例で得られる集積回路用基板を
用いて半導体装置を形成し、半導体装置の高性能化、高
密度化を追求していつたところ、従来考えられなかつた
新たな欠点があることがわかつた。以下にその内容を詳
しく述べる。まず、上記従来例における多孔質化につい
て簡単に述べる。第２図ａ−ｃに多孔質化の進行の経過
を示す。第１図ｂに示すように形成された基板を、弗化
水素酸水溶液に浸漬し、第２図ａに示すようにＮ形基板
１とＰ形領域２との間のＰ−Ｎ接合に逆バイアスを印加
し、基板表面から光Ｌを照射すると上記Ｐ−Ｎ接合全面
に均一に光電流Ｕ。が生ずる。多孔質化は前記光電流Ｕ
Ｏによる陽極反応による第１図ｂに示すＰ形拡散層６か
ら始まり、多孔質化シリコン８になる。多孔質化がさら
に進み、多孔質化シリコン８がＮ形基板１に達すると、
次に第２図ｂに示すように島領域の下に横方向にも広が
る。このとき多孔質化の進行は、横方向にはＮ形基板１
とＰ形領域２との間のＰ−Ｎ接合に発生する光電流Ｕ１
により律速され、深さ方向にはＮ形基板１と、弗化水素
酸水溶液との界面の電位障壁に発生する光電流Ｕ２によ
り律速される。上記従来例においては、光電流Ｕ１とＵ
２とは、単位面積当り同じ程度の電流密度であるので、
多孔質化はＮ形基板１の内部にも進行し第２図ｂに示す
ように島領域７の下の多孔質化シリコン層８の厚さが不
均一となつていた。さらに多孔質化を進め、多孔質化シ
リコン層８を島領域７の下に全面に形成したのち、上記
基板１を酸化性雰囲気中で熱処理すると第２図Ｃに示す
ように多孔質化シリコン層８は酸化シリコン膜９になる
。
記多孔質シリコン８は酸化シリコン膜９になるので、酸
化シリコン膜９で取り囲まれたＮ形島領域を有する集積
回路用基板が構成される。上記従来例においては、島領
域の絶縁分離が完全に行なわれ、また多孔質化される領
域の厚さは基板に制限されて均一性が良くなり、島領域
に割れやクラツタを生じないという利点があつた。しか
し、第１図で示した従来例で得られる集積回路用基板を
用いて半導体装置を形成し、半導体装置の高性能化、高
密度化を追求していつたところ、従来考えられなかつた
新たな欠点があることがわかつた。以下にその内容を詳
しく述べる。まず、上記従来例における多孔質化につい
て簡単に述べる。第２図ａ−ｃに多孔質化の進行の経過
を示す。第１図ｂに示すように形成された基板を、弗化
水素酸水溶液に浸漬し、第２図ａに示すようにＮ形基板
１とＰ形領域２との間のＰ−Ｎ接合に逆バイアスを印加
し、基板表面から光Ｌを照射すると上記Ｐ−Ｎ接合全面
に均一に光電流Ｕ。が生ずる。多孔質化は前記光電流Ｕ
Ｏによる陽極反応による第１図ｂに示すＰ形拡散層６か
ら始まり、多孔質化シリコン８になる。多孔質化がさら
に進み、多孔質化シリコン８がＮ形基板１に達すると、
次に第２図ｂに示すように島領域の下に横方向にも広が
る。このとき多孔質化の進行は、横方向にはＮ形基板１
とＰ形領域２との間のＰ−Ｎ接合に発生する光電流Ｕ１
により律速され、深さ方向にはＮ形基板１と、弗化水素
酸水溶液との界面の電位障壁に発生する光電流Ｕ２によ
り律速される。上記従来例においては、光電流Ｕ１とＵ
２とは、単位面積当り同じ程度の電流密度であるので、
多孔質化はＮ形基板１の内部にも進行し第２図ｂに示す
ように島領域７の下の多孔質化シリコン層８の厚さが不
均一となつていた。さらに多孔質化を進め、多孔質化シ
リコン層８を島領域７の下に全面に形成したのち、上記
基板１を酸化性雰囲気中で熱処理すると第２図Ｃに示す
ように多孔質化シリコン層８は酸化シリコン膜９になる
。
ここで、多孔質化シリコン層８の酸化ζに際し、多孔質
化シリコン層８に収縮が起こり、島領域７が第２図Ｃに
示すようにへ字状に屈曲する。したがつて島領域７は第
１図ｄに示すような平坦な形状にはならない。したがつ
て、従来例において半導体装置の高性能化を追求してい
くと、島領域がへ字状に曲がることにより発生する部分
的な歪みによつて起こる島領域内のキヤリアの移動度の
低下，欠陥に起因する雑音，リーク電流が無視できなく
なり、新たな問題点になつてきた。
化シリコン層８に収縮が起こり、島領域７が第２図Ｃに
示すようにへ字状に屈曲する。したがつて島領域７は第
１図ｄに示すような平坦な形状にはならない。したがつ
て、従来例において半導体装置の高性能化を追求してい
くと、島領域がへ字状に曲がることにより発生する部分
的な歪みによつて起こる島領域内のキヤリアの移動度の
低下，欠陥に起因する雑音，リーク電流が無視できなく
なり、新たな問題点になつてきた。
また、半導体装置の高密度化を追求していくうえで、従
来例では島領域がへ字状に曲がり表面が平坦にならない
ので、フオトエツチングによる微細加工が困難になると
いう″問題点も発生してきた。本発明は前述のような従
来の問題点を解決するためになされたもので、多孔質化
を行なつた後の島領域の下の多孔質化シリコン層の厚さ
を均一にして、多孔質化シリコン層の酸化の際に島領域
に歪が発生せず、しかも島領域の表面が平坦な半導体装
置の製造方法を提供しようとするものである。
来例では島領域がへ字状に曲がり表面が平坦にならない
ので、フオトエツチングによる微細加工が困難になると
いう″問題点も発生してきた。本発明は前述のような従
来の問題点を解決するためになされたもので、多孔質化
を行なつた後の島領域の下の多孔質化シリコン層の厚さ
を均一にして、多孔質化シリコン層の酸化の際に島領域
に歪が発生せず、しかも島領域の表面が平坦な半導体装
置の製造方法を提供しようとするものである。
前述したように、従来方法においては、多孔質化速度は
光電流Ｕｌ，Ｕ２によつて律速され、光電流Ｕ２によつ
て深さ方向に多孔質化が進み多孔質化シリコン膜厚が不
均一となつていた。
光電流Ｕｌ，Ｕ２によつて律速され、光電流Ｕ２によつ
て深さ方向に多孔質化が進み多孔質化シリコン膜厚が不
均一となつていた。
そこで、基板に不純物濃度の分布をつけて、島領域の中
央部分直下の基板の不純物濃度に比べその周囲の基板の
不純物濃度を十分高くすることにより、基板の深さ方向
への多孔質化を律速する光電流が、横方向への多孔質化
を律速する光電流に比べ十分小さくなるようにでき、島
領域の下の多孔質化シリコン層の厚さを均一にできるこ
とを知り本発明を得るに至つた。
央部分直下の基板の不純物濃度に比べその周囲の基板の
不純物濃度を十分高くすることにより、基板の深さ方向
への多孔質化を律速する光電流が、横方向への多孔質化
を律速する光電流に比べ十分小さくなるようにでき、島
領域の下の多孔質化シリコン層の厚さを均一にできるこ
とを知り本発明を得るに至つた。
以下、図面に従つて詳細に説明する。
第３図ａは、本発明の一実施例における多孔質化のため
の陽極処理する前の基板の構成を示す。１０はＮ形基板
、１１はＮ形基板１０に熱拡散あるいはイオン注入によ
つて形成された高濃度Ｎ＋形領域、１２はＰ形基板、１
３はＮ形領域である。
の陽極処理する前の基板の構成を示す。１０はＮ形基板
、１１はＮ形基板１０に熱拡散あるいはイオン注入によ
つて形成された高濃度Ｎ＋形領域、１２はＰ形基板、１
３はＮ形領域である。
本発明の特徴とするところは、Ｎ形基板１０で、Ｎ形島
領域の中央部の直下を残し、その周囲の基板１０の表面
にＮ形半導体基板１０よりも十分に不純物濃度が高い高
濃度Ｎ＋形領域１１が形成されていることである。
領域の中央部の直下を残し、その周囲の基板１０の表面
にＮ形半導体基板１０よりも十分に不純物濃度が高い高
濃度Ｎ＋形領域１１が形成されていることである。
第３図ｂは、多孔質化処理を進行している状態を示す。
多孔質化処理は、従来例と同様に、基板を電解液たとえ
ば弗化水素酸水溶液中に浸漬し、第３図ｂに示すように
バイアスを印加して基板表面に光Ｌを照射する。同図に
おいて、横方向への多孔質化を律速する光電流Ｕ３はＮ
形基板１０とＰ形領域１２との間に形成されたＰ−Ｎ接
合によるものであり、深さ方向への多孔質化を律速する
光電流Ｕ。は高濃度Ｎ゛形領域と、弗化水素酸水溶液と
の界面にできる電位障壁によるものである。ここで光電
流Ｕ。
多孔質化処理は、従来例と同様に、基板を電解液たとえ
ば弗化水素酸水溶液中に浸漬し、第３図ｂに示すように
バイアスを印加して基板表面に光Ｌを照射する。同図に
おいて、横方向への多孔質化を律速する光電流Ｕ３はＮ
形基板１０とＰ形領域１２との間に形成されたＰ−Ｎ接
合によるものであり、深さ方向への多孔質化を律速する
光電流Ｕ。は高濃度Ｎ゛形領域と、弗化水素酸水溶液と
の界面にできる電位障壁によるものである。ここで光電
流Ｕ。
，Ｕ，の大きさについて考える。周知のように光電流は
、Ｐ−Ｎ接合あるいは電位障壁にバイアスを印加するこ
とによつて形成される空乏層の体積に依存する。たとえ
ばＮ形基板１０の不純物密度がｌ×１０”゜ｃｍ−”，
高濃度Ｎ’″形領域１１の不純物密度が１×１０””Ｃ
ｍ−’，Ｐ形領域１２の不純物密度がｌ×１０”゜ｃｍ
−゜であるように基板を構成し、陽極反応の印加電圧を
３Ｖとすると、Ｕ３＝１００ｍＡ Ｕ。
、Ｐ−Ｎ接合あるいは電位障壁にバイアスを印加するこ
とによつて形成される空乏層の体積に依存する。たとえ
ばＮ形基板１０の不純物密度がｌ×１０”゜ｃｍ−”，
高濃度Ｎ’″形領域１１の不純物密度が１×１０””Ｃ
ｍ−’，Ｐ形領域１２の不純物密度がｌ×１０”゜ｃｍ
−゜であるように基板を構成し、陽極反応の印加電圧を
３Ｖとすると、Ｕ３＝１００ｍＡ Ｕ。
＝１ｍＡとなる。
したがつて、上記の基板構成では、深さ方向への多孔質
化を律速する光電流Ｕ，は横方向への多孔質化を律速す
る光電流Ｕ。に比べ無視できる程小さいので、第３図ｂ
において、多孔質化は、深さ方向にはほとんど進まず、
横方向に進む。よつて、島領域１７の下の多孔質化シリ
コン層１８の厚さを均一にすることが可能となる。第４
図ａ−ｅは本発明の一実施例を示す工程図である。まず
Ｎ形でたとえば不純物濃度が１×１０”５ｃｍ−３の基
板１０の表面の所望の領域に周知のフオトエツチングに
よりたとえばフオトレジストのマスクを形成し、イオン
注入法によりＮ形不純物を高濃度にイオン注入して高濃
度Ｎ’″形領域１１を形成する。高濃度Ｎ゛形領域１１
はたとえば不純物濃度が１×１０”゜ｃｍ−”に形成す
る （同図ａ）。次にその表面にＰ形で、たとえば不純
物密度が１×１０”゜ｃｍ−゜のシリコン層１２をたと
えばエピタキシヤル成長によつて形成し、さらに上記Ｐ
形領域１２の表面にＮ形のシリコン層１３をたとえばエ
ピタキシヤル成長により形成する （同図ｂ）。その後
、上記Ｎ形シリコン層１３の表面に拡散マスクとしてた
とえば熱酸化により酸化シリコン膜１４を形成し、周知
のフオトエツチングにより拡散窓１５を開孔したのち、
熱拡散法あるいはイオン注入法などにより、拡散窓１５
からＰ形不純物を拡散しＮ形シリコン層１３を横切つて
Ｐ形シリコン層１２に達するようにＰ形不純物の拡散層
１６を形成する。
化を律速する光電流Ｕ，は横方向への多孔質化を律速す
る光電流Ｕ。に比べ無視できる程小さいので、第３図ｂ
において、多孔質化は、深さ方向にはほとんど進まず、
横方向に進む。よつて、島領域１７の下の多孔質化シリ
コン層１８の厚さを均一にすることが可能となる。第４
図ａ−ｅは本発明の一実施例を示す工程図である。まず
Ｎ形でたとえば不純物濃度が１×１０”５ｃｍ−３の基
板１０の表面の所望の領域に周知のフオトエツチングに
よりたとえばフオトレジストのマスクを形成し、イオン
注入法によりＮ形不純物を高濃度にイオン注入して高濃
度Ｎ’″形領域１１を形成する。高濃度Ｎ゛形領域１１
はたとえば不純物濃度が１×１０”゜ｃｍ−”に形成す
る （同図ａ）。次にその表面にＰ形で、たとえば不純
物密度が１×１０”゜ｃｍ−゜のシリコン層１２をたと
えばエピタキシヤル成長によつて形成し、さらに上記Ｐ
形領域１２の表面にＮ形のシリコン層１３をたとえばエ
ピタキシヤル成長により形成する （同図ｂ）。その後
、上記Ｎ形シリコン層１３の表面に拡散マスクとしてた
とえば熱酸化により酸化シリコン膜１４を形成し、周知
のフオトエツチングにより拡散窓１５を開孔したのち、
熱拡散法あるいはイオン注入法などにより、拡散窓１５
からＰ形不純物を拡散しＮ形シリコン層１３を横切つて
Ｐ形シリコン層１２に達するようにＰ形不純物の拡散層
１６を形成する。
その結果側面および底面をＰ形領域１２，１６に取り囲
まれたＮ形島領域１７が形成される （同図ｃ）。次に
第３図Ａ，ｂで説明したように、上記基板１０を電解液
たとえば弗化水素酸水溶液に浸漬して陽極処理を行ない
、上記Ｐ形領域１２，１６のみを多孔質化シリコン１８
にする。
まれたＮ形島領域１７が形成される （同図ｃ）。次に
第３図Ａ，ｂで説明したように、上記基板１０を電解液
たとえば弗化水素酸水溶液に浸漬して陽極処理を行ない
、上記Ｐ形領域１２，１６のみを多孔質化シリコン１８
にする。
上述したように、基板１０には高濃度Ｎ゛形領域１１が
形成されているので多孔質化は基板１０の内部にはほと
んど進まず、島領域の下の多孔質化シリコン層１８の厚
さは均一に形成される （同図ｄ）。その後さらに上記
基板１０を酸化性雰囲気中で熱処理すると、多孔質化シ
リコン層１８は酸化シリコン膜１９になり、底面および
側面を酸化シリコン膜１９で分離された複数のＮ形島領
域１７を有する集積回路用基板１０′が形成される （
同図ｅ）。なお、上記多孔質化シリコン層１８の酸化に
際し従来例の場合と同様に多孔質化シリコン層１８の収
縮が起こるが、本発明においては島領域１７の下の多孔
質化シリコン層１８の厚さは均一に形成されているので
、従来例で示したような島領域がへ字状に屈曲すること
はなく、島領域１７の表面は第４図ｅに示すように平坦
に形成され、歪も発生しない。上記基板１０′の複数の
Ｎ形島領域１７内に通常の半導体装置の製造方法により
、種々の半導体装置を形成することが可能である。
形成されているので多孔質化は基板１０の内部にはほと
んど進まず、島領域の下の多孔質化シリコン層１８の厚
さは均一に形成される （同図ｄ）。その後さらに上記
基板１０を酸化性雰囲気中で熱処理すると、多孔質化シ
リコン層１８は酸化シリコン膜１９になり、底面および
側面を酸化シリコン膜１９で分離された複数のＮ形島領
域１７を有する集積回路用基板１０′が形成される （
同図ｅ）。なお、上記多孔質化シリコン層１８の酸化に
際し従来例の場合と同様に多孔質化シリコン層１８の収
縮が起こるが、本発明においては島領域１７の下の多孔
質化シリコン層１８の厚さは均一に形成されているので
、従来例で示したような島領域がへ字状に屈曲すること
はなく、島領域１７の表面は第４図ｅに示すように平坦
に形成され、歪も発生しない。上記基板１０′の複数の
Ｎ形島領域１７内に通常の半導体装置の製造方法により
、種々の半導体装置を形成することが可能である。
第５図は上記島領域１７内にバイポーラトランジスタを
製造した場合の一実施例である。ここで２０はＮｆ形コ
レクタ埋め込み層、２１はＰ形ベース層、２２はＮ形エ
ミツタ層、２３，２４，２５はそれぞれコレクタ電極，
ベース電極，エミツタ電極である。なお本実施例ではＮ
形シリコン層１３を形成する前にあらかじめ島領域１７
にＮ゛形不純物層２０を形成した。上述したバイポーラ
トランジスタのほかに上記島領域内には公知の種々の半
導体装置たとえばＩ−ＦＥＴ，ＩＩＬ，ＭＯＳなどを形
成することが可能であり、それらの半導体装置を形成す
るために必要であれば、あらかじめ上記島領域内にＰ形
シリコン層を形成しておくことも可能である。
製造した場合の一実施例である。ここで２０はＮｆ形コ
レクタ埋め込み層、２１はＰ形ベース層、２２はＮ形エ
ミツタ層、２３，２４，２５はそれぞれコレクタ電極，
ベース電極，エミツタ電極である。なお本実施例ではＮ
形シリコン層１３を形成する前にあらかじめ島領域１７
にＮ゛形不純物層２０を形成した。上述したバイポーラ
トランジスタのほかに上記島領域内には公知の種々の半
導体装置たとえばＩ−ＦＥＴ，ＩＩＬ，ＭＯＳなどを形
成することが可能であり、それらの半導体装置を形成す
るために必要であれば、あらかじめ上記島領域内にＰ形
シリコン層を形成しておくことも可能である。
以上の実施例では、上記多孔質化シリコンを酸化性雰囲
気で熱処理し、上記多孔質化シリコンを酸化シリコン膜
としたが、上記熱処理は酸化性雰囲気に限定されるもの
ではない。
気で熱処理し、上記多孔質化シリコンを酸化シリコン膜
としたが、上記熱処理は酸化性雰囲気に限定されるもの
ではない。
すなわち、アンモニアガス中で熱処理することにより、
窒化シリコン膜とすることも可能である。しかし、上記
多孔質化シリコンを絶縁物化するのに要する熱処理時間
および熱処理温度は酸化性雰囲気中の方が短かくてかつ
低いので好ましい。また、本実施例ではＰ形シリコン層
１２，Ｎ形シリコン層１３はエピタキシヤル成長によつ
て、Ｐ形不純物拡散層１６は熱拡散法あるいはイオン１
注入法により形成したが、上記シリコン層１２，１３，
拡散層１６の形成方法は実施例に限定されるものではな
く、本発明の目的を達成する上では、公知のどのような
方法あるいはそれらの組み合わせでも用いることが可能
である。
窒化シリコン膜とすることも可能である。しかし、上記
多孔質化シリコンを絶縁物化するのに要する熱処理時間
および熱処理温度は酸化性雰囲気中の方が短かくてかつ
低いので好ましい。また、本実施例ではＰ形シリコン層
１２，Ｎ形シリコン層１３はエピタキシヤル成長によつ
て、Ｐ形不純物拡散層１６は熱拡散法あるいはイオン１
注入法により形成したが、上記シリコン層１２，１３，
拡散層１６の形成方法は実施例に限定されるものではな
く、本発明の目的を達成する上では、公知のどのような
方法あるいはそれらの組み合わせでも用いることが可能
である。
１以上説明してきたように本発明は、Ｎ形基
板の所望の領域にＮ形半導体基板よりも十分に不純物濃
度が高い高濃度Ｎ＋形領域を形成し、その上にＰ形半導
体層によつて包囲された島領域を有する半導体基板にお
いて、Ｐ形半導体層を均一に多孔２質化してこれを絶縁
物化することによつて分離領域を形成する半導体装置の
製造方法であつて、島領域の表面が平坦に形成されるの
で、島領域に従来発生していたような歪がなくなり、島
領域内のキヤリア移動度の低下，欠陥に起因する雑音の
発生といつた従来の問題点が解消され、また島領域の表
面が平坦であることから、フオトエツチングによる微細
加工が容易となり、半導体装置の高性能化，高密度化を
図ることができるので、工業的価値は高い。
板の所望の領域にＮ形半導体基板よりも十分に不純物濃
度が高い高濃度Ｎ＋形領域を形成し、その上にＰ形半導
体層によつて包囲された島領域を有する半導体基板にお
いて、Ｐ形半導体層を均一に多孔２質化してこれを絶縁
物化することによつて分離領域を形成する半導体装置の
製造方法であつて、島領域の表面が平坦に形成されるの
で、島領域に従来発生していたような歪がなくなり、島
領域内のキヤリア移動度の低下，欠陥に起因する雑音の
発生といつた従来の問題点が解消され、また島領域の表
面が平坦であることから、フオトエツチングによる微細
加工が容易となり、半導体装置の高性能化，高密度化を
図ることができるので、工業的価値は高い。
第１図ａ−ｄは従来例による集積回路用基板の製造工程
図、第２図ａ−ｃは従来例による多孔質化の進行を示す
図、第３図Ａ，ｂは本発明の一実施例における多孔質化
の進行を示す図、第４図ａ〜ｅは本発明の一実施例にお
ける集積回路用基板の製造工程図、第５図は第４図ａ−
ｅで得られた島領域内に素子を形成した一実施例におけ
る半導体装置の要部断面図である。 ］０・・・・・・Ｎ形シリコン基板、］１・・・・・・
高濃度Ｎ＋形シリコン層、１２・・・・・・Ｐ形シリコ
ン層、１７・・・・・・Ｎ形島領域、１８・・・・・・
多孔質化シリコン層、１９・・・・・・酸化シリコン層
。
図、第２図ａ−ｃは従来例による多孔質化の進行を示す
図、第３図Ａ，ｂは本発明の一実施例における多孔質化
の進行を示す図、第４図ａ〜ｅは本発明の一実施例にお
ける集積回路用基板の製造工程図、第５図は第４図ａ−
ｅで得られた島領域内に素子を形成した一実施例におけ
る半導体装置の要部断面図である。 ］０・・・・・・Ｎ形シリコン基板、］１・・・・・・
高濃度Ｎ＋形シリコン層、１２・・・・・・Ｐ形シリコ
ン層、１７・・・・・・Ｎ形島領域、１８・・・・・・
多孔質化シリコン層、１９・・・・・・酸化シリコン層
。
Claims (1)
- １ Ｎ形半導体基板表面に該Ｎ形半導体基板に比べ不純
物濃度が十分に高いＮ＾＋形半導体層を上記Ｎ形半導体
基板表面が選択的に露出するように形成する工程と、上
記Ｎ形半導体基板上にＰ形半導体層を形成し、上記Ｐ形
半導体層表面にＮ形半導体の島領域を上記Ｎ形半導体基
板露出部分をおおうように形成する工程と、光を照射し
ながら行う陽極処理により上記Ｐ形半導体層を均一に多
孔質化する工程と、上記多孔質化された半導体層を絶縁
物化する工程とを備えたことを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54133251A JPS5951745B2 (ja) | 1979-10-15 | 1979-10-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54133251A JPS5951745B2 (ja) | 1979-10-15 | 1979-10-15 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5656647A JPS5656647A (en) | 1981-05-18 |
| JPS5951745B2 true JPS5951745B2 (ja) | 1984-12-15 |
Family
ID=15100233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54133251A Expired JPS5951745B2 (ja) | 1979-10-15 | 1979-10-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5951745B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105590892A (zh) * | 2015-12-17 | 2016-05-18 | 上海集成电路研发中心有限公司 | 一种全隔离有源区结构的制备方法 |
| CN105575879A (zh) * | 2015-12-17 | 2016-05-11 | 上海集成电路研发中心有限公司 | 一种全隔离有源区结构的形成方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51278A (en) * | 1974-06-18 | 1976-01-05 | Matsushita Electric Industrial Co Ltd | Handotaishusekikairokitaino seizohoho |
| JPS5942979B2 (ja) * | 1976-11-06 | 1984-10-18 | 松下電器産業株式会社 | 半導体装置の製造方法 |
-
1979
- 1979-10-15 JP JP54133251A patent/JPS5951745B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5656647A (en) | 1981-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3954523A (en) | Process for fabricating devices having dielectric isolation utilizing anodic treatment and selective oxidation | |
| US4140558A (en) | Isolation of integrated circuits utilizing selective etching and diffusion | |
| US3919060A (en) | Method of fabricating semiconductor device embodying dielectric isolation | |
| US4343080A (en) | Method of producing a semiconductor device | |
| KR870006673A (ko) | 자기정열된 쌍극성트랜지스터 구조의 제조공정 | |
| US4191595A (en) | Method of manufacturing PN junctions in a semiconductor region to reach an isolation layer without exposing the semiconductor region surface | |
| JPS6135705B2 (ja) | ||
| JPH0864674A (ja) | 半導体素子の絶縁方法 | |
| JPS61208277A (ja) | 高効率光検出器およびその製造方法 | |
| JPS5951745B2 (ja) | 半導体装置の製造方法 | |
| US4627883A (en) | Method of forming an isolated semiconductor structure | |
| JPH1012897A (ja) | ガラス被覆半導体装置及びその製造方法 | |
| JPH07245400A (ja) | 電界効果型トランジスタとその製造方法 | |
| JPS62108539A (ja) | Ｓｏｉ構造半導体装置の製造方法 | |
| JPS58200554A (ja) | 半導体装置の製造方法 | |
| JPS5942979B2 (ja) | 半導体装置の製造方法 | |
| JPH0348658B2 (ja) | ||
| KR100320677B1 (ko) | 사이리스터 소자의 제조방법 | |
| JP3537494B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPS5831730B2 (ja) | 半導体装置の製造方法 | |
| KR0157965B1 (ko) | 에스오아이구조와 그 제조방법 | |
| JPH0778833A (ja) | バイポーラトランジスタとその製造方法 | |
| JPS6210027B2 (ja) | ||
| KR19980084714A (ko) | 반도체소자의 분리영역 제조방법 | |
| JPS5825245A (ja) | 半導体集積回路およびその製法 |